KR20060007674A - 반도체 소자의 트랜지스터 제조 방법 - Google Patents
반도체 소자의 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR20060007674A KR20060007674A KR1020040056536A KR20040056536A KR20060007674A KR 20060007674 A KR20060007674 A KR 20060007674A KR 1020040056536 A KR1020040056536 A KR 1020040056536A KR 20040056536 A KR20040056536 A KR 20040056536A KR 20060007674 A KR20060007674 A KR 20060007674A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- etching
- gate
- hard mask
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 31
- 229920000642 polymer Polymers 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000001459 lithography Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 101001027622 Homo sapiens Protein adenylyltransferase FICD Proteins 0.000 description 1
- 102100037689 Protein adenylyltransferase FICD Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Abstract
본 발명은 하드마스크 식각시 폴리머가 부착된 반도체 소자 제조 방법을 제공하기 위한 것으로, 반도체 기판 상에 게이트 산화막, 게이트전도층, 하드마스크, 게이트마스크를 차례로 형성하는 단계; 상기 게이트마스크를 식각마스크로 하여 상기 하드마스크를 식각하고 상기 게이트마스크를 제거하는 단계; 상기 하드마스크를 식각마스크로 하여 상기 게이트전도층을 식각하되, 상기 하드마스크 보다 작은 선폭을 갖도록 측면 식각하는 단계; 및 상기 하드마스크를 마스크로 하여 소스/드레인 이온 주입을 형성하는 단계를 포함하는 하는 반도체 소자의 트랜지스터 제조 방법.단계를 포함한다.
게이트, CD, 측면식각, 폴리머
Description
도 1은 종래 기술에 따른 반도체 소자의 패턴 무너짐 현상을 나타낸 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 트랜지스터 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트산화막
23 : 폴리실리콘 24 : 하드마스크
25 : 게이트마스크 26 : 폴리머
27 : 소스/드레인
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 트랜지스터 제조 방 법에 관한 것이다.
잘 알려진 바와 같이 DRAM과 같은 반도체 소자의 고집적화가 진행됨에 따라, 미세 패턴을 형성하는 기술이 더욱더 중요해졌다. 따라서 리소그라피 해상도 마진 부족에 기인한 여러가지 문제점이 발생하고 있다. 특히 그 중 낮은 DICD(Develope Inspection Critical Demension; 이하 'DICD'라 칭함)에 기인한 패턴 붕괴 현상이 가장 심각한 문제로 대두되고 있다.
종래에는 0.08μm 미만의 디자인-룰을 갖는 반도체 소자를 제조하는 경우, 트랜지스터의 게이트패턴 형성을 위한 게이트 식각시 수직(vertical profile)으로 게이트 프로파일을 형성하고 있다. 이는 게이트마스크 공정에 의한 포토레지스트 패턴의 CD(Critical Demension)를 그대로 유지한다는 것을 의미한다.
따라서 게이트 CD와 실질적으로 동일한 CD를 갖는 포토레지스트 패턴을 형성하여야하고, 이는 리소그라피 해상력의 한계에 부딪히게 된다.
결국, 마스크 패턴(포토레지스트 패턴)을 제대로 형성하지 못하여 패턴 붕괴 현상이 문제점을 나타내게 된다.
도 1은 종래 기술에 따른 반도체 소자의 패턴 무너짐 현상을 나타낸 도면이다. 리소그라피 해상도 마진이 부족하고, CD(Critical Demension)에 비해 높이가 클 경우 도면에서와 같이 마스크 패턴 붕괴가 일어나고, 게이트마스크를 식각마스크로 하여 하드마스크 식각시 높이를 견디지 못한 CD의 영향으로 마스크가 붕괴되어 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 리소그라피 해상력 한꼐보다 적은 CD로 게이트전극을 형성할 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 게이트 측벽 스페이서를 적용하지 않고도 LDD 형성이 가능한 트랜지스터 제조 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 트랜지스터 제조 방법은 반도체 기판 상에 게이트 산화막, 게이트전도층, 하드마스크, 게이트마스크를 차례로 형성하는 단계, 상기 게이트마스크를 식각마스크로 하여 상기 하드마스크를 식각하고 상기 게이트마스크를 제거하는 단계, 상기 하드마스크를 식각마스크로 하여 상기 게이트전도층을 식각하되, 상기 하드마스크 보다 작은 선폭을 갖도록 측면 식각하는 단계, 및 상기 하드마스크를 마스크로 하여 소스/드레인 이온 주입을 형성하는 단계 를 포함하는 하는 반도체 소자의 트랜지스터 제조 방법 제공 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도2e는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 도시 한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21)상에 게이트산화막(22)를 형성하고, 게이트전극(23) 및 하드마스크(24)를 순서대로 적층하여 형성한다. 게이트산화막으로 SiO2를 사용하고, 하드마스크(24)로 실리콘질화막(Si3N4)을 주로 사용한다. 게이트전극을 폴리실리콘 또는 금속실리사이드/폴리실리콘 또는 금속/폴리실리콘의 구조로 형성된다.
도 2b에 도시된 바와 같이, 하드마스크(24) 상에 게이트마스크(25)인 포토레지스트 패턴을 포토 리소그래피에 의해 형성한다.
도 2c에 도시된 바와 같이, 게이트마스크(25)를 식각마스크로 하여 하드마스크(24a)를 식각한다. 식각시 CF3/CF4/Ar/O2의 혼합가스를 이용하고, 식각되어 드러나는 하드마스크의 측벽에 폴리머(26)가 부착되도록 식각한다. 폴리머(26)는 패시베이션층으로서, 후속 공정에서 진행할 측면 식각시 하드마스크(24a)를 보호하는 역할을 한다. 하드마스크의 식각시에 O2가 적게 포함될수록 폴리머(26)는 많이 생성된다. 따라서 사용되는 식각가스의 조합에 따라 폴리머 두께 조절이 가능하다. 식각이 끝나면, 게이트마스크(25)는 제거한다.
이어서, 도 2d에 도시된 바와 같이, 폴리머(26)가 측면에 부착된 상기 하드마스크(24a)를 식각마스크로 하여, 게이트전극(23)을 측면 식각(Lateral Etch)한다. 예컨대 게이트전극(23)이 폴리실리콘만으로 형성되는 경우 Cl2와 SF6, CF
4의 혼 합가스를 주요 가스로 하고, HBr, N2, O2를 보조 가스로 사용하여, 하드마스크(24a) 보다 작은 폭을 갖도록 폴리실리콘(23a)을 측면 식각한다. N2의 경우 프로파일을 잡아주기 위한 역할을 한다. 측면 식각의 압력 및 온도 조건은 사용되는 장비에 따라 다르게 조절할 수 있다.
도 2e에 도시된 바와 같이, 세정과정을 진행하여 폴리머(26a)를 제거하고, 소스/드레인 이온 주입으로 소스/드레인 영역(27)을 형성한다. 하드마스크(24)의 선폭이 더 크므로 게이트전극(23)의 에지로부터 일정거리 이격되어 소스/드레인이 형성되며, 후속 패턴 공정에서 확산에 의해 LDD(27a)가 생성된다.
상술한 바와 같이, 측면 식각에 의해 게이트 노치 프로파일을 구현하면 최종적으로 게이트전극의 T형 프로파일을 형성할 수 있다. T형 프로파일을 형성하여, 리소그라피 해상도보다 더 미세한 게이트 전극(23) FICD를 구현할 수 있고, 소스/드레인 형성을 위한 LDD 스페이서 공정을 생략한 채로 LDD를 형성할 수 있다. LDD 구조를 갖는 접합영역의 형성으로 드레인의 누설전류를 감소시킬 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술` 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 게이트 하드마스크에 비해 게이트전극의 CD가 작아지도록 측면식각을 적용한다. 이에 따라 리소그라피 해상력 이상의 CD를 갖는 게이트 미세 패턴의 형성이 가능하다. 따라서, 장치 개발 비용과 시간을 단축시킬 수 있다. 또한 후속 소스-드레인 형성을 위한 LDD 스페이서 공정을 따로 진행할 필요없이 LDD의 형성이 가능하므로 양산성(through-put) 증가와 비용 절감 효과를 얻을 수 있다.
Claims (6)
- 반도체 기판 상에 게이트 산화막, 게이트전도층, 하드마스크, 게이트마스크를 차례로 형성하는 단계;상기 게이트마스크를 식각마스크로 하여 상기 하드마스크를 식각하고 상기 게이트마스크를 제거하는 단계;상기 하드마스크를 식각마스크로 하여 상기 게이트전도층을 식각하되, 상기 하드마스크 보다 작은 선폭을 갖도록 측면 식각하는 단계; 및상기 하드마스크를 마스크로 하여 소스/드레인 이온 주입을 형성하는 단계를 포함하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1항에 있어서,상기 게이트마스크는 포토레지스트 패턴이며, 상기 하드마스크는 질화막인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 상기 하드마스크는 CF3/CF4/Ar/O2의 혼합가스를 이용하여 식각되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 3항에 있어서,상기 O2의 양을 조절하여 식각되어 드러나는 상기 하드마스크의 측벽에 폴리머를 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1항에 있어서,상기 하드마스크는 질화막이며, 상기 게이트도전층은 폴리실리콘일 때, 상기 폴리실리콘의 측면 식각시 Cl2가스와 SF6 또는 CF4 의 혼합가스를 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 5항에 있어서,상기 폴리실리콘 식각시 사용되는 혼합가스에 HBr/N2/O2를 보조 가스로 사용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056536A KR101031520B1 (ko) | 2004-07-20 | 2004-07-20 | 반도체 소자의 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056536A KR101031520B1 (ko) | 2004-07-20 | 2004-07-20 | 반도체 소자의 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060007674A true KR20060007674A (ko) | 2006-01-26 |
| KR101031520B1 KR101031520B1 (ko) | 2011-04-29 |
Family
ID=37118882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040056536A KR101031520B1 (ko) | 2004-07-20 | 2004-07-20 | 반도체 소자의 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101031520B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831975B1 (ko) * | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| KR20120027851A (ko) * | 2010-09-13 | 2012-03-22 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102468A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 絶縁ゲート型電界効果トランジスターの製造方法 |
| FR2811474B1 (fr) * | 2000-07-07 | 2003-07-04 | Commissariat Energie Atomique | Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite |
-
2004
- 2004-07-20 KR KR1020040056536A patent/KR101031520B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831975B1 (ko) * | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| US7851364B2 (en) | 2006-11-02 | 2010-12-14 | Hynix Semiconductor Inc. | Method for forming pattern in semiconductor device |
| KR20120027851A (ko) * | 2010-09-13 | 2012-03-22 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101031520B1 (ko) | 2011-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5134760B2 (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
| KR20150060594A (ko) | 패턴을 형성하는 메커니즘 | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| KR100465596B1 (ko) | 반도체소자의 제조방법 | |
| US20090121309A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100527577B1 (ko) | 반도체소자의 제조방법 | |
| KR101031520B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100557581B1 (ko) | 반도체소자의 제조방법 | |
| KR20060000482A (ko) | 반도체 소자의 게이트 형성방법 | |
| US7268066B2 (en) | Method for semiconductor gate line dimension reduction | |
| TWI679768B (zh) | 階梯式元件及其製造方法 | |
| KR100735627B1 (ko) | 반도체 소자의 게이트 구조 및 그 형성 방법 | |
| KR20030059418A (ko) | 반도체 소자의 제조방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR101177484B1 (ko) | 반도체 소자의 제조방법 | |
| KR100744087B1 (ko) | 반도체 소자 제조 방법 | |
| KR100673882B1 (ko) | 반도체소자의 자기정렬콘택 형성 방법 | |
| KR20060076368A (ko) | 반도체 소자의 제조방법 | |
| KR20040025949A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR19990080854A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR20060011021A (ko) | 반도체 소자의 제조 방법 | |
| KR20070069691A (ko) | 반도체 소자의 제조 방법 | |
| KR20060114447A (ko) | 반도체소자의 제조방법 | |
| KR19980017256A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |