JPH05102468A - 絶縁ゲート型電界効果トランジスターの製造方法 - Google Patents
絶縁ゲート型電界効果トランジスターの製造方法Info
- Publication number
- JPH05102468A JPH05102468A JP25686091A JP25686091A JPH05102468A JP H05102468 A JPH05102468 A JP H05102468A JP 25686091 A JP25686091 A JP 25686091A JP 25686091 A JP25686091 A JP 25686091A JP H05102468 A JPH05102468 A JP H05102468A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ion implantation
- eaves
- gate electrode
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 ゲート電極上に形成したひさし状マスクを用
いて、イオン注入角度を変えながら飛程の短い不純物の
注入を行いソース・ドレインを形成する。 【効果】 信頼性の高い高駆動力のＭＯＳＦＥＴを作成
する。
いて、イオン注入角度を変えながら飛程の短い不純物の
注入を行いソース・ドレインを形成する。 【効果】 信頼性の高い高駆動力のＭＯＳＦＥＴを作成
する。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート型電界効果ト
ランジスターの製造方法に関するものである。
ランジスターの製造方法に関するものである。
【０００２】
【従来の技術】従来のＬＤＤ型ＭＯＳＦＥＴ(Lightly-D
oped-Drain MOSFET)はゲート電極の側壁残し行程を用い
ソース・ドレインの中濃度不純物領域(Lightly-Doped A
rea)の形成を行っていた。この中濃度不純物領域の濃度
分布は下記の条件を満たすよう最適化する必要がある。 １．ソース・ドレイン領域の電界を低減し素子の信頼度
を改善する。 ２．寄生抵抗を最低限にとどめ駆動力を向上させる。 ３．ソース・ドレインの接合深さ最低限にとどめ短チャ
ネル効果を抑え適切な閾値を確保する。
oped-Drain MOSFET)はゲート電極の側壁残し行程を用い
ソース・ドレインの中濃度不純物領域(Lightly-Doped A
rea)の形成を行っていた。この中濃度不純物領域の濃度
分布は下記の条件を満たすよう最適化する必要がある。 １．ソース・ドレイン領域の電界を低減し素子の信頼度
を改善する。 ２．寄生抵抗を最低限にとどめ駆動力を向上させる。 ３．ソース・ドレインの接合深さ最低限にとどめ短チャ
ネル効果を抑え適切な閾値を確保する。
【０００３】しかしながら従来の方法では中濃度領域の
不純物分布を制御はイオン注入時ドーズ量調整とゲート
電極の側壁の厚みの調整で行っており制御の自由度が低
く、電界の低減、寄生抵抗の低減、短チャネル効果の低
減を同時に達成することが困難であった。
不純物分布を制御はイオン注入時ドーズ量調整とゲート
電極の側壁の厚みの調整で行っており制御の自由度が低
く、電界の低減、寄生抵抗の低減、短チャネル効果の低
減を同時に達成することが困難であった。
【０００４】例えばＮ型ＭＯＳＦＥＴの場合には、中濃
度領域を形成するためにヒ素を使用するとイオン注入時
のヒ素飛程は短く拡散係数も小さいのでソース・ドレイ
ンの接合深さは浅くなり短チャネル効果を抑制する事が
出来る。横方向不純物分布の制御はイオン注入時のドー
ズ量とゲート電極の側壁の厚みを調整することにより行
う。この時ヒ素の横方向分散は狭くかつ拡散係数が小さ
いので中濃度領域の横方向不純物分布は平坦になり、前
記調整法では前記平坦部の濃度と広さしか変えられない
ので電界を低減しかつ寄生抵抗を最低限にとどめる所望
の横方向不純物分布を得る事が出来ない。
度領域を形成するためにヒ素を使用するとイオン注入時
のヒ素飛程は短く拡散係数も小さいのでソース・ドレイ
ンの接合深さは浅くなり短チャネル効果を抑制する事が
出来る。横方向不純物分布の制御はイオン注入時のドー
ズ量とゲート電極の側壁の厚みを調整することにより行
う。この時ヒ素の横方向分散は狭くかつ拡散係数が小さ
いので中濃度領域の横方向不純物分布は平坦になり、前
記調整法では前記平坦部の濃度と広さしか変えられない
ので電界を低減しかつ寄生抵抗を最低限にとどめる所望
の横方向不純物分布を得る事が出来ない。
【０００５】燐を使用するとイオン注入時の燐の横方向
分散は広く拡散係数も大きいので中濃度領域の横方向不
純物分布に傾斜を持たせることができるので、電界を低
減しかつ寄生抵抗を最低限にとどめる所望の横方向不純
物分布を得る事ができる。しかしながらイオン注入時の
燐の飛程は長く拡散係数も大きいのでソース・ドレイン
の接合深さが深くなり、短チャネル効果が顕著になる。
分散は広く拡散係数も大きいので中濃度領域の横方向不
純物分布に傾斜を持たせることができるので、電界を低
減しかつ寄生抵抗を最低限にとどめる所望の横方向不純
物分布を得る事ができる。しかしながらイオン注入時の
燐の飛程は長く拡散係数も大きいのでソース・ドレイン
の接合深さが深くなり、短チャネル効果が顕著になる。
【０００６】最近、ゲート電極に側壁を形成し、斜めイ
オン注入を用いてソース・ドレインを形成する方法が開
発されている。この方法は斜めイオン注入によりソース
・ドレインとゲート電極のオーバーラップを改善し素子
の信頼度を向上させるが、ソース・ドレインの横方向不
純物分布の制御性の自由度が低く、上述の他の問題点の
解決にはなっていない。
オン注入を用いてソース・ドレインを形成する方法が開
発されている。この方法は斜めイオン注入によりソース
・ドレインとゲート電極のオーバーラップを改善し素子
の信頼度を向上させるが、ソース・ドレインの横方向不
純物分布の制御性の自由度が低く、上述の他の問題点の
解決にはなっていない。
【０００７】このように従来の製造方法では電界の低
減、寄生抵抗の低減短チャネル効果の抑制を同時に達成
するソース・ドレインの中濃度不純物領域を形成するこ
とができない。
減、寄生抵抗の低減短チャネル効果の抑制を同時に達成
するソース・ドレインの中濃度不純物領域を形成するこ
とができない。
【０００８】
【発明が解決しようとする課題】この様に従来のＬＤＤ
型ＭＯＳＦＥＴの製造方法ではソース・ドレインの中濃
度領域の不純物分布を制御する自由度が低く電界の低
減、寄生抵抗の低減、短チャネル効果の低減を同時に達
成することが困難であるという問題があった。本発明
は、この問題を解決し得る絶縁ゲート型電界効果トラン
ジスターの実用的な製造方法を提供することを目的とす
る。
型ＭＯＳＦＥＴの製造方法ではソース・ドレインの中濃
度領域の不純物分布を制御する自由度が低く電界の低
減、寄生抵抗の低減、短チャネル効果の低減を同時に達
成することが困難であるという問題があった。本発明
は、この問題を解決し得る絶縁ゲート型電界効果トラン
ジスターの実用的な製造方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の骨子は、ゲート
電極の上部にイオン注入時のマスクとなるの庇を形成
し、イオン注入を行うイオン注入角度を変化させながら
イオン注入を行うかあるいは複数のイオン注入角度でイ
オン注入を行う事によりソース・ドレインの中濃度領域
の不純物分布を制御性良く形成する事にある。
電極の上部にイオン注入時のマスクとなるの庇を形成
し、イオン注入を行うイオン注入角度を変化させながら
イオン注入を行うかあるいは複数のイオン注入角度でイ
オン注入を行う事によりソース・ドレインの中濃度領域
の不純物分布を制御性良く形成する事にある。
【００１０】即ち本発明は絶縁ゲート型電界効果トラン
ジスターの製造工程において、材料１により形成された
ゲート電極の上部に材料１または材料２からなる庇を形
成し、ソース・ドレインの中濃度不純物領域を形成する
ためのイオン注入時に前記庇をマスクとして用い注入角
度を変化させながら注入することにより前記中濃度領域
を形成する方法である。
ジスターの製造工程において、材料１により形成された
ゲート電極の上部に材料１または材料２からなる庇を形
成し、ソース・ドレインの中濃度不純物領域を形成する
ためのイオン注入時に前記庇をマスクとして用い注入角
度を変化させながら注入することにより前記中濃度領域
を形成する方法である。
【００１１】
【作用】本発明によればゲート電極の上部に形成した庇
をマスクとして注入角度を変化させながらイオン注入を
行うかあるいは異なるイオン注入角度でイオン注入を複
数回行うことによりソース・ドレインの中濃度領域の横
方向不純物分布を自由に制御することができる。従って
電界の低減、寄生抵抗の低減を同時に最適化した横方向
不純物分布を持つソース・ドレインを形成することが出
来る。このときＰ型ＭＯＳＦＥＴの場合にはホウ素のイ
オン注入エネルギーを低くすることにより、あるいは飛
程の短いＢＦ２を用いることによりソース・ドレインの
接合深さを浅くする事が出来るので、短チャネル効果を
同時に低減する事が出来る。Ｎ型ＭＯＳＦＥＴの場合に
は飛程が短くかつ拡散係数の小さいヒ素またはアンチモ
ンを用いる事により短チャネル効果を同時に低減する事
が出来る。
をマスクとして注入角度を変化させながらイオン注入を
行うかあるいは異なるイオン注入角度でイオン注入を複
数回行うことによりソース・ドレインの中濃度領域の横
方向不純物分布を自由に制御することができる。従って
電界の低減、寄生抵抗の低減を同時に最適化した横方向
不純物分布を持つソース・ドレインを形成することが出
来る。このときＰ型ＭＯＳＦＥＴの場合にはホウ素のイ
オン注入エネルギーを低くすることにより、あるいは飛
程の短いＢＦ２を用いることによりソース・ドレインの
接合深さを浅くする事が出来るので、短チャネル効果を
同時に低減する事が出来る。Ｎ型ＭＯＳＦＥＴの場合に
は飛程が短くかつ拡散係数の小さいヒ素またはアンチモ
ンを用いる事により短チャネル効果を同時に低減する事
が出来る。
【００１２】
【実施例】本発明の詳細について図面を用いて説明す
る。まず図１に示すようにシリコン基板（１）上に熱酸
化によりゲート酸化膜（２）を形成し、この上にゲート
電極となる材料１よりなる物質、例えばポリシリコン膜
（３）を約３０００Ａ堆積し、イオン注入または固相拡
散により上記ポリシリコン膜を導電膜とした後、この上
に庇となる材料２よりなる物質、例えば窒化膜（４）を
１０００Ａ堆積する。
る。まず図１に示すようにシリコン基板（１）上に熱酸
化によりゲート酸化膜（２）を形成し、この上にゲート
電極となる材料１よりなる物質、例えばポリシリコン膜
（３）を約３０００Ａ堆積し、イオン注入または固相拡
散により上記ポリシリコン膜を導電膜とした後、この上
に庇となる材料２よりなる物質、例えば窒化膜（４）を
１０００Ａ堆積する。
【００１３】次に図２に示すようにレジストパターン
（５）を形成し、ＲＩＥエッチングによりまず材料１よ
りなる物質（４）をエッチングした後、エッチングガス
を変えポリシリコン膜（３）をエッチングしゲート電極
を形成する。次に、図３に示すようにレジストマスクを
除去した後、ドライエッチングによりゲートポリシリコ
ンの側部をエッチングし庇を形成する。
（５）を形成し、ＲＩＥエッチングによりまず材料１よ
りなる物質（４）をエッチングした後、エッチングガス
を変えポリシリコン膜（３）をエッチングしゲート電極
を形成する。次に、図３に示すようにレジストマスクを
除去した後、ドライエッチングによりゲートポリシリコ
ンの側部をエッチングし庇を形成する。
【００１４】次に図４に示すようにソース・ドレインの
中濃度領域（１ａ）及び高濃度領域（１ｂ）を形成する
ためのイオンを行う。この時、中濃度領域の横方向不純
物分布を所望の分布にするために注入角度を変化させな
がらイオン注入を行うかあるいは複数のイオン注入角度
でイオン注入を行う。注入するイオンとして例えば飛程
の短いヒ素を用いソース・ドレインの接合深さを浅くす
る。こののち、図５に示すように材料２よりなる物質
（４）をエッチング除去する。
中濃度領域（１ａ）及び高濃度領域（１ｂ）を形成する
ためのイオンを行う。この時、中濃度領域の横方向不純
物分布を所望の分布にするために注入角度を変化させな
がらイオン注入を行うかあるいは複数のイオン注入角度
でイオン注入を行う。注入するイオンとして例えば飛程
の短いヒ素を用いソース・ドレインの接合深さを浅くす
る。こののち、図５に示すように材料２よりなる物質
（４）をエッチング除去する。
【００１５】
【発明の効果】以上述べてきたように、本発明によれば
ソース・ドレインの接合深さを最小限に抑えたまま中濃
度不純物領域の横方向濃度分布を制御する事ができるの
で、電界の低減、寄生抵抗の低減、短チャネル効果の低
減を同時に達成する所望のソース・ドレイン中濃度領域
を形成することができ、信頼性の高い高耐圧、高駆動力
の絶縁ゲート型電界効果トランジスターを作製する事が
出来る。
ソース・ドレインの接合深さを最小限に抑えたまま中濃
度不純物領域の横方向濃度分布を制御する事ができるの
で、電界の低減、寄生抵抗の低減、短チャネル効果の低
減を同時に達成する所望のソース・ドレイン中濃度領域
を形成することができ、信頼性の高い高耐圧、高駆動力
の絶縁ゲート型電界効果トランジスターを作製する事が
出来る。
【図１】 本発明の実施例の製造工程断面図。
【図２】 同断面図。
【図３】 同断面図。
【図４】 同断面図。
【図５】 同断面図。
１…シリコン基板 １ａ…中濃度不純物領域 １ｂ…高
濃度不純物領域 ２…酸化膜 ３…ポリシリコン ４…
窒化膜 ５…レジストマスク
濃度不純物領域 ２…酸化膜 ３…ポリシリコン ４…
窒化膜 ５…レジストマスク
Claims (1)
- 【請求項１】 半導体基板上にゲート絶縁膜を形成する
工程と、このゲート絶縁膜上にゲート電極となる材料１
よりなる膜を形成する工程と、前記材料１よりなる膜を
パターニングする工程と、前記材料１よりなるゲート電
極上に前記材料１または材料２よりなる庇を形成する工
程と、前記庇をイオン注入マスクとしてイオン注入角度
を変化させながらイオン注入を行うかあるいは複数のイ
オン注入角度でイオン注入を行いソース・ドレインの中
濃度及び高濃度不純物領域を形成する工程とを有するこ
とを特徴とする絶縁ゲート型電界効果トランジスターの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25686091A JPH05102468A (ja) | 1991-10-04 | 1991-10-04 | 絶縁ゲート型電界効果トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25686091A JPH05102468A (ja) | 1991-10-04 | 1991-10-04 | 絶縁ゲート型電界効果トランジスターの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102468A true JPH05102468A (ja) | 1993-04-23 |
Family
ID=17298423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25686091A Pending JPH05102468A (ja) | 1991-10-04 | 1991-10-04 | 絶縁ゲート型電界効果トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101031520B1 (ko) * | 2004-07-20 | 2011-04-29 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
-
1991
- 1991-10-04 JP JP25686091A patent/JPH05102468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101031520B1 (ko) * | 2004-07-20 | 2011-04-29 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6852597B2 (en) | Method for fabricating power semiconductor device having trench gate structure | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| JPH02181934A (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| JPS6336147B2 (ja) | ||
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| US6150693A (en) | Short channel non-self aligned VMOS field effect transistor | |
| JPH053751B2 (ja) | ||
| KR0167242B1 (ko) | 게이트-드레인 중첩 소자의 제조 방법 | |
| JPH03112136A (ja) | 半導体装置の製造方法 | |
| JPH058870B2 (ja) | ||
| US5783486A (en) | Bridge-free self aligned silicide process | |
| JPH06224216A (ja) | トランジスター及びその製造方法 | |
| JP2733082B2 (ja) | Ｍｏｓ装置の製法 | |
| EP0225426B1 (en) | A method of fabricating a mos transistor on a substrate | |
| JPH05102468A (ja) | 絶縁ゲート型電界効果トランジスターの製造方法 | |
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JP3061157B2 (ja) | 半導体素子の形成方法 | |
| JPH11220128A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100900145B1 (ko) | 트랜지스터의 제조 방법 | |
| JPH05152321A (ja) | 半導体装置の製造方法 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04196341A (ja) | 半導体装置の製造方法 | |
| JPS62132362A (ja) | 半導体装置の製造方法 |