KR100673882B1 - 반도체소자의 자기정렬콘택 형성 방법 - Google Patents
반도체소자의 자기정렬콘택 형성 방법 Download PDFInfo
- Publication number
- KR100673882B1 KR100673882B1 KR1020000080780A KR20000080780A KR100673882B1 KR 100673882 B1 KR100673882 B1 KR 100673882B1 KR 1020000080780 A KR1020000080780 A KR 1020000080780A KR 20000080780 A KR20000080780 A KR 20000080780A KR 100673882 B1 KR100673882 B1 KR 100673882B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- film
- low pressure
- forming
- conductive film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 56
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 식각방지막의 손실로 인한 워드라인 또는 비트라인 전도막의 노출을 방지하도록 한 자기정렬콘택의 형성 방법에 관한 것으로, 이를 위한 본 발명은 반도체기판상에 전도막을 형성하는 단계; 상기 전도막상에 저압 질화막을 형성하는 단계; 상기 저압 질화막상에 상기 저압 질화막보다 식각속도가 빠른 플라즈마 질화막을 형성하는 단계; 상기 플라즈마 질화막, 저압 질화막 및 상기 전도막을 선택적으로 패터닝하여 상기 제 저압 질화막과 플라즈마 질화막을 식각방지막으로 하는 전도막패턴을 형성하는 단계; 상기 전도막패턴을 포함한 전면에 층간절연막을 형성하는 단계; 및 상기 층간절연막을 선택적으로 패터닝하여 콘택홀을 형성하는 단계를 포함하여 이루어진다.
자기정렬콘택, 워드라인, 비트라인, 식각방지막, 저압질화막, 플라즈마질화막
Description
도 1은 종래기술에 따른 자기정렬콘택의 형성 방법을 개략적으로 도시한 도면,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 자기정렬콘택의 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 전도막
23 : 저압질화막 24 : 플라즈마질화막
25 : 스페이서 26 : 층간절연막
27 : 감광막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 자기정렬콘택(SAC)의 형성 방법에 관한 것이다.
최근에 워드라인(Wordline) 또는 비트라인(Bitline) 형성시, 식각방지막으로서 실리콘나이트라이드(SixNy)를 적용하고 있다. 그러나, 실리콘나이트라이드를 두껍게 증착하기 때문에 종횡비(Aspect ratio)가 커져 후속 공정의 평탄화를 이루는데 문제가 있다.
그리고, 일반적으로 반도체소자의 제조 공정에 있어서 소자의 집적도가 증가함에 따라 포토마스크(Photmask) 작업의 한계에 의하여 콘택마스크 작업시 하부층과의 오버레이 마진(Overlay margin)을 증가시키기 위하여 자기정렬콘택(Self Aligned Contact; SAC) 공정을 적용하고 있다.
이러한 자기정렬콘택 식각시, 워드라인이나 비트라인의 식각방지막의 높이가 높아야 하는데, 식각방지막의 높이를 높이기 위해 증착속도가 빠른 실리콘나이트라이드, 특히 플라즈마방법을 이용한 실리콘나이트라이드를 적용하고 있다.
도 1은 종래기술에 따른 자기정렬콘택의 형성 방법을 개략적으로 나타낸 도면으로서, 반도체기판(11)상에 전도막(12), 실리콘나이트라이드(13)의 적층 구조로 이루어진 워드라인 또는 비트라인을 형성한다. 그리고, 워드라인 또는 비트라인의 양측벽에 접하는 스페이서(14)를 형성하고, 전면에 층간절연막(15)을 형성한 후 층간절연막(15)을 선택적으로 식각하여 콘택홀을 형성하는 자기정렬콘택식각을 실시한다.
그러나, 소자의 집적도가 증가함에 따라 워드라인 또는 비트라인의 길이가 좁아지고 또한 인접한 워드라인 또는 비트라인간의 스페이스도 좁아져 절연막을 충분히 매립시키기 어려운 문제가 있어서, 무조건 식각방지막의 두께를 증가시키지 못하는 문제점이 있고, 증착속도는 빠르지만 식각속도가 빨라 하부 워드라인이나 비트라인 전도막이 노출되는 문제점이 있다(도면부호 16).
따라서, 워드라인이나 비트라인의 높이를 감소시키는 방법이 요구된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 식각방지막이 손실되더라도 하부 워드라인 또는 비트라인 전도막의 노출을 방지하는데 적합한 자기정렬콘택의 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 자기정렬콘택 형성 방법은 반도체기판상에 전도막을 형성하는 단계; 상기 전도막상에 저압 질화막을 형성하는 단계; 상기 저압 질화막상에 상기 저압 질화막보다 식각속도가 빠른 플라즈마 질화막을 형성하는 단계; 상기 플라즈마 질화막, 저압 질화막 및 상기 전도막을 선택적으로 패터닝하여 상기 제 저압 질화막과 플라즈마 질화막을 식각방지막으로 하는 전도막패턴을 형성하는 단계; 상기 전도막패턴을 포함한 전면에 층간절연막을 형성하는 단계; 및 상기 층간절연막을 선택적으로 패터닝하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 자기정렬콘택의 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 반도체기판(21)상에 전도막(22)을 형성한 후, 전도막(22)상에 저압/고온 공정에 의한 저압질화막(23)을 형성하고, 저압질화막(23)상에 저압질화막(23)보다 식각속도가 빠른 저온플라즈마방식의 플라즈마질화막(24)을 형성한다. 이 때, 전도막(22)은 워드라인 형성시 폴리실리콘이고, 비트라인 형성시 텅스텐이며, 전도막(22)은 적층 박막일 수 있다.
플라즈마질화막(24), 저압질화막(23), 전도막(22)을 선택적으로 패터닝하여 적층 구조의 워드라인 또는 비트라인을 형성하고, 워드라인 또는 비트라인의 양측벽에 접하는 스페이서(25)를 형성한다. 도면에 도시되지 않았지만, 스페이서(25) 형성전에 저농도 불순물 이온주입으로 LDD(Lightly Doped Drain) 영역을 형성하고, 스페이서(25) 형성후, 고농도 불순물 이온주입으로 LDD 영역에 접하는 소스/드레인을 형성한다.
스페이서(25)가 형성된 구조 전면에 층간절연막(26)을 형성한 후, 층간절연막(26)을 평탄화한다.
도 2b에 도시된 바와 같이, 층간절연막(26)상에 감광막(27)을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막을 마스크로 이용하여 층간절연막(26)을 식각하는 자기정렬콘택식각 공정을 실시한다.
도 2c에 도시된 바와 같이, 상술한 자기정렬콘택식각시, 식각속도가 빠른 플라즈마질화막(24)이 어느 정도 손실되더라도 상대적으로 식각속도가 느린 저압질화막(23)이 식각방지막 역할을 하기 때문에 하부의 전도막이 노출되는 것을 방지한다(도면 부호 28).
본 발명의 실시예에서는 저압질화막과 플라즈마질화막의 단층 적층 구조를 설명하였지만, 저압질화막과 플라즈마질화막을 다수번 번갈아 증착하여 식각방지막으로 이용할 수 있다.
상술한 것처럼, 저압질화막과 플라즈마질화막을 식각방지막으로 사용하면 통상 산화막을 식각방지막으로 이용할 경우에 비해 식각속도가 느리다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 자기정렬콘택의 형성 방법은 식각방지막으로서 저압질화막과 플라즈마질화막의 적층막을 사용하므로써, 플라즈마질화막이 어느 정도 손실되더라도 저압질화막이 존재하기 때문에 워드라인 또는 비트라인의 배선막 의 노출을 방지할 수 있는 효과가 있다.
또한, 자기정렬콘택 식각시 저압질화막이 식각방지막으로 작용하기 때문에 식각방지막의 높이를 매우 높일 필요가 없어 소자의 고집적화를 구현할 수 있는 효과가 있다.
Claims (5)
- 반도체소자의 콘택 형성 방법에 있어서,반도체기판상에 전도막을 형성하는 단계;상기 전도막상에 저압 질화막을 형성하는 단계;상기 저압 질화막상에 상기 저압 질화막보다 식각속도가 빠른 플라즈마 질화막을 형성하는 단계;상기 플라즈마 질화막, 저압 질화막 및 상기 전도막을 선택적으로 패터닝하여 상기 제 저압 질화막과 플라즈마 질화막을 식각방지막으로 하는 전도막패턴을 형성하는 단계;상기 전도막패턴을 포함한 전면에 층간절연막을 형성하는 단계; 및상기 층간절연막을 선택적으로 패터닝하여 콘택홀을 형성하는 단계를 포함하는 반도체소자의 자기정렬콘택 형성 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 전도막은 폴리실리콘 또는 텅스텐 중 어느 하나이며, 상기 전도막패턴은 워드라인 또는 비트라인 중 어느 하나인 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성 방법.
- 제 1 항에 있어서,상기 저압 질화막과 플라즈마 질화막은 다수번 번갈아 형성되는 것을 특징으로 하는 반도체소자의 자기정렬콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000080780A KR100673882B1 (ko) | 2000-12-22 | 2000-12-22 | 반도체소자의 자기정렬콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000080780A KR100673882B1 (ko) | 2000-12-22 | 2000-12-22 | 반도체소자의 자기정렬콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020051505A KR20020051505A (ko) | 2002-06-29 |
| KR100673882B1 true KR100673882B1 (ko) | 2007-01-25 |
Family
ID=27684988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000080780A KR100673882B1 (ko) | 2000-12-22 | 2000-12-22 | 반도체소자의 자기정렬콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100673882B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000008402A (ko) * | 1998-07-13 | 2000-02-07 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| KR20000026138A (ko) * | 1998-10-17 | 2000-05-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
-
2000
- 2000-12-22 KR KR1020000080780A patent/KR100673882B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000008402A (ko) * | 1998-07-13 | 2000-02-07 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| KR20000026138A (ko) * | 1998-10-17 | 2000-05-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020051505A (ko) | 2002-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100961404B1 (ko) | 집적 회로 장치 및 그 형성 방법 | |
| KR100624923B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100673882B1 (ko) | 반도체소자의 자기정렬콘택 형성 방법 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| KR20020001247A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR20010054169A (ko) | 반도체 소자 제조방법 | |
| KR101001152B1 (ko) | 반도체소자 제조 방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR20050067485A (ko) | 삼중 게이트스페이서를 구비한 반도체소자의 제조 방법 | |
| KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100470391B1 (ko) | 반도체소자의 리프레쉬 개선방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 | |
| KR100277892B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100839527B1 (ko) | 반도체 소자의 자기 정렬 콘택홀 형성방법 | |
| KR100323725B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100244261B1 (ko) | 반도체 소자의 플러그 제조방법 | |
| KR100678022B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000027680A (ko) | 반도체 장치 제조 방법 | |
| KR100687849B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20050001844A (ko) | 반도체소자 제조 방법 | |
| KR20020058482A (ko) | 반도체 소자의 제조 방법 | |
| KR20040008687A (ko) | 반도체 소자의 자기 정렬 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |