CN102468211A - 浅沟槽隔离结构形成方法 - Google Patents
浅沟槽隔离结构形成方法 Download PDFInfo
- Publication number
- CN102468211A CN102468211A CN2010105460520A CN201010546052A CN102468211A CN 102468211 A CN102468211 A CN 102468211A CN 2010105460520 A CN2010105460520 A CN 2010105460520A CN 201010546052 A CN201010546052 A CN 201010546052A CN 102468211 A CN102468211 A CN 102468211A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- etching stop
- cushion oxide
- central area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离结构形成方法，包括：提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；其特征在于，还包括：在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；平坦化所述介质层直至暴露出刻蚀停止层。本发明形成的浅沟槽具有位于中心区域与位于边缘区域的浅沟槽高度差小的优点。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种浅沟槽隔离结构形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如FLASH(闪存)、LOGIC(逻辑器件)、或者CMOS集成电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：在依次形成有衬垫氧化层和刻蚀停止层的衬底内形成贯穿所述衬垫氧化层和刻蚀停止层的浅沟槽，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在刻蚀停止层表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(Chemical Mechanical Polishing，CMP)处理所述介质层，去除衬垫氧化层和刻蚀停止层。
但是，随着半导体工艺的进一步发展，浅沟槽隔离结构通常需要形成在尺寸较大的衬底的多个位置，例如在300mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构，或者在450mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构。如图1所示，包括：形成在所述衬底100边缘区域I的浅沟槽隔离结构102和形成在中心区域II的浅沟槽隔离结构102。由于衬底的面积较大且半导体工艺的缺陷，使得形成在边缘区域I的浅沟槽隔离结构102与形成在中心区域II的浅沟槽隔离结构102高度不一致，从而使得后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。
发明内容
本发明解决的问题是形成边缘区域与中心区域高度差较小的浅沟槽隔离结构。
为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；平坦化所述介质层直至暴露出刻蚀停止层。
与现有技术相比，本发明具有以下优点：通过形成与所述刻蚀停止层的厚度差与互补的衬垫氧化层，使得后续形成的刻蚀停止层具有平坦的表面，在平坦化介质层工艺中，形成位于中心区域厚度与位于边缘区域厚度差较小的浅沟槽隔离结构，同时，本发明形成的衬垫氧化层比较致密，与后续形成在其表面的刻蚀停止层应力较小。
附图说明
图1是现有形成的浅沟槽隔离结构示意图；
图2至图5为现有形成的浅沟槽隔离结构过程示意图；
图6为本发明浅沟槽隔离结构形成方法流程示意图；
图7至图13为本发明浅沟槽隔离结构形成方法流程示意图。
具体实施方式
由背景技术可知，随着半导体工艺的发展，在较大的半导体衬底(300mm或者450mm)上形成浅沟槽隔离结构时，位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致，从而导致后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。
为此，本发明的发明人经过对现有工艺形成浅沟槽隔离结构进行仔细的研究，通过大量的实验发现造成位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致的原因为：现有工艺通常采用氮化硅作为刻蚀停止层，而形成氮化硅刻蚀停止层的工艺为低压化学气相沉积(LPCVD)工艺，由于低压化学气相沉积工艺的限制，位于半导体衬底边缘区域I的刻蚀停止层与中心区域II的刻蚀停止层具有厚度差异，上述刻蚀停止层具有厚度差异导致位于边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。
具体地，请参考图2，在有衬垫氧化层110的半导体衬底110上形成刻蚀停止层120，由于半导体沉积工艺限制，位于衬底边缘区域I的刻蚀停止层120与中心区域II的刻蚀停止层120具有厚度差异。
请参考图3，形成贯穿所述衬垫氧化层110和刻蚀停止层120的浅沟槽101。具体工艺可以选用现有的浅沟槽形成，例如在刻蚀停止层120上形成与浅沟槽101对应的光刻胶图形，以所述光刻胶图形为掩膜，刻蚀衬垫氧化层110、刻蚀停止层120和衬底100，形成浅沟槽101。
请参考图4，形成填充满所述浅沟槽101的介质层130后，采用化学机械抛光工艺去除介质层130直至暴露出刻蚀停止层120。需要说明的是，在现有的化学机械抛光工艺去除中，并不是一探测到刻蚀停止层120就立刻停止化学机械抛光，通常会在探测到刻蚀停止层120进行一定的过抛光，直至在中心区域II也探测到刻蚀停止层120，以保证须去除的介质层130完全去除。
请参考图5，去除刻蚀停止层120和衬垫氧化层110，形成浅沟槽隔离结构。刻蚀停止层具有厚度差异导致位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。
在经过对现有工艺形成浅沟槽隔离结构进行仔细的研究的基础上，本发明的发明人提出一种浅沟槽隔离结构形成方法，请参考图6，图6为本发明的浅沟槽隔离结构形成方法流程示意图，包括：
步骤S101，提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；
步骤S102，在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；
步骤S103，在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；
步骤S104，形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；
步骤S105，形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；
步骤S106，平坦化所述介质层直至暴露出刻蚀停止层；
步骤S107，去除所述刻蚀停止层和所述衬垫氧化层。
下面结合具体的实施例对本发明的技术方案进行详细的说明。
首先，请参考图7，提供半导体衬底200。
所述半导体衬底200用于为后续工艺提供平台，所述半导体衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底200为300mm硅片或者450mm硅片；所述半导体衬底200具有边缘区域I和中间区域II，所述边缘区域I为从衬底外沿至1/3衬底直径处的区域；中间区域II从衬底中心至1/3衬底直径处的区域。需要说明的是，所述边缘区域I与中间区域II可以相邻也可以有其他区域存在。
请参考图8，在所述半导体衬底200表面形成衬垫氧化层210，位于中心区域I与位于边缘区域II的衬垫氧化层210具有厚度差。
所述衬垫氧化层210材料选自氧化硅，所述衬垫氧化层210为后续形成的刻蚀停止层提供缓冲层，具体地说，刻蚀停止层220直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层210形成在半导体衬底200和刻蚀停止层之间，避免了直接在半导体衬底200上形成刻蚀停止层会产生位错的缺点，并且衬垫氧化层210还可以作为后续刻蚀步骤中的刻蚀停止层。
现有的衬垫氧化层通常为热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。采用上述的工艺形成的衬垫氧化层通常均一性比较好，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差非常小，以致无法与刻蚀停止层的中心区域与位于边缘区域的厚度差平衡。
为此，本发明的发明人采用快速退火炉或者原位蒸流反应(ISSG，In-SituSteam Generation)设备来形成衬垫氧化层210，上述的快速退火炉或者原位蒸流反应设备还具有控制半导体衬底表面温度分布的功能。
当采用快速退火炉形成衬垫氧化层210时，反应参数为：快速退火炉温度为700度至1200度，反应气体为O2，O2为0.1SLM至50SLM，快速退火炉腔室压力为10Torr至780Torr。
当采用原位蒸流反应设备形成衬垫氧化层210时，反应参数为：原位蒸流反应设备温度为700度至1200度，反应气体为H2与O2的混合气体(H2与O2的摩尔比为1∶50至50∶1)，混合气体流量为0.1SLM至50SLM，原位蒸流反应腔室压力为0.1Torr至100Torr。或者反应参数为：原位蒸流反应温度为700度至1200度，反应气体为H2与N2O的混合气体(H2与N2O的摩尔比为1∶50至50∶1)，H2与N2O的混合气体流量为0.1SLM至50SLM，原位蒸流反应腔室压力为0.1Torr至100Torr。
需要说明的是，当采用快速退火炉或者原位蒸流反应设备形成衬垫氧化层120时，半导体衬底200表面温度的分布具有差异性，在位于边缘区域I的衬垫氧化层210厚度大于中心区域II的衬垫氧化层210的情况下，位于边缘区域I的半导体衬底200温度高于中心区域II的半导体衬底200；在位于边缘区域I的衬垫氧化层210厚度小于中心区域II的衬垫氧化层210的情况下，位于边缘区域I的半导体衬底200温度低于中心区域II的半导体衬底200。
还需要说明的是，位于中心区域I与位于边缘区域II的衬垫氧化层210具有厚度差具体视后续形成的刻蚀停止层而定，在位于边缘区域I的刻蚀停止层厚度大于中心区域II的刻蚀停止层的情况下，需形成位于边缘区域I的厚度小于中心区域II的衬垫氧化层210；在位于边缘区域I的刻蚀停止层厚度小于中心区域II的刻蚀停止层的情况下，需形成位于边缘区域I的厚度大于中心区域II的衬垫氧化层210。
由于考虑到现有工艺形成的刻蚀停止层通常为边缘区域I厚度大于中心区域II厚度，在本实施例中，以形成位于边缘区域I的厚度小于中心区域II的衬垫氧化层210为例做示范性说明，本领域的技术人员可以也可以根据实际工艺需求，选择位于中心区域I与位于边缘区域II的衬垫氧化层210的厚度差，在此不应过分限制本发明的保护范围。
当然，也可以额外采用化学气相沉积工艺形成具有中心区域I与边缘区域II厚度差的衬垫氧化层210，但考虑到化学气相沉积工艺形成的衬垫氧化层210致密性较差，优选方案还是选择快速退火炉或者原位蒸流反应设备。
请参考图9，在所述衬垫氧化层210表面形成刻蚀停止层220，位于中心区域II与位于边缘区域I的所述刻蚀停止层220的厚度差与位于中心区域II与位于边缘区域I的衬垫氧化层210的厚度差互补。
所述刻蚀停止层220用于作为后续化学机械抛光工艺的停止层，所述刻蚀停止层220形成工艺可以为现有的化学气相沉积工艺。由之前的叙述可知，现有的化学气相沉积工艺形成的刻蚀停止层220具有边缘区域I和中心区域II的厚度差，但由于之前步骤预先形成的所述衬垫氧化层210与刻蚀停止层220厚度互补，且刻蚀停止层220直接形成在所述衬垫氧化层210表面，使得后续形成的刻蚀停止层220具有较平坦的表面，形成的所述刻蚀停止层220位于中心区域II厚度与位于边缘区域I厚度差较小。
请参考图10，形成位于半导体衬底200内且贯穿所述刻蚀停止层220、所述衬垫氧化层210的浅沟槽201。
所述浅沟槽201的形成工艺可以为等离子体刻蚀工艺，具体地，在所述刻蚀停止层220表面形成光刻胶图形(未图示)，所述光刻胶图形与浅沟槽201对应；以所述光刻胶图形为掩膜，刻蚀所述刻蚀停止层220、所述衬垫氧化层210和所述衬底200，形成浅沟槽201。
需要说明的是，所述浅沟槽201为形成在整片衬底上，所述浅沟槽201可以位于边缘区域I或者中心区域II，或者同时位于边缘区域I和中心区域II。
请参考图11，形成位于所述刻蚀停止层220表面且填充满所述浅沟槽210的介质层230。
所述介质层240用于填充所述浅沟槽形成浅沟槽隔离结构，所述介质层240材料为氧化硅，所述介质层240的形成工艺为化学气相沉积工艺。
请参考图12，平坦化所述介质层240直至暴露出刻蚀停止层220。
所述平坦化工艺为化学机械抛光，由于在本发明中位于中心区域II与位于边缘区域I的所述刻蚀停止层220的厚度差与位于中心区域II与位于边缘区域I的衬垫氧化层210的厚度差互补，使得形成的刻蚀停止层220较为平坦，在化学机械抛光工艺中，平坦化后的浅沟槽隔离结构的高度也趋向一致，即位于中心区域II的浅沟槽隔离结构与位于边缘区域I的浅沟槽隔离结构厚度差较小。
参考图13，去除所述刻蚀停止层220和所述衬垫氧化层210。
去除刻蚀停止层220的工艺和去除衬垫氧化层210的工艺可以为湿法去除工艺，对应的选取选择性去除刻蚀停止层220和选择性去除衬垫氧化层210的化学试剂，首先去除刻蚀停止层220，然后去除衬垫氧化层210。所述去除刻蚀停止层220的化学试剂为磷酸，所述去除衬垫氧化层210的化学试剂为氢氟酸。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (8)
1.一种浅沟槽隔离结构形成方法，包括：
提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；
其特征在于，还包括：在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；
在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；
形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；
形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；
平坦化所述介质层直至暴露出刻蚀停止层。
2.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述衬垫氧化层材料为氧化硅。
3.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述衬垫氧化层的形成设备为快速退火炉或者原位蒸流反应设备。
4.如权利要求3所述的浅沟槽隔离结构形成方法，其特征在于，所述快速退火炉或者原位蒸流反应设备具有控制半导体衬底表面温度分布的功能。
5.如权利要求4所述的浅沟槽隔离结构形成方法，其特征在于，当采用快速退火炉形成衬垫氧化层时，反应参数为：快速退火炉温度为700度至1200度，反应气体为O2，O2为0.1SLM至50SLM，快速退火炉腔室压力为10Torr至780Torr。
6.如权利要求4所述的浅沟槽隔离结构形成方法，其特征在于，当采用原位蒸流反应设备形成衬垫氧化层时，反应参数为：原位蒸流反应设备温度为700度至1200度，反应气体为H2与O2的混合气体，H2与O2的混合气体流量为0.1SLM至50SLM，原位蒸流反应腔室压力为0.1Torr至100Torr；或者反应参数为：原位蒸流反应温度为700度至1200度，反应气体为H2与N2O的混合气体，H2与N2O的混合气体流量为0.1SLM至50SLM，原位蒸流反应腔室压力为0.1Torr至100Torr。
7.如权利要求4、5或者6所述的浅沟槽隔离结构形成方法，其特征在于，在位于边缘区域的衬垫氧化层厚度大于中心区域的衬垫氧化层的情况下，位于边缘区域的半导体衬底温度高于中心区域的半导体衬底；在位于边缘区域的衬垫氧化层厚度小于中心区域的衬垫氧化层的情况下，位于边缘区域的半导体衬底温度低于中心区域的半导体衬底。
8.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，还包括：去除所述刻蚀停止层和所述衬垫氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010546052.0A CN102468211B (zh) | 2010-11-15 | 2010-11-15 | 浅沟槽隔离结构形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010546052.0A CN102468211B (zh) | 2010-11-15 | 2010-11-15 | 浅沟槽隔离结构形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468211A true CN102468211A (zh) | 2012-05-23 |
| CN102468211B CN102468211B (zh) | 2015-01-21 |
Family
ID=46071671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010546052.0A Active CN102468211B (zh) | 2010-11-15 | 2010-11-15 | 浅沟槽隔离结构形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102468211B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102765043A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种浅沟槽隔离工艺研磨装置及其使用方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW569377B (en) * | 2002-03-20 | 2004-01-01 | Taiwan Semiconductor Mfg | Improvement method for thickness uniformity of super-thin nitridation gate dielectric |
| CN101295664A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN101777513A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法 |
-
2010
- 2010-11-15 CN CN201010546052.0A patent/CN102468211B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW569377B (en) * | 2002-03-20 | 2004-01-01 | Taiwan Semiconductor Mfg | Improvement method for thickness uniformity of super-thin nitridation gate dielectric |
| CN101295664A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制造方法 |
| CN101777513A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102765043A (zh) * | 2012-07-03 | 2012-11-07 | 上海华力微电子有限公司 | 一种浅沟槽隔离工艺研磨装置及其使用方法 |
| CN102765043B (zh) * | 2012-07-03 | 2015-07-22 | 上海华力微电子有限公司 | 一种浅沟槽隔离工艺研磨装置及其使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102468211B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0908938B1 (en) | Buffer layer for improving control of layer thickness | |
| CN100576490C (zh) | 浅沟槽隔离结构的形成方法 | |
| US20110014726A1 (en) | Method of forming shallow trench isolation structure | |
| KR101057569B1 (ko) | 3차원 반도체 장치의 제조 방법 | |
| CN114724944A (zh) | 一种半导体结构的制造方法 | |
| US6541349B2 (en) | Shallow trench isolation using non-conformal dielectric and planarizatrion | |
| KR100374301B1 (ko) | 섀로우 트랜치 분리막 제조 방법 | |
| CN102097356A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
| CN104716035A (zh) | 化学机械抛光的方法 | |
| CN102693932A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN102468211B (zh) | 浅沟槽隔离结构形成方法 | |
| CN102468212B (zh) | 浅沟槽隔离结构形成方法 | |
| CN102087990A (zh) | 浅沟槽隔离方法 | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| CN102201363A (zh) | 用于闪存器件的浅沟槽隔离结构形成方法 | |
| CN102263052B (zh) | 浅沟槽隔离形成方法 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN102044467A (zh) | 隔离结构的制作方法 | |
| CN101459106B (zh) | 浅沟槽隔离结构的形成方法 | |
| KR20020060815A (ko) | 반도체 소자의 얕은 트렌치 분리 형성 방법 | |
| CN102468214A (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN103208454B (zh) | 实现浅沟道隔离的工艺方法 | |
| KR100587084B1 (ko) | 반도체소자의 제조방법 | |
| KR20050002382A (ko) | 반도체 메모리 소자의 에스티아이 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121102 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |