CN102765043A - 一种浅沟槽隔离工艺研磨装置及其使用方法 - Google Patents

一种浅沟槽隔离工艺研磨装置及其使用方法 Download PDF

Info

Publication number
CN102765043A
CN102765043A CN2012102258019A CN201210225801A CN102765043A CN 102765043 A CN102765043 A CN 102765043A CN 2012102258019 A CN2012102258019 A CN 2012102258019A CN 201210225801 A CN201210225801 A CN 201210225801A CN 102765043 A CN102765043 A CN 102765043A
Authority
CN
China
Prior art keywords
etching
substrate
measurement
mask layer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102258019A
Other languages
English (en)
Other versions
CN102765043B (zh
Inventor
张冬芳
白英英
张守龙
徐友峰
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210225801.9A priority Critical patent/CN102765043B/zh
Publication of CN102765043A publication Critical patent/CN102765043A/zh
Application granted granted Critical
Publication of CN102765043B publication Critical patent/CN102765043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种浅沟槽隔离工艺研磨装置,包括机台,在机台上安装有一研磨系统与一控制系统连接,还包括一刻蚀系统,与控制系统连接;还包括一量测系统,与控制系统相连接;还包括一参数转换系统,与量测系统相连接。一种实现刻蚀去除和台阶高度量测的方法,其中,在上述的浅沟槽隔离工艺研磨装置中进行,包括步骤:提供一衬底,衬底由下至上覆盖有缓冲层、掩膜层,在衬底的沟槽中和表面填充有氧化物薄膜,测量所述氧化物薄膜的厚度;对衬底进行机械研磨工艺;测量研磨后的氧化物薄膜的厚度;对掩膜层进行刻蚀工艺;对去除掩膜层的衬底进行台阶高度量测。本发明简化设备和工艺,消除不同机台状况和搬运过程对晶片造成的影响。

Description

一种浅沟槽隔离工艺研磨装置及其使用方法
技术领域
本发明涉及微电子领域,尤其涉及一种浅沟槽隔离工艺研磨装置及其使用方法。
背景技术
随着半导体器件特征尺寸的逐步缩小,浅沟道隔离技术(STI)工艺就变的愈加重要,而台阶高度(Step Height),其是STI技术的重要指标。Step Height 是晶片基底与填充介质,例如氧化硅介质,之间的高度差值,该台阶高度是通过CMP工艺将wafer表面的氧化层磨平去除,最后停在作为掩膜层上面,再用将掩膜层洗去后得到的。
在现有工艺中,研磨工艺,湿法去除工艺和Step Height量测工艺是分开操作,存在工序复杂、控制困难的问题;另外Step Height的量测常采用原子力显微镜(AFM)完成,存在量测要求高、工作效率低等问题。
在中国专利CN101202236A涉及采用OCD量测芯片台阶高度的方法(申请号:200610147395.3,申请日:2006.12.15),其公开了一种利用光谱原理采用光学特征尺寸测量对测芯片基底的高度以及填充的介质的高度,并且由此输出两者之间的差值,即台阶高度。但该专利申请中存在以下缺陷:例如,不能将量测值及时反馈给上一步工艺制成,使其工艺参数做出修正;而且本申请与现有技术中量测方法存在同样的问题,在该专利申请中同样需要独立的OCD量测机台进行量测,不可避免会产生晶片由于在不同设备中分别进行相应的工艺和搬运等原因造成损伤,而且针对机台状况和工艺环境变化产生的干扰不能及时做出补偿,对工艺也只能进晶片行批次间(lot to lot)均匀性的控制。影响测量结果的准确性。
发明内容
针对上述存在的问题,本发明的目的是一种浅沟槽隔离工艺研磨装置及其使用方法,本发明将湿法刻蚀去除工艺和Step Height量测工艺整合到STI CMP设备中,简化设备工艺,消除不同机台状况和搬运过程对晶片造成的影响,实现对晶片至晶片(wafer to wafer)和晶片内(within wafer)均匀性的控制,对机台状况和晶片状况做出及时反映。
本发明的目的是通过下述技术方案实现的:
一种浅沟槽隔离工艺研磨装置,包括机台,在所述机台上安装有一研磨系统,所述研磨系统与一控制系统连接,其中,还包括一刻蚀系统,所述刻蚀系统安装在所述研磨机台上,所述刻蚀系统与所述控制系统连接;还包括一量测系统,所述量测系统与控制系统相连接;还包括一参数转换系统,所述参数转换系统与所述量测系统相连接。
上述的浅沟槽隔离工艺研磨装置,其中,所述刻蚀系统为湿法工艺刻蚀设备。
上述的浅沟槽隔离工艺研磨装置,其中,所述量测系统为在线量测系统。
上述的浅沟槽隔离工艺研磨装置,其中,所述控制系统为整合先进制程控制系统。
一种实现刻蚀去除和台阶高度量测的方法,其中,所述方法在上述的浅沟槽隔离工艺研磨装置中进行,具体包括以下步骤:
提供一衬底,所述衬底由下至上覆盖有缓冲层、掩膜层,在所述衬底的沟槽中和所述衬底的表面填充有氧化物薄膜,在所述量测系统中测量所述氧化物薄膜的厚度;
在所述研磨系统中,对所述衬底进行机械研磨工艺; 
测量研磨后的所述衬底上的氧化物薄膜的厚度;
对所述掩膜层进行刻蚀工艺,去除所述掩膜层;
对去除所述掩膜层的衬底进行台阶高度量测。
上述的实现刻蚀去除工艺和台阶高度量测的方法,其中,在所述刻蚀工艺步骤中,采用湿法刻蚀方法对所述掩膜层进行刻蚀。
上述的实现刻蚀去除工艺和台阶高度量测的方法,其中,所述掩膜层为氮化硅薄膜。
上述的实现刻蚀去除工艺和台阶高度量测的方法,其中,所述缓冲层为二氧化硅薄膜。
上述的实现刻蚀去除工艺和台阶高度测量的方法,其中,采用高纵宽比工艺在所述衬底的沟槽中和所述衬底的表面形成氧化物薄膜。
附图说明
图1是本发明中的一种浅沟槽隔离工艺研磨装置的结构框图;
图2A-图2D是本发明种的一种实现刻蚀去除和台阶高度量测的方法分解状态示意图。
图3是本发明中的一种实现刻蚀去除和台阶高度量测的方法流程框图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
如图1中所示,一种浅沟槽隔离工艺研磨装置,包括机台,在机台上安装有一研磨系统,该研磨系统与一控制系统连接,其中,还包括一刻蚀系统,刻蚀系统安装在机台上,并且该刻蚀系统与控制系统连接,其中,该刻蚀系统可以使一湿法刻蚀工艺刻蚀设备;还包括一量测系统,同样地,该量测系统与控制系统相连接;还包括一参数转换系统,参数转换系统与量测系统相连接;实施中,该研磨装置中使用的量测系统是一在线量测(In-line Metrology)系统,并且,通过一参数转换系统,使得该量测系统增加了对台阶高度进行量测的功能。另外,通过控制系统可以及时的对每个系统进行相应的控制和调整,例如,通过量测系统对研磨之前的衬底上填充的氧化物薄膜厚度的量测以及对研磨之后的衬底上的氧化物薄膜厚度的测量,并将该量测结果反馈至控制系统中,可以对相应的工艺参数,例如,研磨率和研磨的时间等参数进行相应的修正,再将该修正结果反馈至研磨系统中,从而完成对化学机械研磨工艺的控制;
另外,在量测系统中通过进行台阶高度(Step Height)量测,并且通过参数转换系统读取该量测数值,并将其反馈到控制系统中,进行工艺参数,例如刻蚀去除的时间参数等的修正,将修正结果反馈到刻蚀系统和研磨系统中,从而进一步完善对研磨工艺和湿法刻蚀工艺的控制。 
其中,该控制系统为整合先进制程控制(IAPC, Integrated Advanced Process Control)系统,通过控制系统与参数转换系统连接,在获取对研磨之前的衬底上填充的氧化物薄膜厚度的量测以及对研磨之后的衬底上的氧化物薄膜厚度的测量的同时也可以获取台阶高度的量测数值,从而实现在工艺过程中晶片至晶片(wafer to wafer)和晶片内(within wafer)均匀性的控制,对机台状况和晶片状况作出及时反映。
结合图2A-2D以及图3中所示,一种实现刻蚀去除和台阶高度量测的方法,其在上述的浅沟槽隔离工艺研磨装置中进行,具体包括以下步骤:
S1:提供一衬底1,衬底1由下至少覆盖有缓冲层2、掩膜层3,在衬底1的沟槽4中和衬底1的表面填充有氧化物薄膜5,并在量测系统中对填充的氧化物薄膜5的厚度进行量测;
在此步骤中,采用高纵宽比工艺(HARP)在衬底1的沟槽4中和衬底1的表面形成氧化物薄膜5,其中,填充的氧化物薄膜5可以为二氧化硅薄膜,该掩膜层3为一层氮化硅薄膜。
S2:在衬底1进行机械研磨工艺,对其表面的氧化物薄膜5进行平坦化处理;
S3:测量经过研磨工艺后的,衬底1上的氧化物薄膜5的厚度;
在此步骤中,通过对控制系统的控制操作,在上述的本发明中的浅沟槽隔离工艺研磨装置中的量测系统中对研磨后的衬底1上的氧化物薄膜5的厚度进行量测,并且将该量测结果反馈至控制系统,控制系统根据该量测结果对相关参数进行修正,并将修正结果反馈至量测系统,实现对量测系统的及时修正。
S4:在掩膜层3上进行刻蚀工艺,去除掩膜层3;
此步骤在本发明装置的刻蚀系统中进行,在本发明的一个实施例中,该发明的浅沟槽隔离工艺研磨装置中包括一湿法刻蚀设备,在该湿法刻蚀设备中实现对掩膜层3进行湿法刻蚀去除工艺。
S5:对去除掩膜层3的衬底1进行台阶高度量测。
    由于本发明的浅沟槽隔离工艺研磨装置中还设置有一参数转换装置,该参数转换装置与控制系统以及量测系统相连接,通过该参数转换装置,可以通过量测系统的所得的测量数值而获取台阶高度的测量数值,该台阶高度为包括有缓冲层2的衬底1与氧化物薄膜5之间的高度差值。
以上对本发明的具体实施例进行了详细描述,但本发明并不限制于以上描述的具体实施例,其只是作为范例。对于本领域技术人员而言,任何等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作出的均等变换和修改,都应涵盖在本发明的范围内。

Claims (9)

1.一种浅沟槽隔离工艺研磨装置,包括机台,在所述机台上安装有一研磨系统,所述研磨系统与一控制系统连接,其特征在于,还包括一刻蚀系统,所述刻蚀系统安装在所述机台上,所述刻蚀系统与所述控制系统连接;还包括一量测系统,所述量测系统与控制系统相连接;还包括一参数转换系统,所述参数转换系统与所述量测系统相连接。
2.根据权利要求1所述的浅沟槽隔离工艺研磨装置,其特征在于,所述刻蚀系统为湿法工艺刻蚀设备。
3.根据权利要求1所述的浅沟槽隔离工艺研磨装置,其特征在于,所述量测系统为在线量测系统。
4.根据权利要求1所述的浅沟槽隔离工艺研磨装置,其特征在于,所述控制系统为整合先进制程控制系统。
5.一种实现刻蚀去除和台阶高度量测的方法,其特征在于,所述方法在权利要求1-4中所述的浅沟槽隔离工艺研磨装置中进行,具体包括以下步骤:
提供一衬底,所述衬底由下至少覆盖有缓冲层、掩膜层,在所述衬底的沟槽中和所述衬底的表面填充有氧化物薄膜,在所述量测系统中测量所述氧化物薄膜的厚度;
在所述研磨系统中,对所述衬底进行机械研磨工艺; 
测量研磨后的所述衬底上的氧化物薄膜的厚度;
对所述掩膜层进行刻蚀工艺,去除所述掩膜层;
对去除所述掩膜层的衬底进行台阶高度量测。
6.根据权利要求5所述的实现刻蚀去除工艺和台阶高度量测的方法,其特征在于,在所述刻蚀工艺步骤中,采用湿法刻蚀方法对所述掩膜层进行刻蚀。
7.根据权利要求5所述的实现刻蚀去除工艺和台阶高度量测的方法,其特征在于,所述掩膜层为氮化硅薄膜。
8.根据权利要求5所述的实现刻蚀去除工艺和台阶高度量测的方法,其特征在于,所述缓冲层为二氧化硅薄膜。
9.根据权利要求5所述的实现刻蚀去除工艺和台阶高度测量的方法,其特征在于,采用高纵宽比工艺在所述衬底的沟槽中和所述衬底的表面形成氧化物薄膜。
CN201210225801.9A 2012-07-03 2012-07-03 一种浅沟槽隔离工艺研磨装置及其使用方法 Active CN102765043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210225801.9A CN102765043B (zh) 2012-07-03 2012-07-03 一种浅沟槽隔离工艺研磨装置及其使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210225801.9A CN102765043B (zh) 2012-07-03 2012-07-03 一种浅沟槽隔离工艺研磨装置及其使用方法

Publications (2)

Publication Number Publication Date
CN102765043A true CN102765043A (zh) 2012-11-07
CN102765043B CN102765043B (zh) 2015-07-22

Family

ID=47092731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210225801.9A Active CN102765043B (zh) 2012-07-03 2012-07-03 一种浅沟槽隔离工艺研磨装置及其使用方法

Country Status (1)

Country Link
CN (1) CN102765043B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207535B1 (en) * 2000-01-24 2001-03-27 United Microelectronics Corp. Method of forming shallow trench isolation
KR20010090455A (ko) * 2000-03-17 2001-10-18 다니구찌 이찌로오, 기타오카 다카시 트렌치형 소자 분리 구조의 제조 방법
CN1653597A (zh) * 2002-05-17 2005-08-10 株式会社荏原制作所 衬底加工设备和衬底加工方法
CN1670925A (zh) * 2004-03-19 2005-09-21 台湾积体电路制造股份有限公司 化学机械研磨制程控制方法
CN101459112A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 浅沟槽隔离工艺方法及浅沟槽隔离结构
CN101927453A (zh) * 2009-06-20 2010-12-29 无锡华润上华半导体有限公司 浅沟槽隔离结构的研磨装置及方法
CN102054738A (zh) * 2009-10-30 2011-05-11 无锡华润上华半导体有限公司 浅沟槽隔离台阶高度的控制方法
CN102290346A (zh) * 2010-06-21 2011-12-21 台湾积体电路制造股份有限公司 平坦化基底的方法
CN102468211A (zh) * 2010-11-15 2012-05-23 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207535B1 (en) * 2000-01-24 2001-03-27 United Microelectronics Corp. Method of forming shallow trench isolation
KR20010090455A (ko) * 2000-03-17 2001-10-18 다니구찌 이찌로오, 기타오카 다카시 트렌치형 소자 분리 구조의 제조 방법
CN1653597A (zh) * 2002-05-17 2005-08-10 株式会社荏原制作所 衬底加工设备和衬底加工方法
CN1670925A (zh) * 2004-03-19 2005-09-21 台湾积体电路制造股份有限公司 化学机械研磨制程控制方法
CN101459112A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 浅沟槽隔离工艺方法及浅沟槽隔离结构
CN101927453A (zh) * 2009-06-20 2010-12-29 无锡华润上华半导体有限公司 浅沟槽隔离结构的研磨装置及方法
CN102054738A (zh) * 2009-10-30 2011-05-11 无锡华润上华半导体有限公司 浅沟槽隔离台阶高度的控制方法
CN102290346A (zh) * 2010-06-21 2011-12-21 台湾积体电路制造股份有限公司 平坦化基底的方法
CN102468211A (zh) * 2010-11-15 2012-05-23 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法

Also Published As

Publication number Publication date
CN102765043B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
JP6294324B2 (ja) ウェハー及びフィルムフレームの両方のための単一超平坦ウェハーテーブル構造
TWI674958B (zh) 切割槽的形成方法
CN110071041B (zh) 浅沟槽隔离结构的制备方法、化学机械研磨方法及系统
CN102339733B (zh) 控制不平坦硅片表面上的图形的关键尺寸的方法
Pei et al. A grinding-based manufacturing method for silicon wafers: an experimental investigation
CN103698855B (zh) 自对准硅基光纤夹具及制造方法
CN107452642A (zh) 一种外延结构刻蚀率的检测方法
CN102765043A (zh) 一种浅沟槽隔离工艺研磨装置及其使用方法
CN103887147A (zh) 用于多晶硅化学机械研磨制程中缺陷检测晶圆的制作方法
CN105810637B (zh) 一种3d nand外围器件的集成方法
CN102044468B (zh) 一种浅沟槽隔离结构表面的研磨方法
CN102005361A (zh) 硅片上被对准层图形的形成方法
CN102509711A (zh) 一种检测浅沟槽隔离缺陷的方法
CN102689267B (zh) 化学机械研磨方法
CN103698856B (zh) 硅基光纤夹具及制造方法
CN111599676A (zh) 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法
CN110514461A (zh) 一种化学机械研磨机台缺陷检测方法
CN105529322B (zh) 化学机械抛光工艺后光刻对准标记的制作方法
CN102468212B (zh) 浅沟槽隔离结构形成方法
Matthias et al. Thin wafer processing-yield enhancement through integrated metrology
CN103972048A (zh) 改善层间介质层研磨返工工艺的方法
Alapati et al. TSV metrology and inspection challenges
CN110767589B (zh) 一种soi硅片对准键合的方法
KR100914605B1 (ko) 나노토포그라피가 개선된 웨이퍼 제조 방법
Peng et al. Optimization and challenges of backside via flatness reveal process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant