CN111599676A - 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法 - Google Patents

基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法 Download PDF

Info

Publication number
CN111599676A
CN111599676A CN202010449781.8A CN202010449781A CN111599676A CN 111599676 A CN111599676 A CN 111599676A CN 202010449781 A CN202010449781 A CN 202010449781A CN 111599676 A CN111599676 A CN 111599676A
Authority
CN
China
Prior art keywords
line width
film layer
etching
multilayer film
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010449781.8A
Other languages
English (en)
Inventor
冯亚南
韩志国
李锁印
梁法国
田秀伟
张晓东
赵琳
许晓青
吴爱华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202010449781.8A priority Critical patent/CN111599676A/zh
Publication of CN111599676A publication Critical patent/CN111599676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

本发明提供了一种基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，属于微纳米测量仪器计量技术领域，包括：在第一硅晶圆片上自下至上依次沉积刻蚀膜层、线宽介质膜层和刻蚀膜层，制备多层膜沉积样片，其中，线宽介质膜层的厚度小于50nm；刻蚀膜层和线宽介质膜层为具有高刻蚀选择比的配对材料；在多层膜沉积样片上结合第二硅晶圆片；按矩形阵列划分为若干划片单元；将划片单元旋转90°，采用研磨工艺，对划片单元的上下两个截面研磨和抛光；采用刻蚀工艺，对两层刻蚀膜层进行刻蚀，保留线宽介质膜层，制得亚纳米级线宽标准样片。本发明提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，能够提高线宽的制作精度。

Description

基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法
技术领域
本发明属于微纳米测量仪器计量技术领域，更具体地说，是涉及一种基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法。
背景技术
扫描电子显微镜、透射电子显微镜等微纳米测量仪器广泛应用于半导体和微电子领域中，用于测量工艺加工过程中线条宽度量值。为了保证仪器测量结果的准确可靠，仪器使用人通常会使用一系列宽度量值已知的线宽标准样片对上述仪器的测量能力进行校准。
目前，大规模集成电路的工艺制程中，最小线条尺寸经达到50nm以内。这就使得工艺加工过程中的允许公差相应减小，对线宽测量范围和精度要求也不断提高。因此急需亚50nm的线宽标准样片对相关测量仪器进行计量。
通常情况下，线宽标准样片采用半导体投影光刻工艺或电子束直写工艺进行制备。其中，投影光刻工艺适用于制备线条宽度为微米量级的线宽标准样片；而电子束直写工艺可用于纳米量级线宽标准样片的制备。但是，电子束直写工艺存在邻近效应，当制备线条的宽度小于50nm时，其加工得到的线条边缘质量较差，从而引入较大的线宽不准确性。
发明内容
本发明的目的在于提供一种基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，旨在解决现有制备的纳米级线条标准样片的线宽不准确的问题。
为实现上述目的，本发明采用的技术方案是：提供一种基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，包括以下步骤：
在第一硅晶圆片上自下至上依次沉积刻蚀膜层、线宽介质膜层和刻蚀膜层，制备多层膜沉积样片，其中，所述线宽介质膜层的厚度小于50nm，所述线宽介质膜层的厚度与待制备的亚纳米级线宽标准样片的线宽量值一致；所述刻蚀膜层和所述线宽介质膜层为具有高刻蚀选择比的配对材料；
在制备的所述多层膜沉积样片上结合第二硅晶圆片，所述多层膜沉积样片在所述第一硅晶圆片和所述第二硅晶圆片之间，构成夹层样片；
采用划片工艺，将制备的所述夹层样片，按矩形阵列划分为若干划片单元；
将所述划片单元旋转90°，将所述划片单元竖直放置，使所述划片单元的相对的两个截面处于上下方位；采用研磨工艺，对所述划片单元的上下两个截面进行研磨和抛光；
采用刻蚀工艺，对经研磨和抛光的所述划片单元中的两层所述刻蚀膜层进行刻蚀，直至两层所述刻蚀膜层的刻蚀深度达到预设要求；保留未被刻蚀的所述线宽介质膜层，即为制备的亚纳米级线宽标准样片。
作为本申请另一实施例，所述刻蚀膜层和所述介质膜层选择的具有高刻蚀选择比的配对材料为：Si和SiO2、HfO2和SiO2、GaAlAs和GaAs、GaAs和InGaP中的任一种。
作为本申请另一实施例，采用磁控溅射工艺沉积所述刻蚀膜层和所述线宽介质膜层。
作为本申请另一实施例，所述刻蚀膜层的厚度为400nm-500nm。
作为本申请另一实施例，所述第二硅晶圆片与所述多层膜沉积样片键合或胶合形成一体。
作为本申请另一实施例，所述第二硅晶圆片与所述多层膜沉积样片胶合粘贴完成后，使用重物压在粘贴好的所述第二硅晶圆片上，静置20h-24h，使所述第二硅晶圆片与所述多层膜沉积样片充分胶合。
作为本申请另一实施例，在所述第二硅晶圆片上压放重物时，先在所述第二硅晶圆片上平铺1-2层洁净纸进行隔离。
作为本申请另一实施例，所述重物的质量为800g-1kg，所述重物包括多个质量相同的砝码，多个所述砝码均匀压在所述第二硅晶圆片上。
作为本申请另一实施例，所述划片单元为长方体结构，对所述划片单元长度方向的上下两个截面进行研磨和抛光，至上下两个截面之间的间距达到预设要求。
作为本申请另一实施例，所述刻蚀工艺中，选择HF作为刻蚀剂，刻蚀所述刻蚀膜层，保留所述线宽介质膜层。
本发明提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的有益效果在于：与现有技术相比，本发明基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，通过选择合适的刻蚀比的材料，沉积多层膜沉积样片，经过划片工艺分割成若干划片单元，对划片单元进行打磨抛光，提高样片线宽的直线度和平面度，再通过刻蚀工艺，刻蚀去除刻蚀膜层，保留在刻蚀膜层中间的线宽介质膜层，即为标准样片的亚纳米级线宽，采用本发明的制备方法，不仅能够制备线宽小于50nm的亚纳米级线宽，而且制备的亚纳米级线宽标准样片具有较高的精度，满足作为线宽标准样片校准仪器的要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤一的结构示意图；
图2为本发明实施例提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤二的结构示意图；
图3为本发明实施例提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤三的结构示意图；
图4为本发明所示的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤四的结构示意图；
图5为本发明所示的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤四的结构示意图；
图6为本发明所示的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤四的结构示意图；
图7为本发明所示的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法的步骤五的结构示意图；
图8为本发明实施例制备的线宽标准样片的线条在电镜下的测量图。
图中：1、第一硅晶圆片；2、刻蚀膜层；3、线宽介质膜层；4、第二硅晶圆片。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1至图7，现对本发明提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法进行说明。所述基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，包括以下步骤：
步骤一，在第一硅晶圆片1上自下至上依次沉积刻蚀膜层2、线宽介质膜层3和刻蚀膜层2，制备多层膜沉积样片，其中，所述线宽介质膜层3的厚度小于50nm，所述线宽介质膜层3的厚度与待制备的亚纳米级线宽标准样片的线宽量值一致；所述刻蚀膜层2和所述线宽介质膜层3为具有高刻蚀选择比的配对材料；
步骤二，在制备的所述多层膜沉积样片上结合第二硅晶圆片4，所述多层膜沉积样片在所述第一硅晶圆片1和所述第二硅晶圆片4之间，构成夹层样片；
步骤三，采用划片工艺，将制备的所述夹层样片，按矩形阵列划分为若干划片单元；
步骤四，将所述划片单元旋转90°，将所述划片单元竖直放置，使所述划片单元的相对的两个截面处于上下方位；采用研磨工艺，对所述划片单元的上下两个截面进行研磨和抛光；
步骤五，采用刻蚀工艺，对经研磨和抛光的所述划片单元中的两层所述刻蚀膜层2进行刻蚀，直至两层所述刻蚀膜层2的刻蚀深度达到预设要求；保留未被刻蚀的所述线宽介质膜层3，即为制备的亚纳米级线宽标准样片。
本发明提供的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，与现有技术相比，本发明是将沉积膜层的厚度值转化为线宽样片的名义线宽，通过选择合适的刻蚀比的材料，沉积多层膜标准样片，经过划片工艺分割成若干划片单元，然后对划片单元进行打磨抛光，提高样片线宽的直线度，再通过刻蚀工艺，刻蚀去除刻蚀膜层2，保留在刻蚀膜层2中间的线宽介质膜层3，即为标准样片的亚纳米级线宽，采用本发明的制备方法，不仅能够制备线宽小于50nm的亚纳米级线宽，制备的亚纳米级线宽标准样片具有较高的精度，满足作为标准样片校准仪器的要求。
图8为本发明实施例制备的线宽标准样片的线条在电镜下的测量图，可以验证，线条边缘界限清晰，线条侧壁陡直，线条宽度与设计值一致，能够满足亚纳米级线宽标准样片的线宽要求。
其中，刻蚀选择比指的是在同一刻蚀条件下一种材料与另一种材料相对刻蚀速率快慢。它定义为被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比。高选择比意味着只刻除想要刻去的那一层材料，并且保护未被刻蚀的那层材料。
请参阅图1，步骤一中，所述介质膜层和所述刻蚀膜层2选择的具有高刻蚀选择比的配对材料为：Si和SiO2、HfO2和SiO2、GaAlAs和GaAs、GaAs和InGaP中的任一种。例如，介质膜层选择硅，对应的刻蚀膜层2选择二氧化硅；介质膜层选择HfO2，对应的刻蚀膜层2选择SiO2；介质膜层选择GaAlAs，对应的刻蚀膜层2选择GaAs；介质膜层选择GaAs，对应的刻蚀膜层2选择InGaP。选择高刻蚀选择比，当刻蚀膜层2被刻蚀去除时，不会对线宽介质膜层3造成伤害，也即在线宽介质膜层3两侧的刻蚀膜层2被刻蚀去除，留下位于中间的线宽介质膜层3，作为标准样片的线宽，最后制备出亚纳米级线宽标准样片。
作为本发明实施例的一种具体实施方式，步骤一中，请参阅图1，采用磁控溅射工艺沉积所述刻蚀膜层2和所述线宽介质膜层3。
作为本发明实施例的一种具体实施方式，步骤一中，请参阅图1，所述二氧化硅膜层的厚度为400nm-500nm。二氧化硅膜层的厚度也不局限于本实施例所列举，其可以根据设计要求选择，例如也可以为300nm、550nm等，达到即满足制备线宽的要求，也能达到较低的制作成本，达到性价比的最佳结合。
作为本发明实施例的一种具体实施方式，步骤一中，参阅图1，通过控制沉积时间，控制线宽介质膜层3的厚度，线宽介质膜层3的厚度小于50nm，例如45nm、30nm、25nm等，可以制作一系列不同线宽的亚纳米级标准样片。具体线宽介质膜层3的厚度，也即线宽标准样片的线宽根据需要校准的仪器的量值设定。
作为本发明实施例的一种具体实施方式，步骤二中，请参阅图2，所述第二硅晶圆片4与所述多层膜沉积样片键合或胶合形成一体。
作为本发明实施例的一种具体实施方式，步骤二中，请参阅图2，所述第二硅晶圆片4与所述多层膜沉积样片采用胶合粘贴完成后，使用重物压在粘贴好的所述第二硅晶圆片4上，静置20h-24h，使所述第二硅晶圆片4与所述多层膜沉积样片充分胶合。使用重物压在第二硅晶圆片4上，能够提高粘接的可靠性。
作为本发明实施例的一种具体实施方式，步骤二中，请参阅图2，在所述第二硅晶圆片4上压放重物时，先在所述第二硅晶圆片4上平铺1-2层的洁净纸进行隔离。例如，洁净纸可以为无毛纸，使用洁净纸隔离，避免重物对硅晶圆片造成污损。
作为本发明实施例的一种具体实施方式，步骤二中，请参阅图2，所述重物的质量为800g-1kg，所述重物包括多个质量相同的砝码，多个所述砝码均匀压在所述第二硅晶圆片4上。均匀设置多个重物，可以提高压力的均匀性，提高两个部件之间粘接的效果，也能够避免单位面积上的压力过大而对硅晶圆片造成损坏。
作为本发明实施例的一种具体实施方式，步骤二中，选择型号为M-BOND 610的胶水作为粘合剂。
本实施例步骤三中，参见图3，划片单元大小为2mm×1mm，划片深度要划透样片，之后进行扩膜处理，避免用镊子取样片时相邻单元摩擦产生碎屑，污染样片。划片后单元结构如图4所示，两个硅晶圆片厚度和多层膜沉积样片总共厚度约为1mm，划片单元尺寸为2mm×1mm×1mm。
作为本发明实施例的一种具体实施方式，步骤四中，请参阅图5至图6，所述划片单元为长方体结构，对所述划片单元长度方向的上下两个截面进行研磨和抛光，至上下两个截面之间的高度达到预设要求。在研磨时，采用夹具固定划片单元。研磨后的上下两个截面表面光滑平整，达到设计要求的平面度，最初的划片单元尺寸为2mm×1mm×1mm，经研磨后，划片单元的尺寸为2mm×1mm×0.5mm，其中0.5mm为研磨后上下两个截面之间的距离，也即竖直放置的划片单元的高度为0.5mm。
作为本发明实施例的一种具体实施方式，步骤五中，请参阅图7，所述刻蚀工艺中，选择HF作为刻蚀剂，刻蚀所述刻蚀膜层2，保留所述线宽介质膜层3。本实施例中，刻蚀膜层2的深度为50nm，也可以根据设计要求控制刻蚀膜层2的深度。其中，针对不同的配对材料，选择合适的高选择比的刻蚀剂，达到刻蚀掉需要去除的材料，保留不要求去除的材料。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，包括以下步骤：
在第一硅晶圆片上自下至上依次沉积刻蚀膜层、线宽介质膜层和刻蚀膜层，制备多层膜沉积样片，其中，所述线宽介质膜层的厚度小于50nm，所述线宽介质膜层的厚度与待制备的亚纳米级线宽标准样片的线宽量值一致；所述刻蚀膜层和所述线宽介质膜层为具有高刻蚀选择比的配对材料；
在制备的所述多层膜沉积样片上结合第二硅晶圆片，所述多层膜沉积样片在所述第一硅晶圆片和所述第二硅晶圆片之间，构成夹层样片；
采用划片工艺，将制备的所述夹层样片，按矩形阵列划分为若干划片单元；
将所述划片单元旋转90°，将所述划片单元竖直放置，使所述划片单元的相对的两个截面处于上下方位；采用研磨工艺，对所述划片单元的上下两个截面进行研磨和抛光；
采用刻蚀工艺，对经研磨和抛光的所述划片单元中的两层所述刻蚀膜层进行刻蚀，直至两层所述刻蚀膜层的刻蚀深度达到预设要求；保留未被刻蚀的所述线宽介质膜层，即为制备的亚纳米级线宽标准样片。
2.如权利要求1所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述刻蚀膜层和所述介质膜层选择的具有高刻蚀选择比的配对材料为：Si和SiO2、HfO2和SiO2、GaAlAs和GaAs、GaAs和InGaP中的任一种。
3.如权利要求1所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，采用磁控溅射工艺沉积所述刻蚀膜层和所述线宽介质膜层。
4.如权利要求1所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述刻蚀膜层的厚度为400nm-500nm。
5.如权利要求1所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述第二硅晶圆片与所述多层膜沉积样片键合或胶合结合为一体。
6.如权利要求5所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述第二硅晶圆片与所述多层膜沉积样片胶合粘贴完成后，使用重物压在粘贴好的所述第二硅晶圆片上，静置20h-24h，使所述第二硅晶圆片与所述多层膜沉积样片充分胶合。
7.如权利要求6所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，在所述第二硅晶圆片上压放重物时，先在所述第二硅晶圆片上平铺1-2层洁净纸进行隔离。
8.如权利要求6所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述重物的质量为800g-1kg，所述重物包括多个质量相同的砝码，多个所述砝码均匀压在所述第二硅晶圆片上。
9.如权利要求1所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述划片单元为长方体结构，对所述划片单元长度方向的上下两个截面进行研磨和抛光，直至上下两个截面之间的间距达到预设要求。
10.如权利要求1所述的基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法，其特征在于，所述刻蚀工艺中，选择HF作为刻蚀剂，刻蚀所述刻蚀膜层，保留所述线宽介质膜层。
CN202010449781.8A 2020-05-25 2020-05-25 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法 Pending CN111599676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010449781.8A CN111599676A (zh) 2020-05-25 2020-05-25 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010449781.8A CN111599676A (zh) 2020-05-25 2020-05-25 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法

Publications (1)

Publication Number Publication Date
CN111599676A true CN111599676A (zh) 2020-08-28

Family

ID=72191663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010449781.8A Pending CN111599676A (zh) 2020-05-25 2020-05-25 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法

Country Status (1)

Country Link
CN (1) CN111599676A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112985330A (zh) * 2021-02-07 2021-06-18 西安交通大学 一种用于在线仪器校准的晶圆级膜厚标准片的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534359A (en) * 1994-06-07 1996-07-09 International Business Machines Corporation Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
US20030058437A1 (en) * 2001-09-24 2003-03-27 Marco Tortonese Submicron dimensional calibration standards and methods of manufacture and use
US20070040117A1 (en) * 2005-08-16 2007-02-22 National Institute Of Advanced Industrial Science And Technology Standard specimen for probe shape evaluation and method for evaluating probe shape
US7301638B1 (en) * 2004-01-31 2007-11-27 Kla Tencor, Inc. Dimensional calibration standards
US20110133065A1 (en) * 2008-08-06 2011-06-09 Hitachi High-Technologies Corporation Standard Member for Correction, Scanning Electron Microscope Using Same, and Scanning Electron Microscope Correction Method
US20110210250A1 (en) * 2008-11-05 2011-09-01 Hitachi High-Technologies Corporation Calibration standard member, method for manufacturing the member and scanning electronic microscope using the member
CN103641062A (zh) * 2013-12-17 2014-03-19 安徽华东光电技术研究所 一种制备微纳结构的方法
CN110306168A (zh) * 2019-07-02 2019-10-08 西安交通大学 一种特征尺寸可调控周期性纳米线宽样板及其制备方法
CN110530313A (zh) * 2019-07-26 2019-12-03 西安交通大学 一种跨量级多尺度线宽标准器及其制备方法
CN111024017A (zh) * 2019-12-04 2020-04-17 中国电子科技集团公司第十三研究所 一种膜厚样片及膜厚样片的制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534359A (en) * 1994-06-07 1996-07-09 International Business Machines Corporation Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
US20030058437A1 (en) * 2001-09-24 2003-03-27 Marco Tortonese Submicron dimensional calibration standards and methods of manufacture and use
US7301638B1 (en) * 2004-01-31 2007-11-27 Kla Tencor, Inc. Dimensional calibration standards
US20070040117A1 (en) * 2005-08-16 2007-02-22 National Institute Of Advanced Industrial Science And Technology Standard specimen for probe shape evaluation and method for evaluating probe shape
US20110133065A1 (en) * 2008-08-06 2011-06-09 Hitachi High-Technologies Corporation Standard Member for Correction, Scanning Electron Microscope Using Same, and Scanning Electron Microscope Correction Method
US20110210250A1 (en) * 2008-11-05 2011-09-01 Hitachi High-Technologies Corporation Calibration standard member, method for manufacturing the member and scanning electronic microscope using the member
CN103641062A (zh) * 2013-12-17 2014-03-19 安徽华东光电技术研究所 一种制备微纳结构的方法
CN110306168A (zh) * 2019-07-02 2019-10-08 西安交通大学 一种特征尺寸可调控周期性纳米线宽样板及其制备方法
CN110530313A (zh) * 2019-07-26 2019-12-03 西安交通大学 一种跨量级多尺度线宽标准器及其制备方法
CN111024017A (zh) * 2019-12-04 2020-04-17 中国电子科技集团公司第十三研究所 一种膜厚样片及膜厚样片的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112985330A (zh) * 2021-02-07 2021-06-18 西安交通大学 一种用于在线仪器校准的晶圆级膜厚标准片的制备方法

Similar Documents

Publication Publication Date Title
US5534359A (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
CN105531811B (zh) 衬底背面纹理
JP3229208B2 (ja) 集積回路チップのエッジを正確に画定する方法
US7312154B2 (en) Method of polishing a semiconductor-on-insulator structure
US20020048844A1 (en) Semiconductor substrate, method of manufacturing the same, and bonded substrate stack surface shape measuring method
US7453571B1 (en) Dimensional calibration standards
CN102983119B (zh) Soi上用于电子束套刻的凹陷型对准标记及制作方法
CN111599676A (zh) 基于多层膜沉积工艺的亚纳米级线宽标准样片的制备方法
JP6805834B2 (ja) インプリントモールド
JP2001501368A (ja) 接着した半導体基板の平坦化方法
CN103698855A (zh) 自对准硅基光纤夹具及制造方法
US20110062111A1 (en) Method of fabricating microscale optical structures
CN102081178B (zh) 楔形块上基片有序排列制作微阶梯反射镜的方法
JP2694115B2 (ja) 較正／測定用基準構造体、その形成方法及びこれを用いた測定方法
CN102201363A (zh) 用于闪存器件的浅沟槽隔离结构形成方法
CN111924798B (zh) 基于多层膜沉积的寻迹式线宽标准样片及其制备方法
Wu et al. Performance improvement of chemo-mechanical grinding in single crystal silicon machining by the assistance of elliptical ultrasonic vibration
Teixeira et al. Stress analysis on ultra thin ground wafers
CN103698856B (zh) 硅基光纤夹具及制造方法
US20230253459A1 (en) SiC EPITAXIAL SUBSTRATE AND METHOD OF MANUFACTURING THE SAME
TW506008B (en) Semiconductor wafer manufacturing process
US20240094464A1 (en) Photonic semiconductor-on-insulator (soi) substrate and method for forming the photonic soi substrate
WO2023015740A1 (zh) 一种计量标准器及其制备方法
JPH02219266A (ja) Ｓｏｉ積層半導体基板の製造方法
CN102081180B (zh) 可调节倾角挤压基片制作微阶梯反射镜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination