CN102339733B - 控制不平坦硅片表面上的图形的关键尺寸的方法 - Google Patents

控制不平坦硅片表面上的图形的关键尺寸的方法 Download PDF

Info

Publication number
CN102339733B
CN102339733B CN 201010229224 CN201010229224A CN102339733B CN 102339733 B CN102339733 B CN 102339733B CN 201010229224 CN201010229224 CN 201010229224 CN 201010229224 A CN201010229224 A CN 201010229224A CN 102339733 B CN102339733 B CN 102339733B
Authority
CN
China
Prior art keywords
critical size
bench height
exposure energy
silicon chip
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010229224
Other languages
English (en)
Other versions
CN102339733A (zh
Inventor
夏婷婷
杨晓松
郁志芳
易旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010229224 priority Critical patent/CN102339733B/zh
Publication of CN102339733A publication Critical patent/CN102339733A/zh
Application granted granted Critical
Publication of CN102339733B publication Critical patent/CN102339733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明的控制不平坦硅片表面上的图形的关键尺寸的方法包括以下步骤:制作台阶高度与关键尺寸的关系曲线,所述台阶高度为硅片表面最高点与最低点之间的距离;测量实际的台阶高度;判断实际的台阶高度是否等于设定值,如果是,按照设定的曝光能量对光刻胶进行曝光,如果否,执行以下步骤;利用公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop计算曝光能量,按照计算出的曝光能量Esplit对光刻胶进行曝光,其中,Esplit表示实际的曝光能量,Ebaseline表示设定的曝光能量,CDsplit是台阶高度与关键尺寸的关系曲线中,实际的台阶高度所对应的关键尺寸,CDbaseline是台阶高度与关键尺寸的关系曲线中,台阶高度设定值所对应的关键尺寸,Slop为常数。

Description

控制不平坦硅片表面上的图形的关键尺寸的方法
技术领域
本发明涉及半导体制造技术,尤其涉及一种控制不平坦硅片表面上的图形的关键尺寸的方法。
背景技术
光刻的目的是把光罩上的图形复制到硅片表面上,复制到硅片表面上的图形的关键尺寸CD(critical dimension)必须符合工艺要求,否则,该硅片不能进入后续工艺流程。
以制作隧穿注入掩模TIM(tunnel implant mask)层为例,简单介绍一下光刻过程:
如图1A所示,在衬基101上形成一阻挡层102,所述阻挡层102通常为氮化硅层;
如图1B所示,在所述衬基101上刻蚀出沟槽103;
如图1C所示,淀积氧化物104填充所述沟槽103;
如图1D所示,抛光所述氧化物104,直至露出所述衬基101的表面,在所述衬基101上形成隔离槽105;
所述阻挡层102在抛光过程中被研磨掉;
接下来就要通过光刻在所述衬基101表面上制作隧穿注入掩模层:
如图1E所示,在所述衬基101及隔离槽105的表面上涂布光刻胶106;
如图1F所示,通过曝光将光罩107上的图案复制到所述光刻胶106上,所述光罩107上的图案就是隧穿注入掩模层的图案;
如图1G所示,通过显影显现出所述隧穿注入掩模层的图案108;
进入后续工艺流程前,需要检测所述隧穿注入掩模层的图案108的关键尺寸CD,只有所述隧穿注入掩模层的图案108的关键尺寸CD符合工艺要求的硅片才能进入后续工艺流程。
检测所述隧穿注入掩模层的图案108的关键尺寸CD时发现:
(1)对于同一硅片,不同位置处,所述隧穿注入掩模层的图案108的关键尺寸CD不同,如图2所示,所述衬基101表面上的图案的关键尺寸CD1大于所述隔离槽105表面上的图案的关键尺寸CD2;
(2)同一批次的硅片中,不同硅片的隧穿注入掩模层的图案的关键尺寸CD可能不同,如图3所示(图3中各个硅片的曝光能量相同,纵坐标表示隧穿注入掩模层的关键尺寸CD的大小,横坐标用于标记硅片,如#1表示某一批次中第一块硅片,#2表示同一批次中第二块硅片,......,以此类推),从图3可以看出,同一批次的不同硅片,隧穿注入掩模层的关键尺寸的大小有时变化较大,如,第5块硅片的隧穿注入掩模层的关键尺寸为0.61μm,而第10块硅片的隧穿注入掩模层的关键尺寸为0.653μm,这意味着,一批硅片中有部分硅片的隧穿注入掩模层的关键尺寸CD不符合工艺要求。
实验研究表明,造成上述现象与光刻胶本身固有的性质有关,参见图4,在曝光能量相同的条件下,光刻胶厚度不同,复制到光刻胶上的图案的关键尺寸CD不同,这是光刻胶本身固有的性质,参见图1D,抛光所述氧化物104、直至露出所述衬基101的表面后,在所述衬基101上形成隔离槽105,实验发现所述隔离槽105的顶端与所述衬基101的表面并不在同一平面上,即所述隔离槽105的顶端与所述衬基101的表面有一高度差H,因此,涂布在所述衬基101及隔离槽105表面上的光刻胶是不均匀的,这也造成同一硅片不同位置处,所述隧穿注入掩模层的图案108的关键尺寸CD不同;对于同一批次的不同硅片,在实际制造过程中,不同硅片所述隔离槽105的顶端与所述衬基101的表面之间的高度差H可能不同,因此,在曝光能量相同的条件下,不同硅片的隧穿注入掩模层的关键尺寸就可能不同。
通过光刻在不平坦的硅片表面上制作图形时,都会出现上述现象(即同一硅片不同位置处,复制到该硅片表面上的图形的关键尺寸不同;同一批次不同硅片表面上的图形的关键尺寸不同),因此,必须找到一个控制不平坦硅片表面上的图形的关键尺寸的方法。
发明内容
本发明的目的在于提供一种控制不平坦硅片表面上的图形的关键尺寸的方法,当制作过程出现异常情况时,调整曝光能量,控制不平坦硅片表面上的图案的关键尺寸,使得图案的关键尺寸符合工艺要求,提高产品优良率。
为了达到上述的目的,本发明提供一种控制不平坦硅片表面上的图形的关键尺寸的方法,其特征在于,包括以下步骤:制作台阶高度与关键尺寸的关系曲线,所述台阶高度为硅片表面最高点与最低点之间的距离;测量实际的台阶高度;判断实际的台阶高度是否等于设定值,如果是,按照设定的曝光能量对光刻胶进行曝光,如果否,执行以下步骤;利用公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop计算曝光能量,按照计算出的曝光能量Esplit对光刻胶进行曝光,其中,Esplit表示实际的曝光能量,Ebaseline表示设定的曝光能量,CDsplit是台阶高度与关键尺寸的关系曲线中,实际的台阶高度所对应的关键尺寸,CDbaseline是台阶高度与关键尺寸的关系曲线中,台阶高度设定值所对应的关键尺寸,Slop为常数。
上述控制不平坦硅片表面上的图形的关键尺寸的方法,其中,制作台阶高度与关键尺寸的关系曲线具体为:在曝光能量相同、涂布在硅片表面最低点上的光刻胶的厚度相同的条件下,改变台阶高度,测量对应的关键尺寸,获得多组台阶高度和关键尺寸的数据,以台阶高度为横坐标,以关键尺寸为纵坐标绘制台阶高度与关键尺寸的关系曲线。
上述控制不平坦硅片表面上的图形的关键尺寸的方法,其中,制作台阶高度与关键尺寸的关系曲线时,测量关键尺寸是测量硅片表面最高点上的图形的关键尺寸。
上述控制不平坦硅片表面上的图形的关键尺寸的方法,其中,所述Slop为与制程有关的常量。
上述控制不平坦硅片表面上的图形的关键尺寸的方法,其中,对于隧穿注入掩模层制程,所述测量实际的台阶高度具体包括以下步骤:在衬基的表面上形成一阻挡层,测量所述阻挡层的厚度;在所述衬基上刻蚀出沟槽,测量所述阻挡层的表面与所述沟槽的底端之间的距离;淀积氧化物填充所述沟槽;抛光所述氧化物,直至露出所述衬基的表面,在所述衬基上形成隔离槽,测量所述隔离槽的顶端与所述隔离槽的底端之间的距离;利用公式Hsplit=L3-(L2-L1)计算出实际的台阶高度Hsplit,其中,L1表示所述阻挡层的厚度,L2表示所述阻挡层的表面与所述沟槽的底端之间的距离,L3表示所述隔离槽的顶端与所述隔离槽的底端之间的距离。
上述控制不平坦硅片表面上的图形的关键尺寸的方法,其中,制作台阶高度与关键尺寸的关系曲线时,测量所述隔离槽表面上的隧穿注入掩模层的关键尺寸。
本发明控制不平坦硅片表面上的图形的关键尺寸的方法实时测量实际的台阶高度,根据实际的台阶高度确定曝光能量,当实际的台阶高度等于设定值时(即实际制作过程处于正常状态时),采用设定的曝光能量进行曝光,当实际的台阶高度不等于设定值时(即实际制作过程处于异常状态时),先调整曝光能量再进行曝光,这样使得无论实际制作过程处于正常还是异常状态,制作的图形的关键尺寸都符合工艺要求,提高了产品的优良率
附图说明
本发明的控制不平坦硅片表面上的图形的关键尺寸的方法由以下的实施例及附图给出。
图1A~图1G是制作隧穿注入掩模层的流程图。
图2是不平坦硅片表面上不同位置处关键尺寸的示意图。
图3是现有技术中硅片与其隧穿注入掩模层的关键尺寸之间的关系图。
图4是光刻胶的厚度与关键尺寸的关系曲线图。
图5是本发明控制不平坦硅片表面上的图形的关键尺寸的方法的流程图。
图6是本发明中制作的台阶高度与关键尺寸的关系曲线。
图7是制作台阶高度与关键尺寸的关系曲线过程中光刻胶厚度的示意图。
图8A~图8D本发明中测量实际台阶高度的流程图。
具体实施方式
以下将结合图5~图8对本发明的控制不平坦硅片表面上的图形的关键尺寸的方法作进一步的详细描述。
为表征硅片表面的不平坦程度,引入一个物理概念——台阶高度,台阶高度的定义是硅片表面最高点与最低点之间的距离,例如,如图1D所示,制作隧穿注入掩模层时,隔离槽的顶端与衬基的表面之间的高度差H为台阶高度。
制造半导体器件是按照预先设定的工艺条件一步一步操作的,例如,制作隧穿注入掩模层时,淀积阻挡层的厚度、刻蚀沟槽的深度、淀积氧化物的厚度、氧化物被抛光的厚度、涂布光刻胶的厚度、光刻时的曝光能量都是预先设定好的,这样,按照预先设定的工艺条件,硅片表面的台阶高度也具有了一个设定值,只有实际制造过程中硅片的实际台阶高度等于该设定值,才能按照设定的曝光能量进行曝光,否则,制作的图形的关键尺寸CD不符合工艺要求。
在实际制作过程中,若硅片的实际台阶高度等于该设定值,说明此时的实际制作过程处于正常状态,若硅片的实际台阶高度不等于该设定值,说明此时的实际制作过程处于异常状态。当实际制作过程处于正常状态时,可采用设定的曝光能量进行曝光,当实际制作过程处于异常状态时,需要调整曝光能量,才能保证制作的图形的关键尺寸CD符合工艺条件。
参见图5,本发明控制不平坦硅片表面上的图形的关键尺寸的方法包括以下步骤:
制作台阶高度与关键尺寸的关系曲线;
测量实际的台阶高度;
判断实际的台阶高度是否等于设定值,如果是,按照设定的曝光能量对光刻胶进行曝光,如果否,执行以下步骤;
利用公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop计算曝光能量,按照计算出的曝光能量Esplit对光刻胶进行曝光,其中,Esplit表示实际的曝光能量,Ebaseline表示设定的曝光能量,CDsplit是台阶高度与关键尺寸的关系曲线中,实际的台阶高度所对应的关键尺寸,CDbaseline是台阶高度与关键尺寸的关系曲线中,台阶高度设定值所对应的关键尺寸,Slop为常数。
本发明控制不平坦硅片表面上的图形的关键尺寸的方法使得无论实际制作过程处于正常还是异常状态,制作的图形的关键尺寸都符合工艺条件,提高了产品的优良率。
仍以制作隧穿注入掩模层为例,详细说明本发明控制不平坦硅片表面上的图形的关键尺寸的方法:
本发明控制不平坦硅片表面上的图形的关键尺寸的方法包括以下步骤:
步骤S1,制作台阶高度与关键尺寸CD的关系曲线;
在曝光能量相同、涂布在衬基表面上的光刻胶的厚度相同的条件下,改变隔离槽的顶端与衬基的表面之间的高度差H(即台阶高度),测量对应的隧穿注入掩模层的关键尺寸CD,获得多组台阶高度H和隧穿注入掩模层的关键尺寸CD的数据,以台阶高度H为横坐标,以隧穿注入掩模层的关键尺寸CD为纵坐标绘制台阶高度与隧穿注入掩模层的关键尺寸CD的关系曲线,如图6所示;
参见图7,获取每一组数据时,涂布在衬基表面上的光刻胶的厚度d不变,对光刻胶进行曝光的曝光能量不变;
测量隧穿注入掩模层的关键尺寸CD时,测量隔离槽表面上的隧穿注入掩模层的关键尺寸CD;
本实施例中,台阶高度的设定值是420埃,用Hbaseline表示,设定的曝光能量为21mj,用Ebaseline表示,设定的光刻胶厚度为4900埃;
步骤2,在制作隔离槽的过程中,测量实际的台阶高度Hsplit
通过测量硅片上的测试芯片获得实际的台阶高度Hsplit
步骤2.1,在衬基201的表面上形成一阻挡层202,测量所述阻挡层202的厚度L1,如图8A所示;
在所述衬基201的表面上形成阻挡层202例如采用化学气相淀积法CVD;
所述阻挡层202例如是氮化硅层;
所述阻挡层202的厚度可取设定值,而不必测量(通常,所述阻挡层202的厚度会预先设定),如本实施例中,所述阻挡层202的厚度的设定值为1625埃);
步骤2.2,在所述衬基201上刻蚀出沟槽203,测量所述阻挡层202的表面与所述沟槽203的底端之间的距离L2,如图8B所示;
刻蚀所述沟槽203例如采用干法刻蚀;
步骤2.3,淀积氧化物204填充所述沟槽203,如图8C所示;
淀积所述氧化物204例如采用化学气相淀积法CVD;
所述氧化物204为二氧化硅;
步骤2.4,抛光所述氧化物204,直至露出所述衬基201的表面,在所述衬基201上形成隔离槽205,测量所述隔离槽205的顶端与所述隔离槽205的底端之间的距离L3,如图8D所示;
抛光所述氧化物204例如采用化学机械平坦化CMP;
所述阻挡层202在抛光过程中被研磨掉;
步骤2.5,计算出实际的台阶高度Hsplit
利用公式Hsplit=L3-(L2-L1)计算出实际的台阶高度Hsplit
通过测量硅片上的测试芯片获得所述阻挡层202的厚度L1、所述沟槽203的底端之间的距离L2和所述隔离槽205的顶端与所述隔离槽205的底端之间的距离L3;
步骤3,判断实际的台阶高度Hsplit是否等于设定值,如果是,执行步骤4,如果否,执行步骤5;
所述设定值为按照设定的工艺条件应该得到的台阶高度,参见图6,本实施例中,所述设定的台阶高度为420埃;
步骤4,在所述衬基201及隔离槽205的表面上涂布光刻胶后,按照设定的曝光能量对所述光刻胶进行曝光,将隧穿注入掩模层的图案复制到所述光刻胶上;
步骤5,在所述衬基201及隔离槽205的表面上涂布光刻胶,利用公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop计算出曝光能量,按照计算出的曝光能量Esplit对所述光刻胶进行曝光,将隧穿注入掩模层的图案复制到所述光刻胶上,其中,Esplit表示实际的曝光能量,Ebaseline表示设定的曝光能量,CDsplit是台阶高度与隧穿注入掩模层的关键尺寸CD的关系曲线中,实际的台阶高度Hsplit所对应的隧穿注入掩模层的关键尺寸CD,CDbaseline是台阶高度与隧穿注入掩模层的关键尺寸CD的关系曲线中,台阶高度设定值Hbaseline所对应的隧穿注入掩模层的关键尺寸CD,Slop为常数;
本实施例中,CDbaseline=0.612μm,Ebaseline=21mj,若测得的实际的台阶高度Hsplit为700埃,则CDsplit=0.639μm,代入公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop得到此时,曝光能量应该调整为24.5mj;
所述公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop由实验总结得到;
Slop的取值与特定的制程有关,也就是说,不同的制程,Slop的值不同,但是,不同的制程,求解Slop的方法相同,现简单介绍一下求解Slop的方法:(1)用不同曝光能量以及不同焦深(光刻设备中光学系统的焦深)对硅片上不同曝光区域进行曝光,得到以曝光能量、焦深为行列的关键尺寸的矩阵(不同的制程,涂布的光刻胶不同,采用的曝光能量以及焦深不同,因此,得到的以曝光能量、焦深为行列的关键尺寸的矩阵不同);(2)以曝光能量为横坐标,以关键尺寸为纵坐标,绘制不同焦深下曝光能量与关键尺寸的关系曲线(对应于一个焦深,有一条曝光能量与关键尺寸的关系曲线);(3)求解关系曲线的斜率,取平均值(曝光能量与关键尺寸的关系曲线为线性曲线,不同焦深的关系曲线近似平行),Slop取该斜率平均值的倒数。求解Slop的方法为现有技术。
本发明控制不平坦硅片表面上的图形的关键尺寸的方法实时测量实际的台阶高度,根据实际的台阶高度确定曝光能量,当实际的台阶高度等于设定值时(即实际制作过程处于正常状态时),采用设定的曝光能量进行曝光,当实际的台阶高度不等于设定值时(即实际制作过程处于异常状态时),先调整曝光能量再进行曝光,这样使得无论实际制作过程处于正常还是异常状态,制作的图形的关键尺寸都符合工艺要求,提高了产品的优良率。

Claims (4)

1.一种控制不平坦硅片表面上的图形的关键尺寸的方法,其特征在于,包括以下步骤: 
在曝光能量相同、涂布在硅片表面最低点上的光刻胶的厚度相同的条件下,改变台阶高度,测量硅片表面最高点上的对应的图形的关键尺寸,获得多组台阶高度和关键尺寸的数据,以台阶高度为横坐标,以关键尺寸为纵坐标绘制台阶高度与关键尺寸的关系曲线,所述台阶高度为硅片表面最高点与最低点之间的距离; 
测量实际的台阶高度; 
判断实际的台阶高度是否等于设定值,如果是,按照设定的曝光能量对光刻胶进行曝光,如果否,执行以下步骤; 
利用公式Esplit=Ebaseline+(CDsplit-CDbaseline)*Slop计算曝光能量,按照计算出的曝光能量Esplit对光刻胶进行曝光,其中,Esplit表示实际的曝光能量,Ebaseline表示设定的曝光能量,CDsplit是台阶高度与关键尺寸的关系曲线中,实际的台阶高度所对应的关键尺寸,CDbaseline是台阶高度与关键尺寸的关系曲线中,台阶高度设定值所对应的关键尺寸,Slop为常数。 
2.如权利要求1所示的控制不平坦硅片表面上的图形的关键尺寸的方法,其特征在于,所述Slop为与制程有关的常量。 
3.如权利要求1所示的控制不平坦硅片表面上的图形的关键尺寸的方法,其特征在于,对于隧穿注入掩模层制程,所述测量实际的台阶高度具体包括以下步骤: 
在衬基的表面上形成一阻挡层,测量所述阻挡层的厚度; 
在所述衬基上刻蚀出沟槽,测量所述阻挡层的表面与所述沟槽的底端之间的距离; 
淀积氧化物填充所述沟槽; 
抛光所述氧化物,直至露出所述衬基的表面,在所述衬基上形成隔离槽,测量所述隔离槽的顶端与所述隔离槽的底端之间的距离; 
利用公式Hsplit=L3-(L2-L1)计算出实际的台阶高度Hsplit,其中,L1表示所述阻挡层的厚度,L2表示所述阻挡层的表面与所述沟槽的底端之间的距离,L3表 示所述隔离槽的顶端与所述隔离槽的底端之间的距离。 
4.如权利要求3所示的控制不平坦硅片表面上的图形的关键尺寸的方法,其特征在于,制作台阶高度与关键尺寸的关系曲线时,测量所述隔离槽表面上的隧穿注入掩模层的关键尺寸。 
CN 201010229224 2010-07-16 2010-07-16 控制不平坦硅片表面上的图形的关键尺寸的方法 Active CN102339733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010229224 CN102339733B (zh) 2010-07-16 2010-07-16 控制不平坦硅片表面上的图形的关键尺寸的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010229224 CN102339733B (zh) 2010-07-16 2010-07-16 控制不平坦硅片表面上的图形的关键尺寸的方法

Publications (2)

Publication Number Publication Date
CN102339733A CN102339733A (zh) 2012-02-01
CN102339733B true CN102339733B (zh) 2013-09-04

Family

ID=45515390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010229224 Active CN102339733B (zh) 2010-07-16 2010-07-16 控制不平坦硅片表面上的图形的关键尺寸的方法

Country Status (1)

Country Link
CN (1) CN102339733B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159031A (zh) * 2015-08-31 2015-12-16 上海华力微电子有限公司 一种制作光刻胶厚度和关键尺寸关系曲线的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779177A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 Cd控制方法
CN103852976B (zh) * 2014-04-01 2016-01-20 海迪科(苏州)光电科技有限公司 用于周期性光刻图形尺寸监控的方法
CN107783377B (zh) * 2016-08-29 2020-04-07 中芯国际集成电路制造(上海)有限公司 曝光方法、光刻方法及半导体制造方法
CN108732869B (zh) * 2018-04-20 2020-08-21 上海华力微电子有限公司 一种调试关键尺寸均匀性的方法
CN111785626A (zh) * 2019-04-04 2020-10-16 长鑫存储技术有限公司 加热方法以及加热装置
CN110112264B (zh) * 2019-05-15 2020-12-18 合肥彩虹蓝光科技有限公司 一种隔离槽的制造方法及其应用
CN114137797B (zh) * 2020-09-03 2023-06-20 中国科学院微电子研究所 光刻胶厚度与关键尺寸的关系曲线的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
CN101286001A (zh) * 2007-04-13 2008-10-15 中芯国际集成电路制造(上海)有限公司 聚焦评估的方法
CN101312138A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 一种非破坏性检测衬底表面形貌的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061018B2 (ja) * 1997-11-04 2000-07-10 日本電気株式会社 露光シミュレーション方法
JP2002252349A (ja) * 2001-02-26 2002-09-06 Nec Corp パターンの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
CN101286001A (zh) * 2007-04-13 2008-10-15 中芯国际集成电路制造(上海)有限公司 聚焦评估的方法
CN101312138A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 一种非破坏性检测衬底表面形貌的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-252349A 2002.09.06
JP特开平11-145027A 1999.05.28

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159031A (zh) * 2015-08-31 2015-12-16 上海华力微电子有限公司 一种制作光刻胶厚度和关键尺寸关系曲线的方法
CN105159031B (zh) * 2015-08-31 2019-12-06 上海华力微电子有限公司 一种制作光刻胶厚度和关键尺寸关系曲线的方法

Also Published As

Publication number Publication date
CN102339733A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102339733B (zh) 控制不平坦硅片表面上的图形的关键尺寸的方法
US10249523B2 (en) Overlay and semiconductor process control using a wafer geometry metric
US5702567A (en) Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
JP4559719B2 (ja) マスク設計における基板トポグラフィ補償:アンカー付きトポグラフィによる3dopc
US9064741B1 (en) Uniformity in wafer patterning using feedback control
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
CN101201544B (zh) 半导体光刻方法
KR20090097151A (ko) 혼합형 광학 및 전자 빔 리소그래피 가공 레벨의 상호정렬 방법, 집적 회로 칩 제조 방법 및 집적 회로 구조체
US7629259B2 (en) Method of aligning a reticle for formation of semiconductor devices
US6759345B2 (en) Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing
CN103943464A (zh) 对准标记的形成方法
CN209641653U (zh) 对准标记
US7851234B2 (en) System and method for enhanced control of copper trench sheet resistance uniformity
US6743075B2 (en) Method for determining chemical mechanical polishing time
CN113808934B (zh) 一种cmp优化方法
US20220157657A1 (en) Singulating individual chips from wafers having small chips and small separation channels
KR20070093186A (ko) 오버레이 계측방법
CN111627888A (zh) 对准标记及其形成方法
JP2006100299A (ja) 半導体デバイス製造方法および製造システム
KR20240023921A (ko) 오버레이 계측 방법
KR100880234B1 (ko) Opc 마스크 제조방법
Park et al. Pattern density and deposition profile effects on oxide chemical-mechanical polishing and chip-level modeling
KR101882851B1 (ko) 반도체 장치의 제조 방법
KR20090069428A (ko) 웨이퍼에서의 레이저 마킹 방법
CN101644888A (zh) 曝光方法、掩模版和掩模版设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130617

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130617

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130617

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant