CN107507865A - 晶体管及其制备方法、半导体存储器件及其制备方法 - Google Patents
晶体管及其制备方法、半导体存储器件及其制备方法 Download PDFInfo
- Publication number
- CN107507865A CN107507865A CN201710658282.8A CN201710658282A CN107507865A CN 107507865 A CN107507865 A CN 107507865A CN 201710658282 A CN201710658282 A CN 201710658282A CN 107507865 A CN107507865 A CN 107507865A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- dielectric separation
- side wall
- separation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000926 separation method Methods 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 230000004888 barrier function Effects 0.000 claims abstract description 80
- 230000004048 modification Effects 0.000 claims abstract description 63
- 238000012986 modification Methods 0.000 claims abstract description 63
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 49
- 238000009413 insulation Methods 0.000 claims description 33
- 239000011810 insulating material Substances 0.000 claims description 31
- -1 Silicon-oxygen nitride Chemical class 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000004528 spin coating Methods 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 26
- 230000008021 deposition Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000001272 nitrous oxide Substances 0.000 description 5
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 125000004494 ethyl ester group Chemical group 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- RFBSXFWTSAJAEJ-UHFFFAOYSA-N silane dihydrochloride Chemical compound [SiH4].Cl.Cl RFBSXFWTSAJAEJ-UHFFFAOYSA-N 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种晶体管及其制备方法、半导体存储器件及其制备方法，其中，晶体管的制备方法至少包括：提供一衬底，衬底上制备有栅极结构；于衬底上形成第一侧壁绝缘层以及表面极性改质层，第一侧壁绝缘层覆盖栅极结构，表面极性改质层覆盖第一侧壁绝缘层；于衬底上形成绝缘介质隔离层，绝缘介质隔离层覆盖表面极性改质层；以及，于衬底上形成位于绝缘介质隔离层两侧的栓导电层。本发明通过表面极性改质层和绝缘介质隔离层的直接接触，从而增强对绝缘介质隔离层前驱物的表面吸附力，有效减少绝缘介质隔离层中空洞的产生，因而能够有效避免栓导电层之间桥接短路。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种晶体管及其制备方法、半导体存储器件及其制备方法。
背景技术
金属氧化物半导体场效应晶体管(MOSFET，Metallic Oxide SemiconductorField Effect Transistor)是一种被广泛使用在集成电路的晶体管，其制程布局也被广泛使用在集成电路中。在MOSFET的结构中，通常在栅极结构外围与上方覆盖绝缘介质隔离层，并利用形成于绝缘介质隔离层侧壁的侧壁绝缘层隔离栓导体层与栅极结构中的栅极导电层，藉以避免两导电层短路而造成器件(Device)失效。并且，为了使导电层之间具有良好的绝缘能力，需要采用低介电常数的绝缘介质隔离层来进行绝缘。目前，绝缘介质隔离层常采用旋涂淀积技术(SOD，Spin-on Dielectrics)形成，SOD旋涂的绝缘介质具有低的介电常数、高机械强度以及高热稳定性。虽然使用SOD旋涂淀积技术已有较好的黏附性以及间隙填洞能力，但旋涂过程中依然会有空洞产生。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶体管及其制备方法、半导体存储器件及其制备方法，用于解决现有技术中SOD旋涂淀积过程中易产生空洞，导致栓导电层之间易发生桥接短路，从而致使器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种晶体管的制备方法，其中，所述晶体管的制备方法至少包括如下步骤：
提供一衬底，所述衬底上制备有栅极结构；
于所述衬底上形成第一侧壁绝缘层以及表面极性改质层，所述第一侧壁绝缘层覆盖所述栅极结构，所述表面极性改质层覆盖所述第一侧壁绝缘层；
于所述衬底上形成绝缘介质隔离层，所述绝缘介质隔离层覆盖所述表面极性改质层；以及，于所述衬底上形成位于所述绝缘介质隔离层两侧的栓导电层；
其中，所述晶体管通过所述表面极性改质层和所述绝缘介质隔离层的直接接触来增强对所述绝缘介质隔离层前驱物的表面吸附力，以避免于所述绝缘介质隔离层中形成空洞，从而避免位于所述绝缘介质隔离层两侧的所述栓导电层之间的桥接短路。
优选地，于所述衬底上形成所述第一侧壁绝缘层、所述表面极性改质层及所述绝缘介质隔离层的过程中，包括：
于所述衬底上形成覆盖所述栅极结构和所述衬底的第一侧壁绝缘材料；
于所述第一侧壁绝缘材料上形成表面极性改质材料；
于所述表面极性改质材料上旋涂所述绝缘介质隔离层前驱物并进行退火，以形成绝缘介质隔离材料；
于所述绝缘介质隔离材料上形成图形化光刻胶；
以所述图形化光刻胶为掩膜依次刻蚀所述绝缘介质隔离材料、所述表面极性改质材料以及所述第一侧壁绝缘材料，从而依次形成所述绝缘介质隔离层、所述表面极性改质层以及所述第一侧壁绝缘层，其中，所述第一侧壁绝缘层覆盖所述栅极结构和部分所述衬底；以及，
去除所述图形化光刻胶。
优选地，所述表面极性改质材料在反应腔中形成，其形成方法采用化学气相沉积工艺、等离子增强化学气相沉积工艺和原子层沉积工艺其中之一。
优选地，所述表面极性改质材料包含硅氧氮化物。
优选地，在形成所述栓导电层之前，所述晶体管的制备方法还包括：于所述衬底上形成第二侧壁绝缘层，所述第二侧壁绝缘层覆盖所述绝缘介质隔离层的侧壁。
优选地，在形成所述第二侧壁绝缘层的步驟中，包括：
于所述衬底上形成第二侧壁绝缘材料，所述第二侧壁绝缘材料覆盖所述衬底的上表面、所述第一侧壁绝缘层的侧缘、所述表面极性改质层的侧缘、所述绝缘介质隔离层的侧壁和上表面；以及，
刻蚀所述第二侧壁绝缘材料，直至暴露所述衬底的部分上表面以及所述绝缘介质隔离层的上表面，从而使所述第二侧壁绝缘材料的残留部分包含覆盖于所述第一侧壁绝缘层的侧缘、所述表面极性改质层的侧缘及所述绝缘介质隔离层的侧壁的部位，以得到所述第二侧壁绝缘层。优选地，在形成所述栓导电层之后，所述晶体管的制备方法还包括：于所述栓导电层上形成位于所述绝缘介质隔离层两侧的金属层。
优选地，在形成所述栓导电层与在所述栓导电层上形成所述金属层的过程中，包括：
于所述衬底上形成覆盖所述绝缘介质隔离层和所述衬底的栓导电材料；
刻蚀所述栓导电材料，直至暴露部分绝缘介质隔离层，从而于所述绝缘介质隔离层两侧分别形成栓导电层；
于所述衬底上形成覆盖所述栓导电层、所述第二侧壁绝缘层和所述绝缘介质隔离层的金属材料；以及，
刻蚀所述金属材料，直至暴露所述绝缘介质隔离层的上表面，从而于所述栓导电层上形成所述金属层。
优选地，所述表面极性改质层的厚度为2nm～10nm。
优选地，所述栅极结构至少包括：依次形成于所述衬底上的栅极氧化层、栅极导电层和栅极覆盖层，以及覆盖于所述栅极氧化层、所述栅极导电层以及所述栅极覆盖层侧壁的栅极侧壁绝缘层。
为实现上述目的及其他相关目的，本发明提供一种半导体存储器件的制备方法，其中，所述半导体存储器件的制备方法至少包括：采用如上所述的晶体管的制备方法制备晶体管。
为实现上述目的及其他相关目的，本发明提供一种晶体管，其中，所述晶体管至少包括：
衬底，所述衬底上制备有栅极结构；
第一侧壁绝缘层与表面极性改质层，依次形成于所述衬底上，所述第一侧壁绝缘层覆盖所述栅极结构，所述表面极性改质层覆盖所述第一侧壁绝缘层；
绝缘介质隔离层，形成于所述衬底上，所述绝缘介质隔离层覆盖所述表面极性改质层并包覆所述栅极结构；以及，
栓导电层，形成于所述衬底上且位于所述绝缘介质隔离层两侧；
其中，所述晶体管通过所述表面极性改质层和所述绝缘介质隔离层的直接接触来增强对所述绝缘介质隔离层前驱物的表面吸附力，以避免于所述绝缘介质隔离层中形成空洞，从而避免位于所述绝缘介质隔离层两侧的所述栓导电层之间的桥接短路。
优选地，所述表面极性改质层包含硅氧氮化物。
优选地，所述晶体管还包括：第二侧壁绝缘层，形成覆盖于所述绝缘介质隔离层的侧壁。
优选地，所述第二侧壁绝缘层的底部连接至所述第一侧壁绝缘层的侧缘。
优选地，所述晶体管还包括：金属层，形成于所述栓导电层上且位于所述绝缘介质隔离层的两侧。
优选地，所述栅极结构至少包括：依次形成于所述衬底上的栅极氧化层、栅极导电层和栅极覆盖层，以及覆盖于所述栅极氧化层、所述栅极导电层以及所述栅极覆盖层侧壁的栅极侧壁绝缘层。
为实现上述目的及其他相关目的，本发明提供一种半导体存储器件，其中，所述半导体存储器件至少包括：如上所述的晶体管。
为实现上述目的及其他相关目的，本发明提供一种半导体存储器件，其中，所述半导体存储器件至少包括：
一衬底；
至少两栓导电层，形成于所述衬底上且位于所述衬底的一有源区中；
绝缘介质隔离层，形成于所述衬底上，用以隔离所述栓导电层，并且所述绝缘介质隔离层提供一无空洞隔离厚度，大于等于所述栓导电层的厚度，并且所述绝缘介质隔离层的上表面高于等于所述栓导电层的上表面；以及
侧壁绝缘层，实质形成覆盖于所述绝缘介质隔离层的侧壁。
优选地，所述半导体存储器件还包括：表面极性改质层，形成于所述衬底上，以供所述绝缘介质隔离层的直接接触形成。
优选地，所述表面极性改质层的厚度为2nm～10nm，所述表面极性改质层包含硅氧氮化物。
如上所述，本发明的晶体管及其制备方法、半导体存储器件及其制备方法，具有以下有益效果：
本发明的晶体管及其制备方法，利用表面极性改质层能够提供带电的氧离子，让绝缘介质隔离层中的氢原子可以与之键结，从而增强绝缘介质隔离层的物理吸附能力，使绝缘介质隔离层更容易吸附并均匀淀积于表面极性改质层的表面，有效减少绝缘介质隔离层中空洞的产生，因而能够有效避免栓导电层之间桥接短路，进而使栅极结构与栓导电层之间通过表面极性改质层和绝缘介质隔离层来加强绝缘效果。另外，本发明能够使栅极结构与栓导电层之间具有较小的漏电流和寄生电容，从而使晶体管具有较小的寄生电阻和寄生电容。
本发明的半导体存储器件及其制备方法，采用上述本发明的晶体管及其制备方法来制备晶体管，晶体管中的栅极结构与栓导电层之间具有良好的绝缘效果，大大减少了器件失效的可能，提高了器件良率；同时，晶体管具有较小的寄生电阻和寄生电容，减少了器件中的元件寄生电阻和寄生电容，从而减少了元件寄生电阻和寄生电容导致的延时对器件运行速度的影响，提高了器件的运行速度。
附图说明
图1～图11显示为本发明第一实施方式中的晶体管的制备方法中具体步骤的结构示意图。
图12显示为本发明第一实施方式中的晶体管的制备方法中SOD沉积膜不易与SiO2表面吸附的示意图。
图13显示为本发明第二实施方式的晶体管的制备方法的流程示意图。
图14～图24显示为本发明第二实施方式的晶体管的制备方法中具体步骤的结构示意图，其中，图24还显示为本发明第二实施方式制成的晶体管结构示意图。
图25显示为本发明第二实施方式的晶体管的制备方法中SOD沉积膜易与SiON表面极性改质层的表面吸附的示意图。
元件标号说明
100 衬底
200 栅极结构
201 栅极氧化层
202 栅极导电层
203 栅极覆盖层
204 栅极侧壁绝缘层
300 第一侧壁绝缘材料
301 第一侧壁绝缘层
400' 正硅酸乙酯材料
401' 正硅酸乙酯层
400 表面极性改质材料
401 表面极性改质层
500 绝缘介质隔离材料
501 绝缘介质隔离层
502 空洞
600 图形化光刻胶
700 第二侧壁绝缘材料
701 第二侧壁绝缘层
800 栓导电材料
801 栓导电层
900 金属材料
901 金属层
S1～S4 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图11，本发明的第一实施方式涉及一种晶体管的制备方法，其至少包括：
如图1所示，提供一衬底100，衬底100上制备有栅极结构200；如图2所示，于衬底100上形成覆盖栅极结构200和衬底100的第一侧壁绝缘材料300，于第一侧壁绝缘材料300上形成正硅酸乙酯材料400'；如图3所示，于正硅酸乙酯材料400'上旋涂绝缘介质并进行退火，以形成绝缘介质隔离材料500，需要注意的是，于正硅酸乙酯材料400'上旋涂绝缘介质时往往容易在栅极结构200的上方形成空洞502，并且，退火形成绝缘介质隔离材料500后空洞502会进一步增大；如图4所示，于绝缘介质隔离材料500上形成图形化光刻胶600；如图5所示，以图形化光刻胶600为掩膜依次刻蚀绝缘介质隔离材料500、正硅酸乙酯材料400'以及所述第一侧壁绝缘材料300，从而依次形成绝缘介质隔离层501、正硅酸乙酯层401'以及第一侧壁绝缘层301，其中，第一侧壁绝缘层301覆盖栅极结构200和部分衬底100，需要注意的是，空洞502会使绝缘介质隔离层501被分隔为上下两部分；如图6所示，去除图形化光刻胶600，于衬底100的上表面、第一侧壁绝缘层301的侧壁、正硅酸乙酯层401'的侧壁以及上部分的绝缘介质隔离层501的四周、下部分的绝缘介质隔离层501的侧壁和上表面形成第二侧壁绝缘材料700，需要注意的是，由于第二侧壁绝缘材料700很薄，空洞502依旧存在；如图7所示，刻蚀第二侧壁绝缘材料700，直至暴露部分衬底100的上表面以及上部分的绝缘介质隔离层501的上表面，从而于衬底100上形成覆盖第一侧壁绝缘层301、正硅酸乙酯层401'以及绝缘介质隔离层502侧壁的第二侧壁绝缘层701；如图8所示，于衬底100上形成覆盖第二侧壁绝缘层701和衬底100的栓导电材料800，需要注意的是，空洞502中也会被填满栓导电材料；如图9所示，刻蚀栓导电材料800，直至暴露部分第二侧壁绝缘层701和部分绝缘介质隔离层501，从而于第二侧壁绝缘层701两侧分别形成栓导电层801，需要注意的是，由于空洞502被填满栓导电材料，位于第二侧壁绝缘层701两侧的栓导电层801之间会桥接短路；如图10所示，于栓导电层801上形成覆盖第二侧壁绝缘层701和绝缘介质隔离层501的金属材料900；如图11所示，刻蚀金属材料900，直至暴露第二侧壁绝缘层701的上表面以及绝缘介质隔离层501的上表面，从而于栓导电层801上形成金属层901。
通过上述步骤最终制备得到晶体管，但由于在正硅酸乙酯材料400'上旋涂绝缘介质时往往容易在栅极结构200的上方形成空洞502，因而导致位于第二侧壁绝缘层701两侧的栓导电层801之间易发生桥接短路，从而致使器件失效。
对于本实施方式中出现的空洞问题，发明人经过深入研究发现，之所以在正硅酸乙酯材料400'上旋涂绝缘介质SOD时容易形成空洞502，这是由于作为栅极结构与栓导电层之间绝缘层的正硅酸乙酯，在高温置换后会形成SiO2，而SiO2为单晶体结构，其自身的氧原子不带电，因而在旋涂绝缘介质时绝缘介质SOD中的氢原子不会与SiO2中的氧原子键结，以致SOD沉积膜不易与SiO2表面吸附，如图12所示。因此，SOD表面的物理吸附能力较差，不易吸附并均匀淀积于正硅酸乙酯材料400'的表面，从而造成空洞502的产生。
因此，如何改善绝缘介质隔离层501的间隙填洞能力，使绝缘介质隔离层501均匀淀积，以减少空洞502的产生，从而避免栓导电层801之间桥接短路造成的器件失效，是亟待解决的问题。
请参阅图13～图25，本发明的第二实施方式涉及一种晶体管的制备方法。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图13～图24所示，本实施方式的晶体管的制备方法至少包括如下步骤：
步骤S1，提供一衬底100，所述衬底上制备有栅极结构200。
步骤S2，于衬底100上形成第一侧壁绝缘层301以及表面极性改质层401，第一侧壁绝缘层301覆盖栅极结构200，表面极性改质层401覆盖第一侧壁绝缘层301。
步骤S3，于衬底100上形成绝缘介质隔离层501，绝缘介质隔离层501覆盖表面极性改质层401。
步骤S4，于衬底100上形成位于绝缘介质隔离层501两侧的栓导电层801，从而得到晶体管。
其中，晶体管通过表面极性改质层401和绝缘介质隔离层501的直接接触来增强对绝缘介质隔离层前驱物的表面吸附力，以避免于绝缘介质隔离层501中形成空洞，从而避免位于绝缘介质隔离层501两侧的栓导电层801之间的桥接短路，进而使栅极结构200与栓导电层801之间通过表面极性改质层401和绝缘介质隔离层501保持绝缘。
另外，在形成栓导电层801之前，本实施方式的晶体管的制备方法还包括：于衬底100上形成第二侧壁绝缘层701，第二侧壁绝缘层701覆盖绝缘介质隔离层501的侧壁。
另外，在形成栓导电层801之后，本实施方式的晶体管的制备方法还包括：于栓导电层801上形成位于绝缘介质隔离层501两侧的金属层901。
以下具体说明本实施方式的晶体管的制备方法中的各步骤：
首先，执行步骤S1，提供一衬底100，所述衬底上制备有栅极结构200，如图14所示。
在本实施方式中，衬底100包括但不限于硅衬底。需要说明的是，衬底100具有有源区，本实施方式的晶体管的制备方法所要制备的晶体管结构制备于衬底100的有源区中。
在本实施方式中，如图14所示，栅极结构200至少包括：依次形成于衬底100上的栅极氧化层201、栅极导电层202和栅极覆盖层203，以及覆盖于栅极氧化层201、栅极导电层202以及栅极覆盖层203侧壁的栅极侧壁绝缘层204。
在本实施方式中，在衬底100上制备栅极结构200的具体方法为：于衬底100上依次形成栅极氧化材料、栅极导电材料以及栅极覆盖材料；于栅极覆盖材料上形成图形化光阻；以图形化光阻为掩膜依次刻蚀栅覆盖材料、栅极导电材料以及栅极氧化材料极，从而形成栅极氧化层201、栅极导电层202和栅极覆盖层203；于衬底100的上表面、栅极氧化层201的侧壁、栅极导电层202的侧壁以及栅极覆盖层203的侧壁和上表面形成栅极侧壁绝缘材料；刻蚀栅极侧壁绝缘材料，直至暴露部分衬底的上表面以及栅极覆盖层203的上表面，从而于衬底100上形成覆盖于栅极氧化层201、栅极导电层202以及栅极覆盖层203侧壁的栅极侧壁绝缘层204；至此，得到栅极结构200。当然，在其他实施方式中，栅极结构200的结构和制备方法并不限于此，可以根据实际需要进行设计和调整。
在本实施方式中，栅极覆盖层203和栅极侧壁绝缘层204包含硅氮化物和硅氧化物中的至少一种。其中，硅氮化物包括但不限于SiN，硅氧化物包括但不限于SiO2。
接着，执行步骤S2，于衬底100上形成第一侧壁绝缘层301以及表面极性改质层401，第一侧壁绝缘层301覆盖栅极结构200，表面极性改质层401覆盖第一侧壁绝缘层301。
接着，执行步骤S3，于衬底100上形成绝缘介质隔离层501，绝缘介质隔离层501覆盖表面极性改质层401。
如图15～图18所示，于衬底100上形成第一侧壁绝缘层301、表面极性改质层401及绝缘介质隔离层501的过程中，包括：
于衬底100上形成覆盖栅极结构200和衬底100的第一侧壁绝缘材料300，如图15所示。
于第一侧壁绝缘材料300上形成表面极性改质材料400，如图15所示。
于表面极性改质材料400上旋涂绝缘介质隔离层前驱物并进行退火，以形成绝缘介质隔离材料500，如图16所示。
于绝缘介质隔离材料500上形成图形化光刻胶600，如图17所示。
以图形化光刻胶600为掩膜依次刻蚀绝缘介质隔离材料500、表面极性改质材料400以及第一侧壁绝缘材料300，从而依次形成绝缘介质隔离层501、表面极性改质层401以及第一侧壁绝缘层301，其中，第一侧壁绝缘层301覆盖栅极结构202和部分衬底100，如图18所示。以及，
去除图形化光刻胶600。
在本实施方式中，绝缘介质隔离层前驱物包括但不限于绝缘介质SOD。
需要解释的是，如图16和图25所示，表面极性改质材料400具有带电的氧离子，能够让随后旋涂的绝缘介质SOD中的氢原子与之键结，即在绝缘介质隔离层501形成之后，表面极性改质层401的分子结构中包含-OH键。因此，晶体管通过表面极性改质层401和绝缘介质隔离层501的直接接触能够增强对绝缘介质SOD的表面吸附力，使绝缘介质SOD更容易吸附并均匀淀积于表面极性改质材料400的表面，大大减少了空洞的产生。
在本实施方式中，第一侧壁绝缘层301包含硅氮化物、硅氧化物中的至少一种。其中，硅氮化物包括但不限于SiN，硅氧化物包括但不限于SiO2。
在本实施方式中，表面极性改质材料400在反应腔中形成，其形成方法采用化学气相沉积工艺、等离子增强化学气相沉积工艺和原子层沉积工艺其中之一。其中，反应腔内的工艺条件至少包括：反应压力为0.1torr～100torr，反应温度为350℃～800℃，反应时间为20min～100min。表面极性改质材料400包含硅氧氮化物，其中，硅氧氮化物包括但不限于SiON。反应腔内通入的气体包括SiH4(甲硅烷)、SiH2Cl2(二氯化硅烷)、SiCl4(四氯化硅)、NH3(氨气)以及N2O(一氧化二氮)，其中，SiH4、SiH2Cl2、SiCl4的流量为120sccm(Standard CubicCentimeter per Minute，标准毫升每分钟)～180sccm，所述NH3的流量为3sccm～20sccm，所述N2O的流量为400sccm～600sccm。
值得一提的是，由于晶体管常应用于半导体存储器件中，例如DRAM(DynamicRandom Access Memory，动态随机存取存储器)，当半导体存储器件芯片设计缩至纳米等级后，元件寄生电阻和寄生电容导致的延时成为高速半导体存储器件进一部提升运行速度的障碍，因此元件寄生电阻和寄生电容对于半导体存储器件的运行速度扮演越来越关键的角色。而在形成表面极性改质材料400时，需要通入NH3，发明人发现，栅极结构与栓导电层之间的漏电流和寄生电容会随着NH3流量的增加而增大，若H3流量过大，会造成晶体管具有较大的寄生电阻和寄生电容，从而增加了元件寄生电阻和寄生电容导致的延时对器件运行速度的影响，降低了半导体存储器件的运行速度。因此为了使晶体管具有较小的寄生电阻和寄生电容，需要控制栅极结构与栓导电层之间的漏电流和寄生电容，也就是需要控制NH3的流量，在本实施方式中，将NH3的流量控制为8sccm～15sccm，能够使栅极结构与栓导电层之间具有较小的漏电流和寄生电容，从而使晶体管具有较小的寄生电阻和寄生电容，进而提高了半导体存储器件的运行速度。
作为一个优选方案，表面极性改质材料400采用SiON，反应腔内的反应压力为1torr～10torr，反应温度为500℃～650℃，反应时间为50min～70min，反应腔内通入的气体包括SiH2Cl2、NH3以及N2O，其中，SiH2Cl2的流量为140sccm～160sccm，NH3的流量为8sccm～15sccm，N2O的流量为450sccm～550sccm。
另外，在本实施方式中，表面极性改质层401的厚度为2nm～10nm。
作为一个优选方案，表面极性改质层401的厚度为5nm～7nm。
接着，在执行步骤S4之前，本实施方式的晶体管的制备方法还包括：于衬底100上形成第二侧壁绝缘层701，第二侧壁绝缘层701覆盖绝缘介质隔离层501的侧壁。
如图19～图20所示，在形成第二侧壁绝缘层701的步驟中，包括：
于衬底100上形成第二侧壁绝缘材料700，第二侧壁绝缘材料700覆盖衬底100的上表面、第一侧壁绝缘层301的侧缘、表面极性改质层401的侧缘、绝缘介质隔离层501的侧壁和上表面。以及，
刻蚀第二侧壁绝缘材料700，直至暴露衬底100的部分上表面以及绝缘介质隔离层501的上表面，从而使第二侧壁绝缘材料700的残留部分包含覆盖于第一侧壁绝缘层301的侧缘、表面极性改质层401的侧缘及绝缘介质隔离层501的侧壁的部位，以得到第二侧壁绝缘层701。
在本实施方式中，在刻蚀第二侧壁绝缘材料700时，采用酸性溶液进行选择性刻蚀。其中，酸性溶液包含盐酸，稀硫酸，稀硝酸，氢氟酸或双氧水中的一种或几种。
在本实施方式中，第二侧壁绝缘层701包含硅氮化物、硅氧化物中的至少一种。其中，硅氮化物包括但不限于SiN，硅氧化物包括但不限于SiO2。
另外，在本实施方式中，表面极性改质层401的介电常数高于绝缘介质隔离层501的介电常数。
最后，执行步骤S4，于衬底100上形成位于绝缘介质隔离层501两侧的栓导电层801。
并且，在执行步骤S4之后，本实施方式的晶体管的制备方法还包括：于栓导电层801上形成位于绝缘介质隔离层501两侧的金属层901。
如图21～图24所示，在形成栓导电层801与在栓导电层801上形成金属层901的过程中，包括：
于衬底100上形成覆盖第二侧壁绝缘层701和衬底100的栓导电材料800，如图21所示。
刻蚀栓导电材料800，直至暴露部分绝缘介质隔离层501，从而于绝缘介质隔离层501两侧分别形成栓导电层801，如图22所示。
于栓导电层801上形成覆盖栓导电层801、第二侧壁绝缘层701和绝缘介质隔离层501的金属材料900，如图23所示。以及，
刻蚀金属材料900，直至暴露第二侧壁绝缘层701的上表面，从而于栓导电层801上形成金属层901，如图24所示。
在本实施方式中，栓导电层801包含但不限于多晶硅，金属层901包含但不限于钨。
通过上述步骤最终制成如图24所示的晶体管。
本实施方式的晶体管的制备方法，通过表面极性改质层来替换正硅酸乙酯层，表面极性改质层能够提供带电的氧离子，让绝缘介质隔离层中的氢原子可以与之键结，从而增强绝缘介质隔离层的物理吸附能力，使绝缘介质隔离层更容易吸附并均匀淀积于表面极性改质层的表面，有效减少绝缘介质隔离层中空洞的产生，因而能够有效避免栓导电层之间桥接短路，进而使栅极结构与栓导电层之间通过表面极性改质层和绝缘介质隔离层来加强绝缘效果。另外，本实施方式的晶体管的制备方法，能够使栅极结构与栓导电层之间具有较小的漏电流和寄生电容，从而使晶体管具有较小的寄生电阻和寄生电容。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
本发明的第三实施方式涉及一种半导体存储器件的制备方法，其至少包括：采用如本发明第二实施方式所涉及的晶体管的制备方法制备晶体管。
不难发现，本实施方式需要第二实施方式配合实施，因此第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。
本实施方式的半导体存储器件的制备方法，由于采用本发明第二实施方式所涉及的晶体管的制备方法来制备晶体管，晶体管中的栅极结构与栓导电层之间具有良好的绝缘效果，大大减少了器件失效的可能，提高了器件良率；同时，晶体管具有较小的寄生电阻和寄生电容，减少了器件中的元件寄生电阻和寄生电容，从而减少了元件寄生电阻和寄生电容导致的延时对器件运行速度的影响，提高了器件的运行速度。
本发明第四实施方式涉及一种晶体管，如图24所示，其至少包括：
衬底100，衬底上制备有栅极结构200；
第一侧壁绝缘层301与表面极性改质层401，依次形成于衬底100上，第一侧壁绝缘层301覆盖栅极结构200，表面极性改质层401覆盖第一侧壁绝缘层301；
绝缘介质隔离层501，形成于衬底100上，绝缘介质隔离层501覆盖表面极性改质层401并包覆栅极结构200；以及，
栓导电层801，形成于衬底100上且位于绝缘介质隔离层501两侧的；
其中，晶体管通过表面极性改质层401和绝缘介质隔离层501的直接接触来增强对绝缘介质隔离层501的表面吸附力，以避免于绝缘介质隔离层501中形成空洞，从而避免位于绝缘介质隔离层501两侧的栓导电层801之间的桥接短路，进而使栅极结构200与栓导电层801之间通过表面极性改质层401和绝缘介质隔离层501保持绝缘。
在本实施方式中，表面极性改质层401包含硅氧氮化物。其中，硅氧氮化物层包括但不限于SiON层。
另外，本实施方式的晶体管还包括：第二侧壁绝缘层701，形成覆盖于绝缘介质隔离层501的侧壁。
另外，本实施方式的晶体管还包括：金属层901，形成于栓导电层801上且位于绝缘介质隔离层501的两侧。
另外，在本实施方式中，栅极结构200至少包括：依次形成于衬底100上的栅极氧化层201、栅极导电层202和栅极覆盖层203，以及覆盖于栅极氧化层201、栅极导电层202以及栅极覆盖层203侧壁的栅极侧壁绝缘层204。
不难发现，本实施方式为与第一实施方式相对应的产品实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
本实施方式的晶体管，利用表面极性改质层能够提供带电的氧离子，让绝缘介质隔离层中的氢原子可以与之键结，从而增强绝缘介质隔离层的物理吸附能力，使绝缘介质隔离层更容易吸附并均匀淀积于表面极性改质层的表面，有效减少绝缘介质隔离层中空洞的产生，因而能够有效避免栓导电层之间桥接短路，进而使栅极结构与栓导电层之间通过表面极性改质层和绝缘介质隔离层来加强绝缘效果。另外，本实施方式的晶体管中的栅极结构与栓导电层之间具有较小的漏电流和寄生电容，从而使晶体管具有较小的寄生电阻和寄生电容。
本发明第五实施方式涉及一种半导体存储器件，其至少包括：如本发明第四实施方式所涉及的晶体管。
不难发现，本实施方式所涉及的半导体存储器件采用第四实施方式所涉及的晶体管，因此第四实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。
本实施方式的半导体存储器件，由于采用本发明第四实施方式所涉及的晶体管，晶体管中的栅极结构与栓导电层之间具有良好的绝缘效果，大大减少了器件失效的可能，提高了器件良率；同时，晶体管具有较小的寄生电阻和寄生电容，减少了器件中的元件寄生电阻和寄生电容，从而减少了元件寄生电阻和寄生电容导致的延时对器件运行速度的影响，提高了器件的运行速度。
本发明的第六实施方式涉及一种半导体存储器件，如图24所示，其至少包括：
一衬底100；
至少两栓导电层801，形成于衬底100上且位于衬底100的一有源区中；
绝缘介质隔离层501，形成于衬底100上，用以隔离栓导电层801，并且绝缘介质隔离层501提供一无空洞隔离厚度，大于等于栓导电层801的厚度，并且绝缘介质隔离层501的上表面高于等于栓导电层801的上表面；以及
第二侧壁绝缘层701，实质形成覆盖于绝缘介质隔离层501的侧壁。
需要解释的是，第二侧壁绝缘层701“实质形成覆盖”于绝缘介质隔离层501的侧壁，其表示第二侧壁绝缘层701的覆盖面积大于绝缘介质隔离层501的侧壁90％以上，并且第二侧壁绝缘层701在绝缘介质隔离层501的侧壁的覆盖面不具有孔洞图案。
另外，本实施方式的半导体存储器件还包括：表面极性改质层401，形成于衬底100上，以供绝缘介质隔离层501的直接接触形成。在本实施方式中，表面极性改质层401的厚度为2nm～10nm，表面极性改质层401包含硅氧氮化物。
本实施方式的半导体存储器件，具有无空洞隔离厚度的绝缘介质隔离层，栓导电层之间具有良好的绝缘效果，大大减少了器件失效的可能，提高了器件良率；同时，具有供绝缘介质隔离层501直接接触的表面极性改质层401，能够进一步减少绝缘介质隔离层出现空洞的可能性，进一步减少器件失效的可能，提高器件良率。
综上所述，本发明的晶体管及其制备方法、半导体存储器件及其制备方法，具有以下有益效果：
本发明的晶体管及其制备方法，利用表面极性改质层能够提供带电的氧离子，让绝缘介质隔离层中的氢原子可以与之键结，从而增强绝缘介质隔离层的物理吸附能力，使绝缘介质隔离层更容易吸附并均匀淀积于表面极性改质层的表面，有效减少绝缘介质隔离层中空洞的产生，因而能够有效避免栓导电层之间桥接短路，进而使栅极结构与栓导电层之间通过表面极性改质层和绝缘介质隔离层来加强绝缘效果。另外，本发明能够使栅极结构与栓导电层之间具有较小的漏电流和寄生电容，从而使晶体管具有较小的寄生电阻和寄生电容。
本发明的半导体存储器件及其制备方法，采用上述本发明的晶体管及其制备方法来制备晶体管，晶体管中的栅极结构与栓导电层之间具有良好的绝缘效果，大大减少了器件失效的可能，提高了器件良率；同时，晶体管具有较小的寄生电阻和寄生电容，减少了器件中的元件寄生电阻和寄生电容，从而减少了元件寄生电阻和寄生电容导致的延时对器件运行速度的影响，提高了器件的运行速度。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (21)
1.一种晶体管的制备方法，其特征在于，所述晶体管的制备方法至少包括如下步骤：
提供一衬底，所述衬底上制备有栅极结构；
于所述衬底上形成第一侧壁绝缘层以及表面极性改质层，所述第一侧壁绝缘层覆盖所述栅极结构，所述表面极性改质层覆盖所述第一侧壁绝缘层；
于所述衬底上形成绝缘介质隔离层，所述绝缘介质隔离层覆盖所述表面极性改质层；以及，
于所述衬底上形成位于所述绝缘介质隔离层两侧的栓导电层；
其中，所述晶体管通过所述表面极性改质层和所述绝缘介质隔离层的直接接触来增强对所述绝缘介质隔离层前驱物的表面吸附力，以避免于所述绝缘介质隔离层中形成空洞，从而避免位于所述绝缘介质隔离层两侧的所述栓导电层之间的桥接短路。
2.根据权利要求1所述的晶体管的制备方法，其特征在于，于所述衬底上形成所述第一侧壁绝缘层、所述表面极性改质层及所述绝缘介质隔离层的过程中，包括：
于所述衬底上形成覆盖所述栅极结构和所述衬底的第一侧壁绝缘材料；
于所述第一侧壁绝缘材料上形成表面极性改质材料；
于所述表面极性改质材料上旋涂所述绝缘介质隔离层前驱物并进行退火，以形成绝缘介质隔离材料；
于所述绝缘介质隔离材料上形成图形化光刻胶；
以所述图形化光刻胶为掩膜依次刻蚀所述绝缘介质隔离材料、所述表面极性改质材料以及所述第一侧壁绝缘材料，从而依次形成所述绝缘介质隔离层、所述表面极性改质层以及所述第一侧壁绝缘层，其中，所述第一侧壁绝缘层覆盖所述栅极结构和部分所述衬底；以及，
去除所述图形化光刻胶。
3.根据权利要求2所述的晶体管的制备方法，其特征在于，所述表面极性改质材料在反应腔中形成，其形成方法采用化学气相沉积工艺、等离子增强化学气相沉积工艺和原子层沉积工艺其中之一。
4.根据权利要求2所述的晶体管的制备方法，其特征在于，所述表面极性改质材料包含硅氧氮化物。
5.根据权利要求1所述的晶体管的制备方法，其特征在于，在形成所述栓导电层之前，所述晶体管的制备方法还包括：于所述衬底上形成第二侧壁绝缘层，所述第二侧壁绝缘层覆盖所述绝缘介质隔离层的侧壁。
6.根据权利要求5所述的晶体管的制备方法，其特征在于，在形成所述第二侧壁绝缘层的步驟中，包括：
于所述衬底上形成第二侧壁绝缘材料，所述第二侧壁绝缘材料覆盖所述衬底的上表面、所述第一侧壁绝缘层的侧缘、所述表面极性改质层的侧缘、所述绝缘介质隔离层的侧壁和上表面；以及，
刻蚀所述第二侧壁绝缘材料，直至暴露所述衬底的部分上表面以及所述绝缘介质隔离层的上表面，从而使所述第二侧壁绝缘材料的残留部分包含覆盖于所述第一侧壁绝缘层的侧缘、所述表面极性改质层的侧缘及所述绝缘介质隔离层的侧壁的部位，以得到所述第二侧壁绝缘层。
7.根据权利要求5所述的晶体管的制备方法，其特征在于，在形成所述栓导电层之后，所述晶体管的制备方法还包括：于所述栓导电层上形成位于所述绝缘介质隔离层两侧的金属层。
8.根据权利要求7所述的晶体管的制备方法，其特征在于，在形成所述栓导电层与在所述栓导电层上形成所述金属层的过程中，包括：
于所述衬底上形成覆盖所述绝缘介质隔离层和所述衬底的栓导电材料；
刻蚀所述栓导电材料，直至暴露部分绝缘介质隔离层，从而于所述绝缘介质隔离层两侧分别形成栓导电层；
于所述衬底上形成覆盖所述栓导电层、所述第二侧壁绝缘层和所述绝缘介质隔离层的金属材料；以及，
刻蚀所述金属材料，直至暴露所述绝缘介质隔离层的上表面，从而于所述栓导电层上形成所述金属层。
9.根据权利要求1所述的晶体管的制备方法，其特征在于，所述表面极性改质层的厚度为2nm～10nm。
10.根据权利要求1所述的晶体管的制备方法，其特征在于，所述栅极结构至少包括：依次形成于所述衬底上的栅极氧化层、栅极导电层和栅极覆盖层，以及覆盖于所述栅极氧化层、所述栅极导电层以及所述栅极覆盖层侧壁的栅极侧壁绝缘层。
11.一种半导体存储器件的制备方法，其特征在于，所述半导体存储器件的制备方法至少包括：采用如权利要求1～10任一项所述的晶体管的制备方法制备晶体管。
12.一种晶体管，其特征在于，所述晶体管至少包括：
衬底，所述衬底上制备有栅极结构；
第一侧壁绝缘层与表面极性改质层，依次形成于所述衬底上，所述第一侧壁绝缘层覆盖所述栅极结构，所述表面极性改质层覆盖所述第一侧壁绝缘层；
绝缘介质隔离层，形成于所述衬底上，所述绝缘介质隔离层覆盖所述表面极性改质层并包覆所述栅极结构；以及，
栓导电层，形成于所述衬底上且位于所述绝缘介质隔离层两侧；
其中，所述晶体管通过所述表面极性改质层和所述绝缘介质隔离层的直接接触来增强对所述绝缘介质隔离层前驱物的表面吸附力，以避免于所述绝缘介质隔离层中形成空洞，从而避免位于所述绝缘介质隔离层两侧的所述栓导电层之间的桥接短路。
13.根据权利要求12所述的晶体管，其特征在于，所述表面极性改质层包含硅氧氮化物。
14.根据权利要求12所述的晶体管，其特征在于，所述晶体管还包括：第二侧壁绝缘层，形成覆盖于所述绝缘介质隔离层的侧壁。
15.根据权利要求14所述的晶体管，其特征在于，所述第二侧壁绝缘层的底部连接至所述第一侧壁绝缘层的侧缘。
16.根据权利要求12所述的晶体管，其特征在于，所述晶体管还包括：金属层，形成于所述栓导电层上且位于所述绝缘介质隔离层的两侧。
17.根据权利要求12所述的晶体管，其特征在于，所述栅极结构至少包括：依次形成于所述衬底上的栅极氧化层、栅极导电层和栅极覆盖层，以及覆盖于所述栅极氧化层、所述栅极导电层以及所述栅极覆盖层侧壁的栅极侧壁绝缘层。
18.一种半导体存储器件，其特征在于，所述半导体存储器件至少包括：如权利要求12至17任一项所述的晶体管。
19.一种半导体存储器件，其特征在于，所述半导体存储器件至少包括：
一衬底；
至少两栓导电层，形成于所述衬底上且位于所述衬底的一有源区中；
绝缘介质隔离层，形成于所述衬底上，用以隔离所述栓导电层，并且所述绝缘介质隔离层提供一无空洞隔离厚度，大于等于所述栓导电层的厚度，并且所述绝缘介质隔离层的上表面高于等于所述栓导电层的上表面；以及
侧壁绝缘层，实质形成覆盖于所述绝缘介质隔离层的侧壁。
20.根据权利要求19所述的半导体存储器件，其特征在于，所述半导体存储器件还包括：表面极性改质层，形成于所述衬底上，以供所述绝缘介质隔离层的直接接触形成。
21.根据权利要求20所述的半导体存储器件，其特征在于，所述表面极性改质层的厚度为2nm～10nm，所述表面极性改质层包含硅氧氮化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710658282.8A CN107507865B (zh) | 2017-08-04 | 2017-08-04 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710658282.8A CN107507865B (zh) | 2017-08-04 | 2017-08-04 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507865A true CN107507865A (zh) | 2017-12-22 |
| CN107507865B CN107507865B (zh) | 2023-09-29 |
Family
ID=60690261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710658282.8A Active CN107507865B (zh) | 2017-08-04 | 2017-08-04 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507865B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168326A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | 半導体装置の製造方法 |
| US20020096769A1 (en) * | 2001-01-25 | 2002-07-25 | Mitsubishi Denki Kabushiki Kaisha, And Ryoden Semiconductor System Engineering Corporation | Semiconductor device and method of manufacturing the same |
| US20040007727A1 (en) * | 2002-07-12 | 2004-01-15 | Du-Heon Song | Semiconductor memory device and fabrication method thereof using damascene bitline process |
| KR20040014070A (ko) * | 2002-08-09 | 2004-02-14 | 삼성전자주식회사 | 반도체 소자의 트랜치 매립 방법 |
| CN1542919A (zh) * | 2003-04-29 | 2004-11-03 | 茂德科技股份有限公司 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
| TW200847341A (en) * | 2007-05-21 | 2008-12-01 | Nanya Technology Corp | Methods for forming a bit line contact |
| US20090194807A1 (en) * | 2006-10-12 | 2009-08-06 | Wakako Takeuchi | Semiconductor memory device and method for manufacturing the same |
| CN101599454A (zh) * | 2008-06-05 | 2009-12-09 | 联华电子股份有限公司 | 半导体元件隔离结构及其形成方法 |
| CN102412192A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种用于金属互连侧壁修补的工艺方法 |
| KR20120071049A (ko) * | 2010-12-22 | 2012-07-02 | 에스케이하이닉스 주식회사 | 매몰게이트를 갖는 반도체 메모리소자의 제조방법 |
| CN106847754A (zh) * | 2017-03-08 | 2017-06-13 | 合肥智聚集成电路有限公司 | 半导体存储器件及其制作方法 |
-
2017
- 2017-08-04 CN CN201710658282.8A patent/CN107507865B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168326A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | 半導体装置の製造方法 |
| US20020096769A1 (en) * | 2001-01-25 | 2002-07-25 | Mitsubishi Denki Kabushiki Kaisha, And Ryoden Semiconductor System Engineering Corporation | Semiconductor device and method of manufacturing the same |
| US20040007727A1 (en) * | 2002-07-12 | 2004-01-15 | Du-Heon Song | Semiconductor memory device and fabrication method thereof using damascene bitline process |
| KR20040014070A (ko) * | 2002-08-09 | 2004-02-14 | 삼성전자주식회사 | 반도체 소자의 트랜치 매립 방법 |
| CN1542919A (zh) * | 2003-04-29 | 2004-11-03 | 茂德科技股份有限公司 | 具有局部蚀刻栅极的半导体结构及其制作方法 |
| US20090194807A1 (en) * | 2006-10-12 | 2009-08-06 | Wakako Takeuchi | Semiconductor memory device and method for manufacturing the same |
| TW200847341A (en) * | 2007-05-21 | 2008-12-01 | Nanya Technology Corp | Methods for forming a bit line contact |
| CN101599454A (zh) * | 2008-06-05 | 2009-12-09 | 联华电子股份有限公司 | 半导体元件隔离结构及其形成方法 |
| KR20120071049A (ko) * | 2010-12-22 | 2012-07-02 | 에스케이하이닉스 주식회사 | 매몰게이트를 갖는 반도체 메모리소자의 제조방법 |
| CN102412192A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种用于金属互连侧壁修补的工艺方法 |
| CN106847754A (zh) * | 2017-03-08 | 2017-06-13 | 合肥智聚集成电路有限公司 | 半导体存储器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507865B (zh) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108470686B (zh) | 一种半导体器件结构及其制备方法 | |
| JP4731670B2 (ja) | バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 | |
| JP2009010351A5 (zh) | ||
| CN101308793B (zh) | 集成电路结构及其形成方法 | |
| CN109390402A (zh) | 一种半导体晶体管结构及其制备方法 | |
| TW202006822A (zh) | 半導體結構的形成方法 | |
| US20170148676A1 (en) | Low-K Dielectric Layer and Porogen | |
| CN207852645U (zh) | 一种半导体晶体管结构 | |
| CN106876325A (zh) | 互连结构及其形成方法 | |
| CN104752334B (zh) | 接触插塞的形成方法 | |
| CN207009441U (zh) | 晶体管及半导体存储器件 | |
| CN103928389B (zh) | 半导体结构的形成方法 | |
| CN107507865A (zh) | 晶体管及其制备方法、半导体存储器件及其制备方法 | |
| CN104282620B (zh) | 半导体互连结构的制作方法 | |
| CN207320089U (zh) | 隔离沟槽薄膜填充结构及半导体存储器件 | |
| CN103928391A (zh) | 半导体结构的形成方法 | |
| CN109860291A (zh) | 半导体结构及其形成方法 | |
| CN104952716B (zh) | 半导体结构的形成方法 | |
| CN102945825A (zh) | 一种带金属帽盖的铜互连结构及其制造方法 | |
| CN104681483B (zh) | 一种半导体器件的制造方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| CN102569049B (zh) | 一种金属栅极的制作方法 | |
| JP2000183051A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20080062528A (ko) | 반도체 소자의 제조방법 | |
| KR100753411B1 (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181009 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |