CN1610058A - 绝缘膜上硅（soi）晶片上接触区的制造方法 - Google Patents

绝缘膜上硅（soi）晶片上接触区的制造方法 Download PDF

Info

Publication number
CN1610058A
CN1610058A CNA2004100692687A CN200410069268A CN1610058A CN 1610058 A CN1610058 A CN 1610058A CN A2004100692687 A CNA2004100692687 A CN A2004100692687A CN 200410069268 A CN200410069268 A CN 200410069268A CN 1610058 A CN1610058 A CN 1610058A
Authority
CN
China
Prior art keywords
contact
unnecessary
insulating material
intermediate structure
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100692687A
Other languages
English (en)
Other versions
CN100390926C (zh
Inventor
侯全评
章勋明
陈盈和
曾同庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1610058A publication Critical patent/CN1610058A/zh
Application granted granted Critical
Publication of CN100390926C publication Critical patent/CN100390926C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的半导体装置的制造方法提供一种具有上表面的中间结构，隔离沟道形成于中间结构上并且在中间结构上沉积绝缘材料，其中绝缘材料填入隔离沟道，多余的绝缘材料高于中间结构的上表面，去除一部分多余的绝缘材料，直至在中间结构的上表面形成一预定的绝缘材料厚度。然后在位于隔离沟道的绝缘材料中形成一接触开口，其中接触开口延伸至至少一部分的中间结构。然后将接触材料沉积在绝缘材料上，其中接触材料填入接触开口。接着去除多余的接触材料，其中多余的接触材料高于绝缘材料。最后去除多余的绝缘材料，直至暴露出中间结构的上表面。

Description

绝缘膜上硅(SOI)晶片上接触区的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，特别涉及一种在绝缘膜上硅(SOI)晶片上的接触区的制造方法。
背景技术
图1及图2表示现有技术在绝缘膜上硅晶片上形成晶体管的一部分工艺步骤。图1中，在形成接触区22的工艺步骤中将接触材料20沉积在基材24上，接触区22形成于浅沟道隔离区域(shallow trench isolation，STI)26中，在沉积绝缘材料28于STI区域26的步骤的后，用使用化学机械抛光(CMP)或其它刻蚀方法去除多余的STI材料28，直至暴露出氮化层30(使用化学机械抛光(CMP)法)。当完成使用CMP法去除多余的STI材料28的步骤后，由于STI材料28及氮化层30具有不同的CMP抛光速率，当CMP工艺停留在氮化层30，会在STI区域26形成碟型(Dishing)表面32(亦即凹陷区域)。此碟型结构会造成后续接触区制造上的问题，当用CMP或其它方法去除多余的接触材料，直至暴露氮化层30之后，如图2所示，结构36的上表面34形成平面化表面，但是残留的接触材料38仍然留在STI区域26的碟型凹陷区域中，此STI区域26的残留接触材料至少会有两项缺点，首先是由于残留的接触材料38具有导电性，而造成STI区域26的隔离功能大为降低，其次从晶体管的角度来看，由于残留的接触材料38残留在边墙，增加了晶体管的宽度，因此需要消除在碟型STI区域32上的残留接触材料38，而且不会增加额外的工艺步骤。
发明内容
利用本发明的实施例解决上述的问题及需求，根据一实施例，本发明提供一种半导体装置的制造方法。此方法包括下列步骤，其中每个步骤的顺序可以变动。中间结构具有一上表面，隔离沟道形成于中间结构上且绝缘材料沉积于中间结构上，其中绝缘材料填入隔离沟道，多余的绝缘材料高于中间结构的上表面，接着去除一部分多余绝缘材料直至在中间结构的上表面形成预定的绝缘材料厚度。然后在位于隔离沟道的绝缘材料中形成一接触开口，其中接触开口延伸至至少一部分的中间结构。接着将接触材料沉积在绝缘材料上，其中接触材料填入接触开口。随后去除多余的接触材料，而多余的接触材料高于绝缘材料。最后去除多余的绝缘材料，直至暴露出中间结构的上表面。本发明优选的实施例中，使用化学机械抛光法去除多余的材料。中间结构包含基材、底面绝缘层、半导体材料层、氮化层及氧化层，其中底面绝缘层形成于基材上，半导体材料层形成于底面绝缘层上，氧化层形成于半导体材料层上且氮化层形成于氧化层上。
根据另一实施例，本发明提供一种半导体装置的制造方法，此方法包括下列步骤，其中每个步骤的顺序可以变动。首先提供中间结构，此结构具有基材、底面绝缘层、半导体材料层、氮化层及氧化层，接着基材上形成底面绝缘层，然后底面绝缘层上形成半导体材料层，并在半导体材料层上形成氧化层与氮化层。于氮化层及半导体材料层上形成一隔离沟道。接着沉积绝缘材料层于中间结构上，其中是以绝缘材料填入至沟道中，并且多余的绝缘材料高于氮化层。接着去除一部分多余的绝缘材料层，使得绝缘材料层的一预定厚度维持在氮化层顶部。然后在隔离沟道内的绝缘材料中形成一接触开口，且延伸进入底面绝缘层，并在基材上形成开口。接着在中间结构上沉积接触材料，其中接触材料填入至接触开口，且多余的接触材料高于绝缘材料的上表面。然后去除多余的接触材料，且降至绝缘材料层的上表面，最后去除多余的绝缘材料层，直至暴露出氮化层。本发明还包含掺杂接触开口的基材，以在基材中形成P离子注入区域，此掺杂步骤所使用的材料例如可为B或是BF2之一。
根据另一实施例，本发明提供一种半导体装置，包含多个隔离沟道及接触位置。其中多个隔离沟道位于结构上，其中使用绝缘材料填入隔离沟道中。接触位置穿过其中的一个隔离沟道，并填入接触材料，其中并没有用来形成接触位置的残余接触材料留在多个隔离沟道的另一沟道的项部。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：
图1及图2为表示依据已有技术进行半导体装置的制造步骤的中间结构的剖视图。
图3-12表示依照本发明中进行半导体装置的制造步骤的中间结构的剖视图。
组件代表符号简单说明
20接触材料        22接触区
24基材            26STI区域
28STI材料         30氮化层
32碟型表面        34上表面
36结构            38接触材料
40晶片结构        42底面绝缘层
44半导体材料层    46、48厚度
50氧化层          52、54厚度
60隔离沟道        62中间结构
64厚度            68绝缘材料
70上表面          72结构
74剩余厚度        76接触开口
78注入区          80中间结构
82厚度
具体实施方式
首先请参考本说明书的附图，在各个不同的视图中，相同的标号是指相同的组件。说明书附图并非按照尺寸比例绘制，而且为了清楚说明起见，某些图已有详细或是简化的情形。本领域技术人员在领悟本发明的精神，不脱离本发明精神范围内，可对本发明的实施例作些修改及等同的变化替换。
接着参照图3-12，表示依照本发明中进行半导体装置的制造步骤的中间结构的剖视图。图中并没有显示所有的制造步骤，因为某些制造步骤已为本领域技术人员所了解。而特定组件的布局仅为本发明制造晶体管的范例说明，并非用以限定本发明。由于本发明的发表，使本领域技术人员更加了解本发明实施例所提供的优点及其它特征。
首先参照图3，提供一晶片结构40，包括一基材24、一底面绝缘层42及一半导体材料层44，底面绝缘层42位于基材24上方，且半导体材料层44位于底面绝缘层42上。半导体材料层44主要是硅材料，因此图3的晶片结构40通常视为绝缘膜上硅(SOI)晶片。为了清楚说明起见，图3的晶片结构40称为绝缘膜上硅(SOI)晶片，然而半导体材料层44例如可为各种不同的材料，包括硅材料、硅锗材料、锗材料及砷化镓或是其组合之一。底面绝缘层42是作为半导体材料层44与基材24的间的隔离层，在绝缘膜上硅(SOI)晶片40上的底面绝缘层42主要包括未掺杂氧化物，例如氧化硅，因此在绝缘膜上硅(SOI)晶片40上的底面绝缘层42称为氧化物埋层(BOX)，而底面绝缘层42例如可为各种不同的材料，包括二氧化硅及氮化硅或是其组合之一，基材24主要是硅，也可为其它合适的基材材料，本领域技术人员应了解合适的材料可取代本发明所述的基材材料。在优选实施例中，底面绝缘层42的厚度46介于800至1500埃之间，且半导体材料层44的厚度48介于300至800埃之间，然而其它的厚度46、48可用于材料层42、44。
如图4所示，在半导体材料层44上形成氧化层50，并且在氧化层50上形成氮化层30，本发明优选实施例中，是使用介于800至1000℃的温度形成厚度52介于70至120埃的氧化层50，并且利用介于700至900℃的温度形成厚度54介于600至1200埃的氮化层30，然而其它的温度及厚度52、54可用于材料层30、50。氮化层30例如可为各种不同的材料，包括氮化硅(优选)、氮氧化硅(SiON)、碳化硅(SiC)或是其任意组合之一。
接着利用工艺(例如传统的光刻工艺)在图5(例如在氮化层30、氧化层50及半导体材料层44上)的中间结构62上形成隔离沟道60，且隔离沟道60开通至底面绝缘层42，然后在图6的中间结构62上形成绝缘材料28，绝缘材料28填入隔离沟道60，多余的绝缘材料高于氮化层30。本发明优选实施例中，是使用高密度等离子化学气相沉积法(HDP-CVD)来形成厚度64介于3500至5000埃的绝缘材料28，也可使用其它厚度的绝缘材料28，绝缘材料28包括无掺杂硅玻璃或是HDP氧化硅，也可使用其它的材料，例如未掺杂多晶硅、氧化硅、旋涂介电材料及流质氧化硅或其任意组合之一。
接着参考图7，去除一部分多余的绝缘材料28，且仍然有一部分绝缘材料68留在氮化层30上，优选实施例中，使用化学机械抛光工艺去除多余的绝缘材料28，以使结构72形成平坦的上表面70，如图7所示，此称为”不足的抛光步骤”(under-polish step)。现有技术中，使用CMP工艺去除绝缘材料28，直至暴露出氮化层30，但是会在绝缘材料28的表面形成凹面(concave)或是碟型(dished)，如图1及图2所示。优选实施例中，绝缘材料28在氮化层30的上端具有一介于500至1000埃的剩余厚度74，剩余厚度74也可为高于或是低于此范围。在中间结构62上留下绝缘材料28的剩余厚度74，是本发明的重要步骤。
之后参考图8，在一沟道60的绝缘材料28中使用工艺步骤(例如传统的光刻工艺)来形成接触开口76，接触开口76穿过底面绝缘层42，开通至基材24，如图8所示。将掺杂材料(例如使用B或是BF2)，以在接触开口76形成P离子的分布78，以降低基材24在区域78的接触电阻，如图9所示。在其它实施例中，在形成接触位置之前，也可使用其它的工艺或是掺杂参数。
然后参考图10，在图9的中间结构80上沉积接触材料20，并使用接触材料20填入接触开口76中，多余的接触材料20位于接触开口76的外部，如图10所示，多余的接触材料20的厚度82介于3500至5800埃之间。接触材料20例如可为掺杂的导电多晶硅，接触材料20也可为其它材料，包括钨、铝、铝铜、铜的金属及其组合之一。优选实施例中，进行沉积多晶硅的步骤时是使用介于500至700的温度。
接着参考图11，进行去除多余接触材料20的步骤(例如使用化学机械抛光或是刻蚀工艺)，根据不同的需求，对绝缘材料68进行去除或是平面化步骤直至暴露出氮化层30。如图12所示，由于此三种材料(氮化层30、绝缘材料28及接触材料20)具有不同的抛光速率和/或去除速率，去除或是平面化直至暴露出氮化层30的步骤(例如终止于氮化层30)可能导致在沟道60的绝缘材料28及/或接触材料20产生凹面(concave)或是碟型(dished)效应。此碟型效应在较宽的绝缘沟道产生的凹陷高度介于400至800埃，其中较宽的绝缘沟道的面积介于80um×100um至2000um×2000um之间。其中去除位于氮化层30上的多余的绝缘材料68是持续使用与去除多余的接触材料20相同的化学机械抛光步骤进行的。当接触材料为多晶硅，则在图12的结构形成之后，可进行掺杂或是注入，使接触位置22具有导电性。
如图12所示，与现有技术的图2所示相比较，使用本发明的优点为在绝缘材料28的顶端不会有残余的接触材料38留在碟型区域32。本发明的另一优点为在浅沟道隔离(STI)区域(如图2)上的残余接触材料可以被消除而不会增加额外的工艺。本发明的其它优点包括降低绝缘材料的抛光次数，并且减少CMP工艺产生刮痕的机率。由于本发明的发表，使本领域技术人员更加清楚明了本发明实施例所提供的优点及其它特征。
本领域技术人员应当了解了本发明实施例的优点，该实施例提供在绝缘沟道形成接触区的方法，并且避免在隔离沟道上方产生不必要的残余接触材料。虽然本发明已在上面用优选实施例作了说明，然而该实施例并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可以作各种的更动与修改，因此本发明的保护范围应该以权利要求为准。

Claims (16)

1.一种半导体装置的制造方法，至少包含下列步骤：
提供一中间结构，具有一上表面，其中一隔离沟道位于该中间结构；
在该中间结构上沉积绝缘材料，其中该绝缘材料填入该隔离沟道中并且多余的该绝缘材料高于该中间结构的该上表面；
去除多余的该绝缘材料直至在该中间结构的该上表面形成一预定的该绝缘材料厚度；
在位于该隔离沟道的该绝缘材料中形成一接触开口，其中该接触开口延伸至至少一部分的该中间结构；
在该绝缘材料上沉积接触材料，其中该接触材料填入该接触开口；
去除多余的该接触材料，其中多余的该接触材料高于该绝缘材料；以及
去除多余的该绝缘材料，直至暴露出该中间结构的该上表面。
2.如权利要求1所述的方法，其中该绝缘材料是选自无掺杂硅玻璃、HDP氧化硅、未掺杂多晶硅、氧化硅、旋涂介电材料及流质氧化硅之一。
3.如权利要求1所述的方法，其中接触材料为选自多晶硅、金属、钨、铝、铝铜、铜及其组合之一。
4.如权利要求1所述的方法，其中该预定的厚度介于500至1000埃之间。
5.如权利要求1所述的方法，其中使用化学机械抛光法去除多余的绝缘材料。
6.如权利要求1所述的方法，其中使用化学机械抛光法去除多余的接触材料。
7.如权利要求6所述的方法，其中去除多余的该绝缘材料直至暴露出该中间结构的该上表面的步骤中持续使用相同于去除多余的该接触材料的该化学机械抛光法来去除多余的该绝缘材料。
8.如权利要求1所述的方法，其中去除多余的该绝缘材料直至暴露出该中间结构的该上表面的步骤中使用化学机械抛光法。
9.一种半导体装置的制造方法，至少包含下列步骤：
提供一中间结构，其具有一基材、一底面绝缘层、一半导体材料层及一氮化层，其中该底面绝缘层形成于该基材上，该半导体材料层形成于该底面绝缘层上，且该氮化层形成于该半导体材料层上；
在该氮化层及半导体材料层上形成一隔离沟道；
在该中间结构上沉积一绝缘材料层，其中将该绝缘材料填入至该沟道中，且多余的该绝缘材料高于该氮化层；
去除一部分多余的该绝缘材料层，使得该绝缘材料层的预定厚度维持在该氮化层顶部；
在该隔离沟道内的绝缘材料中形成一接触开口，且延伸进入该底面绝缘层，并在该基材上形成开口；
在该中间结构上沉积接触材料，其中该接触材料填入该接触开口，并且多余的该接触材料高于该绝缘材料的上表面；
去除多余的该接触材料，且降至该绝缘材料层的该上表面；以及
去除多余的该绝缘材料层，至少直至暴露出该氮化层。
10.如权利要求9所述的方法，其中该接触材料是选自多晶硅、金属、钨、铝、铝铜、铜及其组合之一。
11.如权利要求9所述的方法，其中该绝缘材料是选自无掺杂硅玻璃、HDP氧化硅、未掺杂多晶硅、氧化硅、旋涂介电材料及流质氧化硅之一。
12.如权利要求9所述的方法，其中该预定的厚度介于500至1000埃之间。
13.如权利要求9所述的方法，其中使用化学机械抛光法去除一部分的多余绝缘材料。
14.如权利要求9所述的方法，其中使用化学机械抛光法去除多余的接触材料。
15.如权利要求9所述的方法，其中去除多余的该绝缘材料直至暴露出该氮化层的步骤中持续使用相同于去除多余的该接触材料的该化学机械抛光法来去除多余的该绝缘材料。
16.一种半导体装置，至少包含：
多个隔离沟道，位于一结构上，其中将绝缘材料填入至这些隔离沟道中；以及
一接触位置，穿过这些隔离沟道之一，并填入接触材料，其中并没有用来形成该接触位置的残余接触材料留在这些隔离沟道的另一沟道的顶部。
CNB2004100692687A 2003-10-22 2004-07-15 绝缘膜上硅（soi）晶片上接触区的制造方法 Active CN100390926C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/691,019 US6930040B2 (en) 2003-10-22 2003-10-22 Method of forming a contact on a silicon-on-insulator wafer
US10/691,019 2003-10-22

Publications (2)

Publication Number Publication Date
CN1610058A true CN1610058A (zh) 2005-04-27
CN100390926C CN100390926C (zh) 2008-05-28

Family

ID=34521780

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100692687A Active CN100390926C (zh) 2003-10-22 2004-07-15 绝缘膜上硅（soi）晶片上接触区的制造方法

Country Status (3)

Country Link
US (1) US6930040B2 (zh)
CN (1) CN100390926C (zh)
TW (1) TWI244692B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
EP1873822A1 (en) * 2006-06-27 2008-01-02 STMicroelectronics S.r.l. Front-rear contacts of electronics devices with induced defects to increase conductivity thereof
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102009004725A1 (de) 2009-01-15 2010-07-29 Austriamicrosystems Ag Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
EP2306506B1 (en) 2009-10-01 2013-07-31 ams AG Method of producing a semiconductor device having a through-wafer interconnect
US8987851B2 (en) 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
US9536792B2 (en) * 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9159552B2 (en) 2013-12-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a germanium-containing FinFET
US9780216B2 (en) * 2014-03-19 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Combination FinFET and methods of forming same
US11183456B2 (en) * 2020-01-15 2021-11-23 Micron Technology, Inc. Memory arrays and methods used in forming a memory array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041511A (ja) * 1996-07-19 1998-02-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置ならびにその製造方法
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
US6221775B1 (en) * 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
US6096594A (en) * 1998-11-09 2000-08-01 United Microelectronics Corp. Fabricating method of a dynamic random access memory
US6297126B1 (en) * 1999-07-12 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
US6194739B1 (en) 1999-11-23 2001-02-27 Lucent Technologies Inc. Inline ground-signal-ground (GSG) RF tester
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer

Also Published As

Publication number Publication date
US6930040B2 (en) 2005-08-16
CN100390926C (zh) 2008-05-28
TWI244692B (en) 2005-12-01
US20050090096A1 (en) 2005-04-28
TW200515505A (en) 2005-05-01

Similar Documents

Publication Publication Date Title
US10388652B2 (en) Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
US7176087B2 (en) Methods of forming electrical connections
CN1324676C (zh) 到栅极的自对准接触
CN100375271C (zh) 新型动态随机存取存储器存取晶体管
KR100189966B1 (ko) 소이 구조의 모스 트랜지스터 및 그 제조방법
CN100350575C (zh) 晶体管、集成电路装置及半导体器件的制作方法
US5777370A (en) Trench isolation of field effect transistors
US8552526B2 (en) Self-aligned semiconductor trench structures
US7335932B2 (en) Planar dual-gate field effect transistors (FETs)
CN102148236A (zh) 半导体元件及其制造方法
CN1902740A (zh) 利于高产量并包括蚀刻终止层和/或应力膜的置换栅流程
CN110164967B (zh) 半导体装置及其制造方法
CN1298043C (zh) 半导体元件和隔离半导体元件的方法
US20020130347A1 (en) Formation of a frontside contact on silicon-on-insulator substrate
CN100390926C (zh) 绝缘膜上硅（soi）晶片上接触区的制造方法
CN100585802C (zh) 形成半导体器件的金属前介电质层的方法和半导体衬底
KR20030026912A (ko) 고전압 주변부
CN109427808B (zh) 半导体存储元件及其制造方法
US7297577B2 (en) SOI SRAM device structure with increased W and full depletion
CN111463169B (zh) 半导体装置的制造方法
CN117936585A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant