KR100624098B1 - 박막 구조물 및 이의 형성 방법 - Google Patents

박막 구조물 및 이의 형성 방법 Download PDF

Info

Publication number
KR100624098B1
KR100624098B1 KR1020050052049A KR20050052049A KR100624098B1 KR 100624098 B1 KR100624098 B1 KR 100624098B1 KR 1020050052049 A KR1020050052049 A KR 1020050052049A KR 20050052049 A KR20050052049 A KR 20050052049A KR 100624098 B1 KR100624098 B1 KR 100624098B1
Authority
KR
South Korea
Prior art keywords
pattern
single crystal
crystal silicon
preliminary
opening
Prior art date
Application number
KR1020050052049A
Other languages
English (en)
Inventor
하재규
서준
채민철
고용선
이영미
황재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050052049A priority Critical patent/KR100624098B1/ko
Priority to US11/449,839 priority patent/US7534704B2/en
Application granted granted Critical
Publication of KR100624098B1 publication Critical patent/KR100624098B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

단결정 실리콘을 포함하는 박막 구조물 및 이의 형성 방법에서, 박막 구조물의 형성을 위해 우선 기판 상에, 상기 기판을 노출하는 제1 개구부를 갖는 제1 예비 절연막 패턴을 형성한다. 상기 제1 개구부 내부에 단결정 실리콘으로 이루어지는 예비 시드막 패턴을 형성한다. 상기 제1 예비 절연막 패턴 및 예비 시드막 패턴 상에 제2 절연막을 형성한다. 상기 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부분을 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성한다. 상기 제2 개구부 내부에 단결정 실리콘막 패턴을 형성한다. 상기한 방법을 수행함으로서, 단결정 실리콘막 패턴의 두께가 국부적으로 얇아지는 것을 감소시킬 수 있다.

Description

박막 구조물 및 이의 형성 방법{Thin layer structure and method of forming the same}
도 1은 종래의 다마신 방식을 적용하여 형성된 단결정 실리콘막의 TEM사진이다.
도 2는 본 발명의 실시예 1에 따른 실리콘 박막 구조물을 나타내는 단면도이다.
도 3 내지 도 8은 도 2에 도시된 실리콘 박막 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 실시예 2에 따른 실리콘 박막 구조물을 나타내는 단면도이다.
도 10 내지 도 12는 도 9에 도시된 실리콘 박막 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 13 내지 도 15는 본 발명의 실시예 3에 따른 실리콘 박막 구조물 형성 방법을 설명하기 위한 단면도들이다.
도 16 내지 도 17은 실시예 4에 따른 실리콘 박막 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 18은 본 발명에 따라 제2 개구부 내부에 성장된 단결정 실리콘막을 나타 내는 TEM사진이다.
본 발명은 박막 구조물 형성 방법에 관한 것으로서, 보다 상세하게는 스택형 반도체 장치에 채용할 수 있는 단결정 실리콘 박막 구조물의 형성 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정은 하나의 결정 구조로 이루어지고, 상기 다결정은 다수개의 결정 구조로 이루어지고, 상기 비정질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다.
상기 다결정은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 그리고, 상기 결정 입계의 증가는 경우 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어를 방해하는 원인이 된다. 따라서, 스택 구조의 박막 트랜지스터(thin film transistor : TFT) 등을 포함하는 반도체 장치 또는 에스오씨(SOC : system on chip) 등의 제조에서는 채널막(channel layer)으로서 단결정 실리콘막을 주로 선택한다.
상기 단결정 실리콘막은 주로 단결정 실리콘으로 이루어지는 시드막 상에 비정질 실리콘막을 형성한 후, 이를 열처리하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 전환시킴으로서 획득할 수 있다.
또한, 상기 단결정 실리콘막은 시드를 노출하는 개구부를 형성한 이 후에 상기 개구부 내부를 채우도록 선택적 에피택시얼 성장 공정을 수행하는 다마신 방식으로도 획득할 수 있다. 상기 선택적 에피택시얼 성장 공정을 수행하는 경우 공정 시간이 길어지고 공정 비용이 증가되는 단점이 있으나, 단결정 실리콘막 내에 결정 결함이 작기 때문에 채널막으로서의 특성은 향상된다.
도 1은 종래의 다마신 방식을 적용하여 형성된 단결정 실리콘막의 TEM사진이다.
상기 다마신 방식을 적용하는 경우, 도 1에 나타난 바와 같이, 하부의 시드막 패턴(10)과 개구부(12)의 접촉 부위에 실리콘 산화물 펜스(16)가 남는 현상이 빈번하게 발생하게 된다. 이는, 상기 개구부(12)를 형성할 시에 상기 시드막 패턴(10) 부위를 충분하게 노출시킬 수 있도록 절연막을 오버 에치하고 있으며, 이 때 상기 시드막 패턴이 포지티브 경사를 갖고 있으므로 상기 시드막 패턴과 개구부의 접촉 부위에 식각 가스의 침투가 어려워져 실리콘 산화물 펜스(16)가 생성되는 것이다.
그런데, 상기 실리콘 산화물 펜스(16)가 남은 부위에는 실리콘의 성장이 이루어지지 않으므로 상기 단결정 실리콘막(14)이 상대적으로 얇아지게 된다.
때문에, 시드막 패턴(10)과 개구부(12)의 접촉 부위가 주변 부위에 비해 상대적으로 얇은 두께를 갖게 되는 것이다.
이와 같이, 상기와 같이 단결정 실리콘막이 얇아진 부위는 주변 부위에 비해 케리어의 이동이 원활하지 못하게 되어 상기 단결정 실리콘막 상에 형성되는 반도 체 장치의 동작 속도가 감소되는 등의 문제가 발생된다. 더구나, 상기 단결정 실리콘막이 얇아진 부위에 콘택이 형성되는 경우, 콘택되는 부위의 면적이 감소됨으로서 콘택 저항이 크게 증가하게 된다.
따라서, 본 발명의 제1 목적은 단결정 실리콘막이 국부적으로 얇아지는 현상이 충분히 감소되는 박막 구조물을 제공하는데 있다.
본 발명의 제2 목적은 단결정 실리콘막이 국부적으로 얇아지는 현상이 충분히 감소되는 박막 구조물의 형성 방법을 제공하는 데 있다.
상기한 제1 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 구조물은, 기판 상에 형성되고 상기 기판을 노출하는 제1 개구부를 갖는 제1 절연막 패턴과, 상기 제1 개구부 내부에 형성되고 단결정 실리콘으로 이루어지는 시드막 패턴과, 상기 제1 절연막 패턴 및 시드막 패턴 상에 형성되고, 상기 시드막 패턴을 노출하고 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴과, 상기 제2 개구부 내부에 형성된 하부 단결정 실리콘막 패턴 및 상기 하부 단결정 실리콘막 패턴과, 제2 절연막 패턴 상에 형성되고 상기 하부 단결정 실리콘막 패턴 상부면을 덮는 상부 단결정 실리콘막 패턴을 구비한다.
상기한 박막 구조물에서, 상기 제2 개구부의 개구폭은 상기 제1 개구부의 개구폭보다 넓게 형성되어 있다.
상기한 제2 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 구조물을 형성하기 위하여, 우선 기판 상에, 상기 기판을 노출하는 제1 개구부를 갖는 제1 예비 절연막 패턴을 형성한다. 상기 제1 개구부 내부에 단결정 실리콘으로 이루어지는 예비 시드막 패턴을 형성한다. 상기 제1 예비 절연막 패턴 및 예비 시드막 패턴 상에 제2 절연막을 형성한다. 상기 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부분을 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성한다. 상기 제2 개구부 내부에 단결정 실리콘막 패턴을 형성한다.
이 때, 상기 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성하기 위한 공정을 보다 구체적으로 설명하면, 우선 상기 예비 시드막 패턴 및 상기 예비 시드막 패턴과 인접하는 부위와 대응하는 제2 절연막 패턴 부위를 선택적으로 노출시키는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 사용하여 예비 시드막 패턴이 노출되지 않도록 상기 제2 절연막을 제1 식각함으로서 제2 예비 개구부를 형성한다. 다음에, 상기 제2 예비 개구부 저면에 위치하는 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부를 제2 식각한다.
여기서, 상기 제1 식각은 제2 식각에 비해 제2 절연막의 식각 속도가 빠른 식각 조건으로 수행한다. 그리고, 상기 제2 식각은 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴이 실질적으로 동일한 식각 속도로 진행한다.
또한, 상기 단결정 실리콘막 패턴을 형성하기 위한 단계들을 보다 구체적으로 설명하면, 우선 상기 제2 개구부를 완전히 매립하면서 상기 제2 절연막 패턴 상 에 단결정 실리콘막을 형성한다. 상기 제2 절연막 패턴의 상부면이 노출되도록 상기 단결정 실리콘막을 연마한다.
상기한 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 박막 구조물을 제조하기 위하여, 기판 상에, 상기 기판을 노출하는 제1 개구부를 갖는 제1 예비 절연막 패턴을 형성한다. 상기 제1 개구부 내부에 단결정 실리콘으로 이루어지는 예비 시드막 패턴을 형성한다. 상기 제1 예비 절연막 패턴 및 예비 시드막 패턴 상에 제2 절연막을 형성한다. 상기 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부분을 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 각각 형성한다. 다음에, 상기 제2 개구부 내부에 하부 단결정 실리콘막 패턴과 상기 하부 단결정 실리콘막 패턴 상부면을 덮는 상부 단결정 실리콘막 패턴을 형성한다.
상기 하부 단결정 실리콘막 패턴 및 상부 단결정 실리콘막 패턴을 형성하기 위한 방법 중 하나로서, 우선 상기 제2 개구부 내부를 채우면서 상기 제2 절연막 패턴을 덮도록 단결정 실리콘막을 형성한다. 다음에, 상기 제2 개구부 내부 및 상기 제2 개구부와 인접하는 상기 제2 층간 절연막 패턴 상부면에 상기 단결정 실리콘막을 선택적으로 남기도록 상기 단결정 실리콘막을 패터닝한다. 이 때, 상기 단결정 실리콘막의 상부면을 평탄화하는 공정을 더 수행할 수도 있다.
여기서, 상기 단결정 실리콘막은 선택적 에피택시얼 성장 공정에 의해 형성될 수 있다.
다른 방법으로, 상기 단결정 실리콘막은 상기 제2 개구부 내부를 채우면서 상기 제2 절연막 패턴을 덮도록 선택적 에피택시얼 공정을 수행함으로서 예비 단결정 실리콘막을 형성하는 공정과, 상기 제2 절연막 패턴의 상부면이 노출되도록 상기 예비 단결정 실리콘막을 연마하는 공정과, 상기 제2 절연막 패턴 및 예비 단결정 실리콘막 상에 비정질 실리콘막을 형성하는 공정 및 상기 비정질 실리콘막을 열처리함으로서 비정질 실리콘을 단결정 실리콘으로 전환하는 공정에 의해 형성될 수 있다.
또다른 방법으로, 상기 단결정 실리콘막은 상기 제2 개구부 내부를 채우면서 상기 제2 절연막 패턴을 덮도록 선택적 에피택시얼 공정을 수행함으로서 예비 단결정 실리콘막을 형성하는 공정과, 상기 예비 단결정 실리콘막 상에 비정질 실리콘막을 형성하는 공정과, 상기 비정질 실리콘막을 열처리함으로서 비정질 실리콘을 단결정 실리콘으로 전환하는 공정에 의해 형성될 수 있다.
본 발명에 의하면, 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공되는 제2 개구부는 그 저면이 평탄하다. 그러므로, 하부의 시드막 패턴과 제1 개구부의 접촉 부위에 실리콘 산화물 펜스가 남는 것을 방지할 수 있으며 이로 인해 상기 단결정 실리콘막 패턴이 국부적으로 얇아지는 시닝 현상이 감소된다.
또한, 본 발명에 의하면, 상기 시드막 패턴의 상부면에 하부 단결정 실리콘막 패턴이 더 포함될 수 있다. 즉, 상기 시드막 패턴과 인접하는 부위의 단결정 실리콘막 패턴은 상기 하부 단결정 실리콘막 패턴 및 상부 단결정 실리콘막 패턴이 적층된 형태를 가지므로, 주변 부위에 비해 두께가 더 두꺼워져 케리어의 이동도가 증가된다. 또한, 상기 하부 단결정 실리콘막 패턴 및 상부 단결정 실리콘막 패턴이 적층된 부위와 접촉하도록 콘택을 형성하여 콘택 면적을 증가시킴으로서 콘택 저항을 감소시킬 수 있다. 그러므로, 상기 단결정 실리콘 패턴을 채널막으로 채용하는 경우, 반도체 장치의 동작 속도의 향상을 기대할 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 박막 구조물 및 박막 구조물의 형성 방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 대상물의 "상에", "상부에" 또는 "하에", "하부에"에 형성되는 것으로 언급되는 경우에는 상기 대상물의 상부면 또는 하부면과 직접적으로 접하면서 형성될 수도 있고, 상기 대상물 상에 추가적으로 다른 구조물들이 형성된 상태에서 상기 대상물 상부 또는 하부에 형성될 수도 있다.
실시예 1
도 2는 본 발명의 실시예 1에 따른 실리콘 박막 구조물을 나타내는 단면도이다.
도 2를 참조하면, 상부면이 단결정 실리콘으로 이루어지는 기판(100)이 마련된다. 상기 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터 기판 등으로 제공될 수 있다. 상기 기판(100)에는 모오스 트랜지스터와 같은 반도체 단위 소자(도시안됨)들이 형성될 수 있다.
상기 기판(100) 상에는 상기 기판(100)을 부분적으로 노출하는 제1 개구부(102)를 갖는 제1 절연막 패턴(104a)이 구비된다. 상기 제1 절연막 패턴(104a)은 실리콘 산화물로 이루어지는 것이 바람직하다.
상기 제1 개구부(102) 내부에는 단결정 실리콘으로 이루어지는 시드막 패턴(106a)이 구비된다. 상기 시드막 패턴(106a)은 상기 기판(100) 표면을 시드로 사용하는 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 획득할 수 있다.
상기 제1 절연막 패턴(104a) 및 시드막 패턴(106a) 상에는 평탄한 저면을 갖는 제2 개구부(112)를 포함하는 제2 절연막 패턴(108a)이 구비된다.
상기 제2 개구부(112)의 저면은 상기 제1 절연막 패턴(104a) 및 시드막 패턴(106a)의 상부면을 노출시키며, 상기 제2 개구부(112) 저면에 노출된 상기 제1 절연막 패턴 다른 부위의 제1 절연막 패턴에 비해 리세스된 형태를 갖는다.
상기 제2 개구부(112)를 포함하는 제2 절연막 패턴(108a)은 단결정 실리콘막 패턴(114a)을 형성하기 위한 주형 패턴으로 제공된다. 또한, 상기 시드막 패턴(106a)은 상기 단결정 실리콘막 패턴(114a)을 형성하기 위한 시드로 제공된다.
그러므로, 상기 제2 개구부(112)의 저면에는 적어도 1개의 시드막 패턴(106a)의 상부면이 노출되며, 본 실시예에서는 2개의 시드막 패턴(106a)의 상부면이 노출된다. 또한, 상기 제2 개구부(112)의 개구폭은 상기 제1 개구부(102)의 개구폭보다 넓은 것이 바람직하다.
상기 제2 개구부(112) 내부에 단결정 실리콘막 패턴(114a)이 구비된다. 상기 단결정 실리콘막 패턴(114a)은 상기 시드막 패턴(106a)을 시드로 사용하는 선택적 에피택시얼 성장을 수행하여 획득할 수 있다.
상기 단결정 실리콘막 패턴(114a) 상에 MOS트랜지스터와 같은 반도체 단위 소자(도시안됨)들이 형성될 수 있다.
본 실시예에 따른 박막 구조물에서, 상기 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공되는 제2 개구부의 저면이 평탄하다. 그러므로, 상기 시드막 패턴과 제2 개구부의 접촉 부위에 실리콘 산화물 펜스가 형성되지 않아서 단결정 실리콘막 패턴의 두께가 균일하다.
도 3 내지 도 8은 도 2에 도시된 실리콘 박막 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 상부면이 단결정 실리콘으로 이루어지는 기판(100)을 마련한다. 상기 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터 기판 등을 사용할 수 있다. 또한, 상기 기판(100)에 소자 분리 공정 및 MOS트랜지스터와 같은 반도체 단위 소자들을 형성하는 공정이 더 수행될 수 있다.
상기 기판(100) 상에 제1 예비 절연막(도시안됨)을 형성한다. 상기 제1 예비 절연막은 화학 기상 증착법에 의해 실리콘 산화물을 증착시킴으로서 형성할 수 있다. 상기 기판(100)상에 반도체 단위 소자들이 형성되어 있는 경우에, 상기 제1 예비 절연막은 상기 반도체 단위 소자들을 충분히 매몰하도록 형성하는 것이 바람직하다. 그리고, 상기 제1 예비 절연막을 형성한 이 후에, 상기 제1 예비 절연막의 상부면을 평탄화하는 공정을 수행하는 것이 더 바람직하다.
다음에, 상기 제1 예비 절연막의 일부분을 식각함으로서 상기 기판(100)을 부분적으로 노출하는 제1 개구부(102)를 형성한다. 상기 제1 개구부(102)를 형성함으로서, 상기 제1 예비 절연막은 제1 예비 절연막 패턴(104)으로 전환된다.
도 4를 참조하면, 상기 제1 개구부(102)의 저면에 노출되는 기판(100) 표면을 시드로 하여 선택적 에피택시얼 성장 공정으로 단결정 실리콘을 성장시킴으로서, 상기 제1 개구부(102) 내부에 예비 시드막 패턴(106)을 형성한다.
이하에서는 상기 예비 시드막 패턴(106)을 형성하는 공정을 보다 구체적으로 설명한다.
우선, 상기 제1 개구부(102) 저면에 노출된 기판(100) 표면에 생성된 자연 산화막을 제거하기 위한 전 세정 공정을 수행한다.
이 후, 선택적 에피택시얼 성장 공정 시의 공정 온도가 약 750℃ 미만이면 단결정 실리콘의 성장이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 공정 온도가 약 1,250℃를 초과하면 단결정 실리콘의 성장에 따른 공정 제어가 용이하지 않으므로 바람직하지 않다. 따라서, 상기 선택적 에피택시얼 성장 공정은 약 750 내지 1,250℃의 온도에서 수행하는 것이 바람직하고, 약 800 내지 900℃의 온도에서 수행하는 것이 보다 바람직하다.
상기 선택적 에피택시얼 성장 공정 시에 사용되는 반응 가스는 실리콘 소스 가스를 포함하는 것이 바람직하다. 상기 실리콘 소스 가스의 예로서는 실리콘테트 라클로라이드(SiCl4), 실란(SiH4), 디클로로실란(SiH2Cl2), 트리클로로염화실란(SiHCl3) 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 본 실시예에서는 상기 반응 가스로서 주로 실리콘테트라클로라이드를 사용한다.
상기 공정을 수행함으로서, 상기 제1 개구부(102) 내부를 충분하게 채우면서 상기 제1 개구부(102)와 인접한 제1 예비 절연막 패턴(104) 상에 단결정 실리콘(도시안됨)을 성장시킨다.
다음에, 상기 제1 예비 절연막 패턴(104) 상에 상기 성장된 단결정 실리콘을 캡핑하는 캡핑막(도시안됨)을 형성한다. 그 후, 화학기계적 연마 공정을 통해 상기 제1 예비 절연막 패턴(104)의 표면이 노출되도록 상기 성장된 단결정 실리콘 및 캡핑막을 연마한다. 이로서, 상기 제1 개구부(102) 내부에 단결정 실리콘으로 이루어지는 예비 시드막 패턴(106)을 완성한다. 이 때, 상기 캡핑막을 형성하는 공정은 공정의 단순화를 위하여 생략할 수도 있다.
도 5를 참조하면, 상기 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106) 상에 제2 절연막(108)을 형성한다. 상기 제2 절연막(108)은 화학 기상 증착법에 의해 실리콘 산화물을 증착시킴으로서 형성할 수 있다. 상기 제2 절연막(108)은 후속 공정을 통해 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공된다. 그러므로, 상기 제2 절연막(108)은 형성하고자 하는 단결정 실리콘막 패턴보다 더 두껍게 형성하는 것이 바람직하다.
도 6을 참조하면, 상기 예비 시드막 패턴(106) 및 상기 예비 시드막 패턴(106)과 인접하는 부위와 대향하는 제2 절연막(108)의 상부면을 선택적으로 노출시키는 포토레지스트 패턴(109)을 형성한다. 상기 포토레지스트 패턴(109)에 의해 노출된 부위는 후속 공정을 통해 단결정 실리콘막 패턴이 형성되는 영역이다.
상기 포토레지스트 패턴(109)을 사용하여, 상기 예비 시드막 패턴(106)이 노출되지 않도록 하면서 상기 제2 절연막(108)을 제1 식각함으로서 제2 예비 개구부(110)를 형성한다. 상기 제1 식각은 건식 식각 공정에 의해 달성될 수 있다. 상기 제1 식각은 이후에 진행될 제2 식각에 비해 상기 제2 절연막(108)을 빠른 속도로 제거할 수 있으면서 상기 제2 예비 개구부(110)의 측벽 프로파일이 수직에 가깝게 형성될 수 있는 조건으로 진행하는 것이 바람직하다. 보다 구체적으로, 상기 제1 식각은 CHF3 및 산소 가스를 사용하는 건식 식각 공정에 의해 달성될 수 있다.
도 7을 참조하면, 상기 제2 예비 개구부(110) 저면에 위치하는 제2 절연막(108), 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)의 일부를 제2 식각함으로서, 평탄한 저면을 갖는 제2 개구부(112)를 형성한다. 상기 제2 개구부(112)가 형성됨에 따라, 상기 제2 절연막(108), 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)은 제2 절연막 패턴(108a), 제1 절연막 패턴(104a) 및 시드막 패턴(106a)으로 전환된다.
상기 제2 개구부(112)의 저면이 평탄하게 형성되도록 하기 위하여, 상기 제2 식각은 상기 제2 절연막(108), 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)이 실질적으로 동일한 식각 속도로 식각되는 조건 하에서 수행된다. 상기 제2 식각을 수행하는 경우, 상기 제1 식각을 수행하는 경우에 비해 상기 제2 절연막(108)의 식각 속도가 다소 느려진다. 구체적으로, 상기 제2 식각은 CF4 및 산소 가스를 사용하는 건식 식각 공정에 의해 달성될 수 있다.
상기 제2 식각에서 적어도 1개의 예비 시드막 패턴(106)이 식각된다. 그러므로, 상기 제2 식각에 의해 형성되는 제2 개구부(112) 저면에는 적어도 1개의 시드막 패턴의 상부면이 노출된다.
그런데, 상기 단결정 실리콘 패턴이 형성될 부위인 제2 개구부(112) 저면이 상기 시드막 패턴(106a)의 상부면에 비해 지나치게 큰 경우, 1개의 시드막 패턴(106a)에 의해서 상기 제2 개구부(112)를 충분하게 채울 수 있을 정도로 단결정 실리콘을 성장시키기가 어려워진다. 그러므로, 상기 제2 개구부(112) 저면의 면적이 증가될수록 상기 제2 개구부(112) 저면에 노출되는 시드막 패턴의 개수가 증가되는 것이 바람직하다. 본 실시예에서는, 상기 제2 개구부(112) 저면에 2개의 시드막 패턴의 상부면이 노출되는 것으로 한정하여 설명한다.
상기 도 6 및 도 7에서 설명한 방법에 의해, 측벽 프로파일이 수직에 가깝게 형성되면서도 평탄한 저면을 갖는 제2 개구부(112)를 용이하게 형성할 수 있다.
도 8을 참조하면, 상기 제2 개구부(112) 저면에 노출되어 있는 상기 시드막 패턴(106a)을 시드로 사용하여 선택적 에피택시얼 성장 공정을 수행함으로서 상기 제2 개구부(112) 내부를 충분히 채우도록 단결정 실리콘막(114)을 성장시킨다. 상기 단결정 실리콘막(114)을 형성하기 위한 공정은 상기 시드막 패턴을 형성하기 위한 선택적 에피택시얼 성장 공정과 동일하므로 상세한 설명은 생략한다.
도 18은 상기한 방법에 의해 제2 개구부 내부에 성장된 단결정 실리콘막을 나타내는 TEM사진이다.
도 18에 도시된 것과 같이, 상기 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공되는 제2 개구부(112)의 저면이 평탄하게 형성됨으로서, 상기 시드막 패턴(106a)과 제2 개구부(112)의 접촉 부위에 실리콘 산화물 펜스가 생성되는 것을 억제할 수 있다.
다음에, 상기 단결정 실리콘막(114) 상에 캡핑막(도시안됨)을 형성한다. 그 후 상기 단결정 실리콘막(114) 및 캡핑막을 화학 기계적 연막 공정에 의해 연마함으로서, 도 2에 도시된 것과 같이, 상기 제2 개구부(112) 내부에 채널막으로 제공되기 위한 단결정 실리콘막 패턴(114a)을 완성한다. 상기 캡핑막을 형성하는 공정은 공정의 단순화를 위하여 생략할 수도 있다.
본 실시예의 방법에 의하면, 다마신 방식을 사용하고 선택적 에피택시얼 공정을 수행함으로서 결정 결함이 작고 우수한 특성을 갖는 단결정 실리콘막 패턴을 형성할 수 있다. 또한, 상기 실리콘 산화물 펜스의 생성을 억제시켜 전면이 균일한 두께를 갖는 단결정 실리콘막 패턴을 형성할 수 있다.
따라서, 본 실시예의 방법에 의한 단결정 실리콘막 패턴을 채널막으로 채용함으로서, 전기적 특성 및 신뢰성이 향상된 스택형 반도체 장치를 용이하게 제조할 수 있다.
실시예 2
도 9는 본 발명의 실시예 2에 따른 실리콘 박막 구조물을 나타내는 단면도이다.
도 9를 참조하면, 상부면이 단결정 실리콘으로 이루어지는 기판(100)이 마련된다. 상기 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터 기판 등으로 제공될 수 있다. 상기 기판(100)에는 모오스 트랜지스터와 같은 반도체 단위 소자(도시안됨)들이 형성될 수 있다.
상기 기판(100) 상에는 상기 기판(100)을 부분적으로 노출하는 제1 개구부(102)를 갖는 제1 절연막 패턴(104a)이 구비된다. 상기 제1 절연막 패턴(104a)은 실리콘 산화물로 이루어지는 것이 바람직하다.
상기 제1 개구부(102) 내부에는 단결정 실리콘으로 이루어지는 시드막 패턴(106a)이 구비된다. 상기 시드막 패턴(106a)은 상기 기판 표면을 시드로 사용하는 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 획득할 수 있다.
상기 제1 절연막 패턴(104a) 및 시드막 패턴(106a) 상에는 평탄한 저면을 갖는 제2 개구부(202)를 포함하는 제2 절연막 패턴(200a)이 구비된다. 상기 제2 개구부(202)의 저면에는 적어도 1개의 시드막 패턴(106a)이 노출된다. 본 실시예에서는 상기 제2 개구부(202)의 저면에 2 개의 시드막 패턴(106a)의 상부면이 노출된다.
상기 제2 개구부(202)는 상기 시드막 패턴(106a)의 상부면 및 상기 시드막 패턴(106a)의 상부면과 인접하는 부위에만 선택적으로 하부 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공된다. 또한, 상기 제2 개구부(202)의 개구폭 은 상기 제1 개구부(102)의 개구폭보다 큰 것이 바람직하다.
상기 제2 개구부(202) 내부에는 하부 단결정 실리콘막 패턴(206a)이 구비된다. 상기 하부 단결정 실리콘막 패턴(206a)은 상기 시드막 패턴(106a) 표면을 시드로 사용하는 선택적 에피택시얼 성장을 수행하여 획득할 수 있다.
상기 하부 단결정 실리콘막 패턴(206a) 및 제2 절연막 패턴(200a) 상에는 상기 하부 단결정 실리콘막 패턴(206a) 상부면을 덮는 상부 단결정 실리콘막 패턴(206b)이 구비된다.
도시된 바와 같이, 상기 단결정 실리콘막 패턴(206)은 하부 단결정 실리콘막 패턴(206a) 및 상부 단결정 실리콘막 패턴(206b)이 적층된 형상을 갖는다. 상기 하부 단결정 실리콘막 패턴(206a)은 상기 시드막 패턴(106a)의 상부면 및 상기 시드막 패턴(206a)의 상부면과 인접한 부위에 위치한다. 또한, 상기 하부 단결정 실리콘막 패턴(206a)의 상부면은 상기 상부 단결정 실리콘막 패턴(206b)의 상부면에 비해 작은 면적을 갖는다. 그러므로, 상기 단결정 실리콘막 패턴(206)은 시드막 패턴(106a)의 상부면 및 시드막 패턴(106a)의 상부면과 인접한 부위가 상대적으로 두꺼운 형상을 갖는다.
상기와 같이, 시드막 패턴과 접촉하는 부위에서 단결정 실리콘막 패턴이 두껍게 형성됨에 따라 케리어의 이동도가 증가된다. 특히, 상기 하부 단결정 실리콘막 패턴 및 상부 단결정 실리콘막 패턴이 적층된 부위에 콘택이 형성되는 경우에는 콘택 면적이 증가됨에 따라 콘택 저항이 감소된다.
도 10 내지 도 12는 도 9에 도시된 실리콘 박막 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
이하에서 설명하는 실리콘 박막 구조물의 형성 방법은 채널막으로 제공되기 위한 단결정 실리콘막 패턴을 형성하는 각 공정들을 제외하고는 상기 실시예1의 방법과 동일하다. 그러므로, 중복되는 설명은 생략한다.
우선, 도 3 및 4를 참조로 설명한 것과 동일한 공정을 수행함으로서, 도 4에 도시된 것과 같이, 기판(100) 상에 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)을 형성한다.
도 10을 참조하면, 상기 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106) 상에 제2 절연막(200)을 형성한다. 상기 제2 절연막(200)은 화학 기상 증착법에 의해 실리콘 산화물을 증착시킴으로서 형성할 수 있다. 상기 제2 절연막(200)은 후속 공정을 통해 하부 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공된다.
본 실시예에서, 상기 제2 절연막(200)은 형성하고자 하는 하부 단결정 실리콘막 패턴보다 더 얇게 형성하거나 또는 하부 단결정 실리콘막 패턴과 실질적으로 동일한 두께로 형성하는 것이 바람직하다. 이에 대해서는 이 후에 좀 더 상세하게 설명하기로 한다.
도 11을 참조하면, 상기 예비 시드막 패턴(106) 및 상기 예비 시드막 패턴(106)과 인접하는 부위와 대향하는 제2 절연막(200)의 상부면을 선택적으로 노출시키는 포토레지스트 패턴(도시안됨)을 형성한다. 상기 포토레지스트 패턴에 의해 노 출되는 부위는 후속 공정을 통해 하부 단결정 실리콘막 패턴이 형성된다.
상기 포토레지스트 패턴을 사용하여, 상기 예비 시드막 패턴(106)이 노출되지 않도록 상기 제2 절연막(200)을 제1 식각함으로서 제2 예비 개구부(도시안됨)를 형성한다. 상기 제1 식각은 이후에 진행될 제2 식각에 비해 상기 제2 절연막(200)을 빠른 속도로 제거할 수 있으면서 상기 제2 예비 개구부의 측벽 프로파일이 수직에 가깝게 형성될 수 있는 조건으로 진행하는 것이 바람직하다. 보다 구체적으로, 상기 제1 식각은 CHF3 및 산소 가스를 사용하는 건식 식각 공정에 의해 달성될 수 있다.
다음에, 상기 제2 예비 개구부 저면에 위치하는 제2 절연막(200), 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)의 일부를 제2 식각함으로서, 평탄한 저면을 갖는 제2 개구부(202)를 형성한다. 상기 제2 개구부(202)가 형성됨에 따라, 상기 제2 절연막(200), 제1 예비 절연막 패턴(104), 예비 시드막 패턴(106)이 각각 제2 절연막 패턴(200a), 제1 절연막 패턴(104a) 및 시드막 패턴(106a)으로 전환된다.
상기 제2 개구부(202)의 저면이 평탄하게 형성되도록 하기 위하여, 상기 제2 식각은 상기 제2 절연막(200), 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)이 실질적으로 동일한 식각 속도로 식각되는 조건 하에서 수행된다. 상기 제2 식각은 CF4 및 산소 가스를 사용하는 건식 식각 공정에 의해 달성될 수 있다.
상기 제2 개구부(202)가 형성됨에 따라, 상기 제2 절연막(200), 제1 예비 절연막 패턴(104) 및 예비 시드막 패턴(106)은 각각 제2 절연막 패턴(200a), 제1 절 연막 패턴(104a) 및 시드막 패턴(106a)으로 전환된다.
본 실시예에서 상기 제2 개구부(202)는 상기 시드막 패턴(106a)의 상부면 및 시드막 패턴(106a)의 상부면과 인접하는 부위에만 선택적으로 하부 단결정 실리콘막 패턴을 형성하기 위한 주형 패턴으로 제공된다.
특히, 본 실시예에 의하면, 상기 제2 개구부(202)의 깊이는 상기 하부 단결정 실리콘막 패턴의 두께와 동일하게 된다. 그런데, 상기 제2 개구부(202)의 깊이가 상기 제2 절연막(200, 도 10)의 두께보다 더 깊게 형성되기 때문에, 앞서 설명한 것과 같이, 상기 제2 절연막(200)은 형성하고자하는 하부 단결정 실리콘막 패턴보다 더 얇거나 동일한 두께로 형성하는 것이 바람직하다.
한편, 본 실시예에서는 상기 제2 개구부(202)를 형성하기 위하여 2회의 식각 공정을 수행하였다. 그러나, 상기 제2 절연막(200)의 두께가 200Å 이하로 매우 얇게 형성되는 경우에는 상기 제1 식각을 수행하지 않고 제2 식각 공정만으로 제2 개구부를 형성하더라도 식각 공정 시간이 크게 지연되지 않는다. 그러므로, 상기 제1 식각 공정을 생략하고 제2 식각 공정에 의해서 평탄한 저면을 갖는 제2 개구부(202)를 형성할 수 있음을 알려둔다.
도 12를 참조하면, 상기 제2 개구부(202) 저면에 노출되어 있는 상기 시드막 패턴(106a)을 시드로 사용하여 선택적 에피택시얼 성장 공정을 수행함으로서, 상기 제2 개구부(202) 내부를 채우면서 상기 제2 절연막 패턴(200a)의 상부면을 완전히 덮도록 단결정 실리콘막(204)을 성장시킨다. 이 때, 상기 제2 절연막 패턴(200a)의 상부면에는 형성하고자 하는 채널막의 두께가 충분히 확보될 수 있을 정도의 두께 로 단결정 실리콘막(204)을 형성하여야 한다. 구체적으로, 상기 단결정 실리콘막(204)은 300 내지 3000Å 두께로 형성되는 것이 바람직하다.
상기 단결정 실리콘막(204)을 형성하기 위한 공정은 실시예 1에서의 상기 시드막 패턴을 형성하기 위한 선택적 에피택시얼 성장 공정과 동일하다.
상기 단결정 실리콘막(204)을 형성한 이 후에, 상기 단결정 실리콘막(204)의 표면을 평탄화시키기 위한 공정을 더 수행한다. 상기 평탄화 공정은 화학 기계적 연마 공정을 포함한다.
다음에, 상기 제2 개구부(202) 내부 및 상기 제2 개구부(202)와 인접하는 상기 제2 절연막 패턴(200a) 상부면에 위치하는 상기 단결정 실리콘막(204)을 선택적으로 남기도록 상기 단결정 실리콘막(204)을 패터닝한다. 상기 공정을 수행함으로서, 도 9에 도시된 것과 같이, 상기 제2 개구부(202) 내부에는 하부 단결정 실리콘막 패턴(206a)이 형성되고, 상기 하부 단결정 실리콘막 패턴(206a) 및 제2 절연막 패턴(200a) 상에는 상기 하부 단결정 실리콘막 패턴(206a) 상부면을 덮는 상부 단결정 실리콘막 패턴(206b)이 형성된다.
상기 공정에 의해 하부 단결정 실리콘막 패턴(206a) 및 상부 단결정 실리콘막 패턴(206b)이 적층된 구조를 갖는 단결정 실리콘막 패턴(206)이 완성된다.
도시되지는 않았지만, 후속 공정으로, 제3 절연막을 형성하고 상기 단결정 실리콘막 패턴의 일부분과 접하는 콘택을 형성할 수 있다. 이 때, 상기 콘택이 상기 하부 단결정 실리콘막 패턴 및 상부 단결정 실리콘막 패턴이 적층된 부위와 접하도록 함으로서 콘택 면적을 증가시켜 콘택 저항을 감소시킬 수 있다.
실시예 3
도 13 내지 도 15는 본 발명의 실시예 3에 따른 실리콘 박막 구조물 형성 방법을 설명하기 위한 단면도들이다.
이하에서 설명하는 실리콘 박막 구조물의 형성 방법은 채널막으로 제공되기 위한 단결정 실리콘막을 형성하는 공정을 제외하고는 상기 실시예2의 방법과 동일하다. 그러므로, 중복되는 설명은 생략한다.
우선, 실시예 2에서 도 3 및 4 와, 도 9 내지 11을 참조로 설명한 것과 동일한 공정을 수행함으로서, 도 11에 도시된 것과 같이, 기판(100) 상에 제2 개구부(202)를 포함하는 제1 절연막 패턴(104a), 시드막 패턴(106a) 및 제2 절연막 패턴(200a)을 형성한다.
도 13을 참조하면, 상기 제2 개구부(202) 저면에 노출되어 있는 상기 시드막 패턴(106a)을 시드로 사용하여 선택적 에피택시얼 성장 공정을 수행함으로서 상기 제2 개구부(202) 내부를 채우면서 상기 제2 절연막 패턴(200a) 상에 제1 예비 단결정 실리콘막(250)을 성장시킨다. 상기 제1 예비 단결정 실리콘막(250)은 상기 실시예 2의 방법과는 달리 상기 제2 절연막 패턴(200a) 상부면을 완전히 덮지 않아도 상관없다. 그러므로, 상기 제1 예비 단결정 실리콘막(250)들 사이에 상기 제2 절연막 패턴(200a)들이 일부 노출되어 있다.
다음에, 상기 제1 예비 단결정 실리콘막(250) 및 상기 제2 절연막 패턴(200a)의 노출 부위를 완전히 덮도록 비정질 실리콘 박막(252)을 증착한다. 상기 비정질 실리콘 박막(252)은 화학 기상 증착법에 의해 형성할 수 있다.
도 14를 참조하면, 상기 비정질 실리콘 박막(252)의 비정질 실리콘들을 단결정 실리콘으로 전환시킴으로서 제2 예비 단결정 실리콘막(254)을 형성한다. 상기 공정에 의해 제1 예비 단결정 실리콘막(250) 상에 상기 제2 예비 단결정 실리콘막(254)이 덮혀진 형상을 갖는 단결정 실리콘막(256)이 완성된다.
상기 비정질 실리콘을 단결정 실리콘으로 전환하는 공정은 주로 열처리에 의해 수행될 수 있다. 상기 열처리를 수행할 때 온도가 약 570℃ 미만이면 상기 전환이 용이하게 이루어지지 않기 때문에 바람직하지 않고, 상기 온도가 약 650℃를 초과하면 공정 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 열처리는 약 570 내지 650℃의 온도에서 수행하는 것이 바람직하고, 약 600 내지 620℃의 온도에서 수행하는 것이 보다 바람직하다.
상기 열처리 이외에 레이저를 조사함으로서 상기 단결정 실리콘으로의 전환이 가능하다.
도 15를 참조하면, 상기 단결정 실리콘막(256)을 형성한 이 후에, 상기 단결정 실리콘막(256)의 표면을 평탄화시키기 위한 공정을 더 수행한다. 상기 평탄화 공정은 화학 기계적 연마 공정을 포함한다. 상기 연마된 단결정 실리콘막(256)은 상기 제2 절연막 패턴 상부면으로부터 300 내지 3000Å 두께를 갖는 것이 바람직하다.
다음에, 상기 제2 개구부(202) 내부 및 상기 제2 개구부(202)와 인접하는 상기 제2 절연막 패턴(200a) 상부면에 상기 단결정 실리콘막(256)을 선택적으로 남기 도록 상기 단결정 실리콘막(256)을 패터닝한다. 상기 공정을 수행함으로서, 상기 제2 개구부(202) 내부에는 하부 단결정 실리콘막 패턴(250a)이 형성되고, 상기 하부 단결정 실리콘막 패턴(250a) 및 제2 절연막 패턴(200a) 상에는 상기 하부 단결정 실리콘막 패턴(250a) 상부면을 덮는 상부 단결정 실리콘막 패턴(254a)이 형성된다.
상기 공정에 의해, 하부 단결정 실리콘막 패턴(250a) 및 상부 단결정 실리콘막 패턴(254a)이 적층된 구조를 갖는 단결정 실리콘막 패턴(256a)이 완성된다.
상기 공정에 의하면, 실시예 2의 방법에 비해 단결정 실리콘막 패턴을 형성할 시에 에피택시얼 성장 공정 시간이 감소되는 효과를 기대할 수 있다.
실시예 4
도 16 내지 도 17은 실시예 4에 따른 실리콘 박막 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
이하에서 설명하는 실리콘 박막 구조물의 형성 방법은 채널막으로 제공되기 위한 단결정 실리콘막을 형성하는 공정을 제외하고는 상기 실시예2의 방법과 동일하다. 그러므로, 중복되는 설명은 생략한다.
우선, 실시예 2에서 도 3 및 4 와, 도 9 내지 11을 참조로 설명한 것과 동일한 공정을 수행함으로서, 도 11에 도시된 것과 같이, 기판(100) 상에 제2 개구부(202)를 포함하는 제1 절연막 패턴(104a), 시드막 패턴(106a) 및 제2 절연막 패턴(200a)을 형성한다.
다만, 상기 실시예 2에서는 상기 제2 절연막 패턴(200a)을 형성하고자 하는 하부 단결정 실리콘막 패턴보다 얇거나 동일한 두께로 형성하는 것이 바람직하였으나, 본 실시예에서는 상기 제2 절연막 패턴(200a)을 형성하고자 하는 하부 단결정 실리콘막 패턴의 두께보다 더 두껍게 형성하는 것이 더 바람직하다. 그 이유에 대해서는 이 후에 설명하기로 한다.
도 16을 참조하면, 상기 제2 개구부(202) 저면에 노출되어 있는 상기 시드막 패턴(106a)을 시드로 사용하여 선택적 에피택시얼 성장 공정을 수행함으로서 상기 제2 개구부(202) 내부를 충분히 채우도록 제1 예비 단결정 실리콘막(도시안됨)을 성장시킨다.
상기 제1 예비 단결정 실리콘막 상에 캡핑막(도시안됨)을 형성하고, 상기 제2 절연막 패턴(200a)의 상부면이 노출되도록 상기 제1 예비 단결정 실리콘막 및 캡핑막을 연마함으로서 상기 제2 개구부(202) 내부에 하부 단결정 실리콘막 패턴(300)을 형성한다. 이 때, 상기 제2 절연막 패턴(200a)이 형성하고자 하는 하부 단결정 실리콘막 패턴(300)에 비해 두껍게 형성되어 있으므로, 상기 연마 공정 조건을 조절함으로서 목표한 두께를 갖는 상기 하부 단결정 실리콘막 패턴(300)을 형성할 수 있다.
도 17을 참조하면, 상기 하부 단결정 실리콘막 패턴(300)을 시드로 하여, 상기 하부 단결정 실리콘막 패턴(300) 및 제2 절연막 패턴(200a) 상에 단결정 실리콘막(도시안됨)을 형성한다.
상기 단결정 실리콘막은 선택적 에피택시얼 공정을 수행하여 형성될 수 있 다. 또는, 상기 단결정 실리콘막은 비정질 실리콘막을 형성하고 이를 열처리하여 비정질 실리콘을 단결정 실리콘으로 전환함으로서 형성될 수 있다.
이 때, 상기 단결정 실리콘막은 상기 제2 절연막 패턴 상부면으로부터 300 내지 3000Å 두께로 형성되는 것이 바람직하다.
다음에, 상기 단결정 실리콘막을 패터닝함으로서, 상기 제2 개구부(202) 내부에는 하부 단결정 실리콘막 패턴(300)을 형성하고, 상기 하부 단결정 실리콘막 패턴(300) 및 제2 절연막 패턴(200a) 상에는 상기 하부 단결정 실리콘막 패턴(300) 상부면을 덮는 상부 단결정 실리콘막 패턴(302)을 형성한다. 이로서, 상기 하부 단결정 실리콘막 패턴(300) 및 상부 단결정 실리콘막 패턴(302)이 적층된 형태의 단결정 실리콘막 패턴(304)을 완성한다.
상기 공정에 의하면, 실시예 2의 방법에 비해 단결정 실리콘막 패턴을 형성할 시에 에피택시얼 성장 공정 시간이 감소되는 효과를 기대할 수 있다.
상술한 바와 같이 본 발명에 의한 박막 구조물은 전 영역에서 균일한 두께를 갖거나 또는 시드막 패턴과 인접한 부위가 상대적으로 두꺼운 단결정 실리콘막 패턴을 포함함으로서 전기적 신뢰성이 우수하다.
또한, 본 발명의 방법에 의해 단결정 실리콘막 패턴을 포함하는 박막 구조물을 형성하는 경우, 시드막 패턴과 인접한 부위의 단결정 실리콘막 패턴이 주변부에 비해 두께가 얇아지는 시닝 현상을 충분히 감소시킬 수 있다. 이로 인해, 다층 구조를 갖는 반도체 장치의 전기적 특성 향상을 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. a) 기판 상에, 상기 기판을 노출하는 제1 개구부를 갖는 제1 예비 절연막 패턴을 형성하는 단계;
    b) 상기 제1 개구부 내부에 단결정 실리콘으로 이루어지는 예비 시드막 패턴을 형성하는 단계;
    c) 상기 제1 예비 절연막 패턴 및 예비 시드막 패턴 상에 제2 절연막을 형성하는 단계;
    d) 상기 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부분을 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성하는 단계; 및
    e) 상기 제2 개구부 내부에 단결정 실리콘막 패턴을 형성하는 단계를 포함하는 박막 구조물 형성 방법.
  2. 제1항에 있어서, 상기 d) 단계는,
    상기 예비 시드막 패턴 및 상기 예비 시드막 패턴과 인접하는 부위와 대응하는 제2 절연막 패턴 부위를 선택적으로 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 사용하여 예비 시드막 패턴이 노출되지 않도록 상기 제2 절연막을 제1 식각함으로서 제2 예비 개구부를 형성하는 단계; 및
    상기 제2 예비 개구부 저면에 위치하는 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부를 제2 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  3. 제2항에 있어서, 상기 제1 식각은 제2 식각에 비해 제2 절연막의 식각 속도가 빠른 식각 조건으로 수행하는 것을 특징으로 하는 박막 구조물 형성 방법.
  4. 제2항에 있어서, 상기 제1 식각은 CHF3 및 산소 가스를 사용하는 건식 식각 공정에 의해 달성하는 것을 특징으로 하는 박막 구조물 형성 방법.
  5. 제2항에 있어서, 상기 제2 식각은 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴이 실질적으로 동일한 식각 속도로 식각되는 조건으로 수행하는 것을 특징으로 하는 박막 구조물 형성 방법.
  6. 제5항에 있어서, 상기 제2 식각은 CF4 및 산소 가스를 사용하는 건식 식각 공정에 의해 달성하는 것을 특징으로 하는 박막 구조물 형성 방법.
  7. 제2항에 있어서, 상기 제2 식각에서 적어도 1개의 예비 시드막 패턴을 식각하는 것을 특징으로 하는 박막 구조물 형성 방법.
  8. 제1항에 있어서, 상기 e) 단계는,
    상기 제2 개구부를 완전히 매립하면서 상기 제2 절연막 패턴 상에 단결정 실리콘막을 형성하는 단계; 및
    상기 제2 절연막 패턴의 상부면이 노출되도록 상기 단결정 실리콘막을 연마함으로서 단결정 실리콘막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  9. a) 기판 상에, 상기 기판을 노출하는 제1 개구부를 갖는 제1 예비 절연막 패턴을 형성하는 단계;
    b) 상기 제1 개구부 내부에 단결정 실리콘으로 이루어지는 예비 시드막 패턴을 형성하는 단계;
    c) 상기 제1 예비 절연막 패턴 및 예비 시드막 패턴 상에 제2 절연막을 형성하는 단계;
    d) 상기 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부분을 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성하는 단계; 및
    e) 상기 제2 개구부 내부에 하부 단결정 실리콘막 패턴과 상기 하부 단결정 실리콘막 패턴 상부면을 덮는 상부 단결정 실리콘막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  10. 제9항에 있어서, 상기 d) 단계는,
    상기 예비 시드막 패턴 및 상기 예비 시드막 패턴과 인접하는 부위와 대응하는 제2 절연막 부위를 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 사용하여 예비 시드막 패턴이 노출되지 않도록 상기 제2 절연막을 제1 식각함으로서 제2 예비 개구부를 형성하는 단계; 및
    상기 제2 예비 개구부 저면에 위치하는 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴의 일부를 제2 식각함으로서, 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴, 제1 절연막 패턴 및 시드막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  11. 제10항에 있어서, 상기 제1 식각은 제2 식각에 비해 제2 절연막의 식각 속도가 빠른 식각 조건으로 수행하는 것을 특징으로 하는 박막 구조물 형성 방법.
  12. 제10항에 있어서, 상기 제2 식각은 제2 절연막, 제1 예비 절연막 패턴 및 예비 시드막 패턴이 실질적으로 동일한 식각 속도로 식각되는 조건으로 수행하는 것을 특징으로 하는 박막 구조물 형성 방법.
  13. 제9항에 있어서, 상기 e) 단계는,
    상기 제2 개구부 내부를 채우면서 상기 제2 절연막 패턴을 덮도록 단결정 실 리콘막을 형성하는 단계; 및
    상기 제2 개구부 내부 및 상기 제2 개구부와 인접하는 상기 제2 층간 절연막 패턴 상부면에 상기 단결정 실리콘막을 선택적으로 남기도록 상기 단결정 실리콘막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  14. 제13항에 있어서, 상기 단결정 실리콘막의 상부면을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  15. 제13항에 있어서, 상기 단결정 실리콘막은 선택적 에피택시얼 성장 공정에 의해 형성되는 것을 특징으로 하는 박막 구조물 형성 방법.
  16. 제13항에 있어서, 상기 단결정 실리콘막을 형성하는 단계는,
    상기 제2 개구부 내부를 채우면서 상기 제2 절연막 패턴을 덮도록 선택적 에피택시얼 공정을 수행함으로서 예비 단결정 실리콘막을 형성하는 단계;
    상기 제2 절연막 패턴의 상부면이 노출되도록 상기 예비 단결정 실리콘막을 연마하는 단계;
    상기 제2 절연막 패턴 및 예비 단결정 실리콘막 상에 비정질 실리콘막을 형성하는 단계; 및
    상기 비정질 실리콘막을 열처리함으로서 비정질 실리콘을 단결정 실리콘으로 전환하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  17. 제13항에 있어서, 상기 단결정 실리콘막을 형성하는 단계는,
    상기 제2 개구부 내부를 채우면서 상기 제2 절연막 패턴을 덮도록 선택적 에피택시얼 공정을 수행함으로서 예비 단결정 실리콘막을 형성하는 단계;
    상기 예비 단결정 실리콘막 상에 비정질 실리콘막을 형성하는 단계; 및
    상기 비정질 실리콘막을 열처리함으로서 비정질 실리콘을 단결정 실리콘으로 전환하는 단계를 포함하는 것을 특징으로 하는 박막 구조물 형성 방법.
  18. 제13항에 있어서, 상기 단결정 실리콘막은 상기 제2 절연막 패턴 상부면으로부터 300 내지 3000Å 두께로 형성되는 것을 특징으로 하는 박막 구조물 형성 방법.
  19. 기판 상에 형성되고 상기 기판을 노출하는 제1 개구부를 갖는 제1 절연막 패턴;
    상기 제1 개구부 내부에 형성되고 단결정 실리콘으로 이루어지는 시드막 패턴;
    상기 제1 절연막 패턴 및 시드막 패턴 상에 형성되고, 상기 시드막 패턴을 노출하고 평탄한 저면을 갖는 제2 개구부를 포함하는 제2 절연막 패턴;
    상기 제2 개구부 내부에 형성된 하부 단결정 실리콘막 패턴; 및
    상기 하부 단결정 실리콘막 패턴 및 제2 절연막 패턴 상에 형성되고 상기 하 부 단결정 실리콘막 패턴 상부면을 덮는 상부 단결정 실리콘막 패턴을 구비하는 것을 특징으로 하는 박막 구조물.
  20. 제19항에 있어서, 상기 제2 개구부의 개구폭은 상기 제1 개구부의 개구폭보다 넓은 것을 특징으로 하는 박막 구조물.
KR1020050052049A 2005-06-16 2005-06-16 박막 구조물 및 이의 형성 방법 KR100624098B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050052049A KR100624098B1 (ko) 2005-06-16 2005-06-16 박막 구조물 및 이의 형성 방법
US11/449,839 US7534704B2 (en) 2005-06-16 2006-06-09 Thin layer structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052049A KR100624098B1 (ko) 2005-06-16 2005-06-16 박막 구조물 및 이의 형성 방법

Publications (1)

Publication Number Publication Date
KR100624098B1 true KR100624098B1 (ko) 2006-09-15

Family

ID=37573670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052049A KR100624098B1 (ko) 2005-06-16 2005-06-16 박막 구조물 및 이의 형성 방법

Country Status (2)

Country Link
US (1) US7534704B2 (ko)
KR (1) KR100624098B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803688B1 (ko) * 2006-10-13 2008-02-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9653472B2 (en) 2014-08-22 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803690B2 (en) * 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
KR102143438B1 (ko) * 2014-12-04 2020-08-11 삼성전자주식회사 반도체 소자용 액티브 구조물 및 이의 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131659A (ja) 1997-07-10 1999-02-02 Toshiba Corp 半導体装置の製造方法
JP2000223680A (ja) 1999-02-01 2000-08-11 Casio Comput Co Ltd 半導体装置の製造方法
JP2000277638A (ja) 1999-03-24 2000-10-06 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432622A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Formation of soi film
US6300235B1 (en) 1997-06-30 2001-10-09 Siemens Aktiengesellschaft Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
KR20040050517A (ko) 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20050009529A (ko) 2003-07-16 2005-01-25 매그나칩 반도체 유한회사 ０．１３ｕｍ 이하 공정에서 컨택 및 메탈 배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131659A (ja) 1997-07-10 1999-02-02 Toshiba Corp 半導体装置の製造方法
JP2000223680A (ja) 1999-02-01 2000-08-11 Casio Comput Co Ltd 半導体装置の製造方法
JP2000277638A (ja) 1999-03-24 2000-10-06 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803688B1 (ko) * 2006-10-13 2008-02-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9653472B2 (en) 2014-08-22 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer

Also Published As

Publication number Publication date
US7534704B2 (en) 2009-05-19
US20060286298A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
KR100295929B1 (ko) 트렌치격리부형성및반도체디바이스제조방법
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
JP2008235866A (ja) 半導体素子及びその製造方法
KR20010058498A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100611076B1 (ko) 스택형 반도체 장치 및 그 제조 방법
KR100624098B1 (ko) 박막 구조물 및 이의 형성 방법
KR20050118189A (ko) 스트레인드 실리콘을 이용한 공정에서의 얕은 트렌치 절연
JPH02191320A (ja) 結晶物品及びその形成方法
KR100641068B1 (ko) 듀얼 다마신 채널 구조물과 그 제조 방법
KR100566675B1 (ko) 반도체 장치와 그 제조 방법
KR960011859B1 (ko) 반도체 소자의 필드 산화막 형성방법
JP4363419B2 (ja) 半導体装置の製造方法
JPH08288390A (ja) 半導体装置およびその製造方法
JPH0526341B2 (ko)
CN100477151C (zh) 沟渠隔离工艺及方法
JP2005327867A (ja) 半導体装置およびその製造方法
KR940005737B1 (ko) SOI(silicon on insulator)구조의 반도체 장치 제조방법
KR100588647B1 (ko) 반도체 소자의 제조 방법
JP2002270509A5 (ko)
KR950006311B1 (ko) Soi구조를 갖는 반도체 장치 제조방법
KR20090006661A (ko) 반도체 소자의 소자 분리막 형성방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100648205B1 (ko) 반도체 장치 및 그 제조 방법
KR100811254B1 (ko) 반도체 소자 및 이의 형성 방법
KR100586551B1 (ko) 반도체 장치의 콘택 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee