KR940005737B1 - SOI(silicon on insulator)구조의 반도체 장치 제조방법 - Google Patents
SOI(silicon on insulator)구조의 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR940005737B1 KR940005737B1 KR1019910014875A KR910014875A KR940005737B1 KR 940005737 B1 KR940005737 B1 KR 940005737B1 KR 1019910014875 A KR1019910014875 A KR 1019910014875A KR 910014875 A KR910014875 A KR 910014875A KR 940005737 B1 KR940005737 B1 KR 940005737B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- spacer
- forms
- seg
- insulating layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제 1(a)도~제1(g)도는 종래기술에 의한 SOI구조의 반도체 장치 제조방법을 설명하는 공정수순도.
제 2(a)도~제2(e)도는 본 발명에 따른 SOI구조의 반도체 장치 제조방법을 설명하는 공정수순도이다.
본 발명은 절연층 상에 Si단결정 박막을 형성하고, 그 위에 LSI를 형성하는 소위 SOI(silicon on insulator) 기술로 형성되는 반도체 장치 제조방법에 관한 것이다.
반도체 기판에 형성한 웰내에 소자를 형성하는 이를테면 CMOS구도에서 볼 수 있듯이 pn접합 분리구조에서 나타나는 기생 MOS트랜지스터나 기생바이폴라 트랜지스터 등의 능동적 기생효과에 기인한 래치업 현상이나 소프트 에러등의 방지와 고밀도화를 위해서 SiO2와 같은 절연성 기판위에 단결정 실리콘을 형성하여 이 실리콘층에 반도체 장치들을 형성하는 SOI기술이 연구개발되고 있다.
이러한 기술의 장점으로는 완전한 소자분리, 고속동작이 가능하며, 래치-업 현상이 없고 소프트 에러 현상이 없는 CMOS회로와 같은 반도체 장치의 실현이 가능하며, 3차원 소자등으로의 응용이 가능하여 미세화 경향에 따르는 고집적화 실현이 가능한 점등을 들 수 있다.
SOI기술에 있어서는 SiO2와 같은 비정질 절연성 기판 위에는 비정질 또는 폴리 실리콘이 성장되므로 침적 형성된 폴리 실리콘층에 대한 재결정화 작업을 행하여 SOI구조의 반도체 장치를 실현하였으나, 또다른 접근방법에 따르면 제 1 도에 도시한 일련의 공정에서 알 수 있듯이 소위 ELO(epitaxial lateral overgrowth)방법에 의한 SOI형성 기술이 있다.
ELO방법에 의한 SOI형성 기술은 먼저 제 1(a)도에 도시된 바와 같이 반도체 기판(I) 위에 SiO2절연층(2)을 형성하면서 개시된다. 패턴 형성된 SiO2층(2) 위에 반도체층이 형성되어야 하기 때문에 그 기초 작업으로 제 1(b)도와 제1(c)도처럼 단결정 반도체 기판의 표면으로부터 선택적 에피텍셜층(3)을 성장시키므로써 SiO2층 위에 단결정의 실리콘층이 형성되도록 한다.
이때 제 1(b)도에서와 같이 성장되는 ELO층이 각을 이루면서 성장되는 것은 에피텍셜 성장 특성인 결정방향성에 따라 다르며, 또는 접하는 막질에 따라서도 성장비에 차이가 생기게 되는 원인에 기인하지만 종국에는 SiO2층(2) 양단부를 기준으로 하여 양쪽으로 성장해 오는 에피텍셜층이 서로 맞닿아 제 1(c)도처럼 형성된다.
이와같이 성장된 ELO층을 평탄화시키도록 건식식각법으로 에칭시간 조절하에서 ELO층을 평탄화시켜 제 1 도(d)와 같이 SiO2층 위에 평탄화된 단결정 실리콘층(3)을 형성하게 된다.
계속하여, 제 1(e)도와 같이 평탄화된 단결정 실리콘층(3)상에 포토레지스트막(4)을 도포하여 SiO2층 (2)패턴영역에 대응하여 비활성 영역과 활성 영역을 정의하도록 노광, 현상시키고 그 패턴대로 실리콘층(3)을 식각한다.
그리고 기판 전면에 걸쳐 저압 화학기상증착법으로 고온 산화막을 증착시킨 후에, 단결정 실리콘층(3)의 표면을 에칭종점으로 식각하여 제거하므로써 제 1(f)도와 같은 단면형상을 얻게 된다. 따라서 '4'는 소자분리 영역을 위한 절연영역이 된다.
이어서, 제 1(g)도와 같이 절연층, 즉 SiO2층으로 포위된 반도체 영역(5)상에 소정의 반도체 장치를 형성하므로써 SOI구조의 반도체 장치가 제조된다.
그러나 이와같은 ELO방식에 의한 SOI구조의 반도체 장치 제작에 있어서는 다음과 같은 문제점이 있다.
즉, 제 1(g)도와 같이 SiO2층 상에는 필요 소자가 형성되더라도 SiO2양측에 단결정 실리콘층이 형성된 영역이 소비되기 때문에 칩내에 형성되는 소자 전체로 보아 면적의 낭비가 초래되어 고집적화를 실현할 수 없게 된다.
또한, 제 1(e)도의 단계에서 소자분리를 위한 패터닝시 사용되는 포토레지스트층의 식각처리는 미세화 작업에 한계가 있는 것이기 때문에 이와 같은 사진식각에 의한 소자분리는 고집적화에 적합하지 않은 문제가 있다.
그리고, 제 1(f)도에서 볼 수 있듯이, 소자분리 영역을 형성하기 위하여 고온 산화막(HTO막)을 매립할 때에, 매립후 잔유한 HTO막을 제거함에 있어 건식식각 방법을 사용하므로 활성영역 표면에서 에칭에 의한 손상으로 신뢰성에 문제가 따른다.
따라서, 본 발명은 이와 같은 문제점을 해결하고자 이루어진 것으로서, 고집적화에 적합하고, 반도체 활성영역의 신뢰도를 향상시키도록 한 SOI구조의 반도체 장치 제조방법을 제공함에 그 목적이 있다.
본 발명은 실리콘 반도체 기판위에 제1 및 제2의 절연층을 형성하고, 제 2 의 절연층에 개구부 및 이 개구부내에 스페이서를 형성하여 스페이서로 정의된 영역에 대해 건식식각 방법으로 상기 반도체 기판이 노출되도록 하는 단계와, 상기 제 1 절연층간의 절연물을 모두 제거하고 노출된 기판 영역에 대해서 선택적 단결정 에피텍셜 성장된 실리콘층(SEG층)을 성장시키고 적정 두께로 평탄화시키는 단계를 포함하고 이 평탄화된 SEG층에 대해 그 전단계를 반복적으로 실시하여 상기 반도체 기판이 노출되도록 하는 단계와, 노출된 기판과 SEG층의 측벽에 대해 열산화층을 성장시켜 소자분리를 위한 필드산화막을 형성후 SEG층 상의 절연물을 제거하고 SEG층을 노출시키는 단계를 포함하며, 이 노출된 SEG에 대해 필요소자를 형성함으로써 이루어지는 것을 특징으로 하고 있다.
본 발명의 목적을 실현하기 위한 본 발명에서는 포토리소그래피에 의한 소자분리방법이 사용되지 않으며 더우기 산화층 식각에 의한 반도체 활성영역 표면의 손상이 수반되지 않는다. 소자분리영역은 스페이서에 의한 건식식각 방법으로 실현되고 이 영역에 대해 열산화막 형성기법으로 필드산화막에 의한 소자분리를 행하므로써 언급한 문제점을 해결하고 있다.
이하, 본 발명에 대해서 첨부한 도면인 제 2 도를 참조하여 이하 자세히 설명한다.
SOI구조는 절연층 위에 반도체 장치가 형성되는 것이므로 먼저 바도체 웨이퍼(11)상에 절연층을 형성하도록 제 2(a)도와 같이 이를테면 열산화공정으로 패드 산화막 즉 절연층(12)을 적어도 500Å 두께 이상으로 형성한다. 이 절연층 위에 소정의 반도체 장치가 형성되는데 반도체 장치간 전기적 분리를 위해서 소자분리영역이 또한 형성되어야 한다. 이를 위해서 본 발명에서는 먼저 절연층(12)상에 제 2 의 절연층으로서 질화막(14)을 2000Å~3000Å의 두께로 침적 형성하고, 제 1 절연층(12)에 소자분리영역의 정의를 위해서, 스페이서 크기와 소자분리영역을 고려한 개구부를 형성하도록 사진식각 방법을 사용하여 침적된 제 2 의 질화층(14)를 부분적으로 식각해 낸다.
개구부를 형성한 후에 이 개구부 측벽에 스페이서를 형성하도록 개구부가 형성된 기판 전면에 걸쳐 다시 질화막을 2000Å 정도의 두께로 중착 형성하고 비등방성 식각방법으로 스페이서(15)를 형성한다.
개구부내의 형성된 스페이서에 의해 정의된 영역은 절연층 즉, 패드산화막(12)이 노출되어 있는데 이를 건식식각하여 실리콘 반도체 기판(11)이 노출되도록 한다.
이어서 절연층(12)위의 질화층(14)과 스페이서(15)를 인산용액으로 습식식각하여 제거한 후에 그 전단계에서 형성되었던 소자분리를 위한 영역의 노출된 실리콘 반도체 기판으로부터 SEG(selectively epitaxial growth)로 호칭되는 선택적 에피택셜 성장방법으로 제 2(b)도와 같이 절연층(12)상에 실리콘 에피택셜(13)이 형성되도록 한다. 성장된 층의 최소 두께가 적어도 300Å 이상이 되도록 성장시키고, 아울러 이 두께로 균일한 평탄화층이 되도록 비등방성 식각으로 평탄화 작업을 행한다.
평탄화 작업후에, SEG공정 진행시 실리콘의 결정성장 방향과 동일하게 유지시키도록 고온에서 재결정화 작업을 행하여 단결정의 실리콘층이 되도록 한다. 이때 이러한 고온의 재결정화 작업은 또한 평탄화층 형성시 손상받을 우려가 있는 SEG에 의한 실리콘층 표면 결함을 보상하게 된다.
이어서, 소자분리영역을 완성하기 위하여 제 2(c)도와 같이 2000Å~3000Å 정도의 두께로 질화층(14)을 형성하는 등의 일련의 공정이 제 1(a)도의 공정과 동일하게 실시된다. 즉, 스페이서(15) 형성과 이에 의한 SEG에 의한 실리콘 에피택셜(13)의 식각으로 반도체 기판이 제1(c)도의 경우와 같이 노출된다.
제2(c)도에서 볼 수 있듯이, 노출된 반도체 기판영역(19)와 식각에 의해 측벽이 노출된 단결정 실리콘 반도체층(13)에 대하여 열산화 공정을 실시하여 열산화막을 성장시키므로서 필드산화막(17)을 제 2(d)도와 같이 형성한다. 필드산화막 형성후에, 단결정 실리콘 반도체층(13)상에 형성된 질화층(14)과 스페이서(15)를 인산용액으로 습식식각하여 제거하므로써 절연층(12)과 이 위에 형성된 반도체층(13) 및 상기 절연층에 연결된 소자분리영역(17)이 구비된 소위 SOI 구조를 얻게 된다.
제 2(e)도는 절연체(17),(12)로 포위된 활성영역(A)상에 일예로 MOS트랜지스터가 형성된 상태를 도시하고 있다. 즉 16은 게이트 절연층, 18은 게이트 전극, 19는 소오스/드레인 영역이다.
이와 같이 본 발명에서는 좁은 영역을 형성하여 이 부분에 대한 산화막 성장으로서 소자분리영역을 만들기 때문에 종래에 비해 고집적화에 유리하고, 또한 종래 SOI공정에서 반도체 소자가 형성되는 반도체 활성영역 좌우측의 에피택셜층의 활용여부가 고집적화에 변수이었는데 이러한 점이 본 발명에서 해소될 수 있고, 그리고 소자분리영역을 형성하기 위해 열산화 공정을 사용하므로 종래 건식식각법에 따른 반도체 표면의 손상이 방지된다. 그리고 스페이서 사용에 의한 공정이 진행되므로 종래 포토리소그래피 방법에 따른 미세화 패턴의 한계가 극복된다.
Claims (2)
- 실리콘 반도체 기판위에 제 1 및 제 2 의 절연층을 형성하고 제 2 절연층에 개구부 및 이 개구부내에 스페이서를 형성하여 스페이서로 정의된 영역에 대해 건식식각방법으로 상기 반도체 기판이 노출되도록 하는 단계 ; 상기 제 2 의 절연층 제거후 노출된 기판영역에 대해 선택적 단결정 실리콘층(SEG)을 성장시켜 평탄화시키는 단계 ; 평탄화된 SEG층 상에 절연층을 형성하고 이 절연층에 개구부 및 이 개구부내에 스페이서를 형성하여 스페이서로 정의된 영역에 대해 건식식각 방법으로 상기 반도체 기판이 노출되도록 하는 단계 ; 노출된 기판과 SEG층 측벽에 대해 열산화층을 형성하여 필드산화막을 형성하고 SEG층 상의 절연물을 제거하여 SEG층을 노출시키는 단계를 포함하고, 상기 필드산화막으로 분리된 SEG층 상에 소정의 반도체 장치를 형성함을 특징으로 하는 SOI구조의 반도체 장치 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연층은 SiO2이며 제 2 절연층 및 스페이서를 Si3N4인 것을 특징으로 하는 SOI구조의 반도체 장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014875A KR940005737B1 (ko) | 1991-08-27 | 1991-08-27 | SOI(silicon on insulator)구조의 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014875A KR940005737B1 (ko) | 1991-08-27 | 1991-08-27 | SOI(silicon on insulator)구조의 반도체 장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005265A KR930005265A (ko) | 1993-03-23 |
| KR940005737B1 true KR940005737B1 (ko) | 1994-06-23 |
Family
ID=19319194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014875A KR940005737B1 (ko) | 1991-08-27 | 1991-08-27 | SOI(silicon on insulator)구조의 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005737B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000017A (ko) * | 2002-06-19 | 2004-01-03 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548545B1 (ko) * | 1999-12-16 | 2006-02-02 | 주식회사 하이닉스반도체 | 에스오아이 웨이퍼를 제조하기 위한 단결정 실리콘층성장방법 |
-
1991
- 1991-08-27 KR KR1019910014875A patent/KR940005737B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000017A (ko) * | 2002-06-19 | 2004-01-03 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005265A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400325B1 (ko) | 수직형 트랜지스터 및 그 제조 방법 | |
| EP0444836B1 (en) | Process for forming semiconductor device isolation regions | |
| US7754546B2 (en) | Semiconductor device manufacturing method and semiconductor device using the same | |
| KR100192178B1 (ko) | 반도체 소자의 아이솔레이션 방법 | |
| US7705401B2 (en) | Semiconductor device including a fin-channel recess-gate MISFET | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| US5563082A (en) | Method of manufacturing a Xmos insulated transistor | |
| US5061653A (en) | Trench isolation process | |
| KR940005737B1 (ko) | SOI(silicon on insulator)구조의 반도체 장치 제조방법 | |
| KR100456705B1 (ko) | 반도체 장치의 제조 공정 | |
| KR950006311B1 (ko) | Soi구조를 갖는 반도체 장치 제조방법 | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| KR100333374B1 (ko) | 더블 게이트를 갖는 에스오아이 소자의 제조방법 | |
| KR100203894B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| KR100334390B1 (ko) | 이중 게이트산화막 형성방법 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR0149435B1 (ko) | 쌍극자 트랜지스터의 소자 격리방법 | |
| KR20020034471A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100753670B1 (ko) | Ｓｏｉ 웨이퍼 및 그 제조방법 | |
| US7488666B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device | |
| KR20050071075A (ko) | 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법 | |
| KR980012255A (ko) | 반도체장치의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010508 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |