KR950006311B1 - Soi구조를 갖는 반도체 장치 제조방법 - Google Patents

Abstract

내용 없음.

Description

SOI구조를 갖는 반도체 장치 제조방법

제1(a)~(g)도는 종래의 SOI구조를 갖는 반도체 장치 제조수순을 나타낸 공정 수순도.

제2(a)~(f)도는 본 발명에 따른 SOI구조를 갖는 반도체 장치의 제조수순을 나타낸 공정수순도.

본 발명은 절연층상에 Si 단결정 박막을 형성하고, 그위에 LSI를 형성하는 소위 SOI(silicon on insulator)기술로 형성되는 반도체 장치 제조방법에 관한 것이다.

반도체 기판에 형성한 웰내에 소자를 형성하는 이를테면 CMOS구조에서 볼수 있듯이 pn접합 분리구조에서 나타나는 기생 MOS 트랜지스터나 기생바이폴라트랜지스터등의 능동적 기생효과에 기인한 래치-업 현상이나 소프트 에러등의 방지와 고밀도화를 위해서 SiO₂와 같은 절연성 기판위에 단결정 실리콘을 형성하여 이 실리콘층에 반도체 장치들을 형성하는 SOI기술이 연구개발되고 있다.

이러한 기술의 장점으로는 완전한 소자분리, 고속동작이 가능하며, 래치-업 현상이 없고 소프트 에러 현상이 없는, 이를테면 CMOS회로와 같은 반도체 장치의 실현이 가능하며, 3차원 소자등으로의 응용이 가능하여 미세화 경향에 따르는 고집적화 실현이 가능한 점등을 들 수 있다.

SOI기술에 있어서는 SiO₂와 같은 비정질 절연성 기판위에는 비정질 또는 폴리 실리콘이 성장되므로 침적 형성된 폴리실리콘층에 대한 재결정화 작업을 행하여 SOI구조의 반도체 장치를 실현하였으나, 또다른 접근방법에 따르면 제1도에 도시한 일련의 공정에서 알 수 있듯이 소위 ELO(epitaxial lateral vergrowth)방법에 의한 SOI형성 기술이 있다.

ELO 방법에 의한 SOI형성기술은 먼저 제1a도에 도시한 바와 같이 반도체 기판(1)위에 SiO₂절연층(2)을 형성하면서 개시된다. SOI구조에서는 패턴 형성된 SiO_t(2)위에 반도체층이 형성되어야하기 때문에, 그 기초 작업으로 제1b와 c도 처럼 단결정 반도체 기판의 표면으로부터 선택적 에피택셜층(3)을 성장시키므로써 SiO₂층 위에 단결정의 실리콘층이 형성되도록 한다.

이때 제1b도에서와 같이 성장되는 ELO층이 각을 이루면서 성장되는 것은 에피택셜 성장 특성인 결정 방향성에 따라 다르며, 또는 접하는 막질에 따라서도 성장비에 차이가 생기게 되는 원인에 기인하지만 종국에서는 SiO₁층(2) 양단부를 기준하여 양쪽으로 성장해 오는 에피택셜층이 서로 맞닿아 제1c도처럼 형성된다.

이와같이 성장된 ELO층을 평탄화시키도록 건식식각법으로 에칭시간 조절하에서 ELO층을 평탄화시켜 제1d도와 같이 SiO₂층 위에 평탄화된 단결정 실리콘층(3)을 형성하게 된다.

계속하여, 제1e도와 같이 평탄화된 단결정 실리콘층(3)상에 포토레지스트막(4)을 도포하여 SiO₂층(2) 패턴영역 대응하여 비활성영역과 활성영역을 정의하도록 노광, 현상시키고 그 패턴대로 실리콘층(3)을 식각한다.

그리고 기판전면에 걸쳐 저압 화학기상증착법으로 고온 산화막(4)을 증착시켜 에칭된 영역을 매립시킨 후에, 단결정 실리콘층(3)의 표면을 에칭종점으로 상기 고온산화막을 식각하여 제거하므로써 제1f도와 같은 단면형상을 얻게 된다.

이어서, 제1g도와 같이 절연층, 즉 SiO₂층으로 포위된 반도체영역(5)상에 소정의 반도체 장치를 형성하므로써 SOI구조의 반도체 장치가 제조된다.

그러나 이와같은 ELO방식에 의한 SOI구조의 반도체장치 제작에 있어서는 다음과 같은 문제점이있다.

즉, 제1g도와 같이 SiO₂층상에는 필요 소자가 형성되더라도 SiO₂양측에 단결정 실리콘층이 형성된 영역이 소비되기 때문에 칩내에 형성되는 소자전체로 보아 면적의 낭비가 초래되어 고집적화를 실현할 수 없게 된다.

또한, 제1e도의 단계에서 소자분리를 위한 패터닝시 사용되는 포토레지스트층의 식각처리는 미세화작업에 한계가 있는 것이기 때문에 이와 같은 사진식각에 의한 소자분리는 고집적화에 적합하지 않은 문제가 있다.

그리고, 소자분리 영역을 형성하기 위하여 고온 산화막(HTO막)을 매립할때에 충진후 잔유한 HTO막을 제거함에 있어 건식식각 방법을 사용하므로 활성영역 표면에서 에칭에 의한 손상으로 신뢰성에 문제가 있고 제1d도와 같은 활성영역이 준비를 위한 에칭작업이 실제 용이하지 않은 등의 제문제점이 있다.

따라서, 본 발명은 이와같은 문제점을 해결하고자 이루어진 것으로서, 고집적화에 적합하고, 반도체 활성영역의 신뢰도를 향상시키도록 한 SOI구조의 반도체장치 제조방법을 제공함에 그 목적이 있다.

이와같은 목적을 실현하기 위한 본 발명의 공정은, 단결정 실리콘 반도체 기판상에 산화막 및 질화막을 형성하여 개구부를 형성하므로써 상기 산화막을 노출시키는 단계; 형성된 개구부의 측벽에 산화막에 의한 스페이서를 형성하는 단계; 기판전면에 걸쳐 질화막을 증착시키고 평탄화시키는 단계; 건식식각방법으로 상기 평탄화된 질화막을 식각하고 상기 스페이서 및 이 밑에 형성되어 있는 산화막을 습식식각하여, 절연층인 질화막에 대해 상기 스페이서에 의한 틈(g)으로 기판을 노출시키는 단계; 이 틈(g)에 대해 선택적 단결정 실리콘층(epi층) 형성방법으로 과도 성장시켜 실리콘 반도체층을 상기 절연층상에 형성시키는 단계; 과도 성장된 epi층과 절연층으로 이루어진 함몰부(B)에 고온 산화막을 매립시켜 소자분리를 행하는 단계로 이루어져 절연층상에 소자분리영역을 경계로 반도체층이 형성된 SOI구조를 갖는 반도체장치 제조방법을 행하는 단계로 이루어져 형성됨을 특징으로 하고 있다.

이하, 첨부한 도면인 제2도를 참조하여 본 발명을 보다 상세히 설명한다.

본 발명에 따른 SOI구조의 반도체 장치를 제조함에 있어서, 사용되는 출발물질은 실리콘 반도체 기판(10)이고, 이 위에 절연층으로서 패드 산화막(12)이 240Å정도로 형성된다. 그런데 SOI는 절연층위에 반도체장치가 형성되는 것이므로 형성된 패드 산화막은 SOI구조에서 절연층으로 작용한다.

이어서 상기 절연층위에 질화막(16)을 1500Å정도의 두께로 증착시키고 포토레지스트막(14)을 도포하고 마스크를 씌워 노광, 현상함으로써 상기 질화막(16)을 에칭해내어 제1a도와같이 개구부(A)를 형성하도록 한다. 이때 개구부의 크기는 그 중앙위치에서 소자분리영역이 존재하고 개구부 양쪽끝에서 SEG(selectively epitaxial growth)방법에 의해 반도체 영역이 성장되도록 하는 점을 고려하여 정의된다.

사용된 포토레지스트막(14)을 제거하고, 상기 형성된 개구부내의 측벽상에 절연성 스페이서를 형성하기위해 저압 화학기상증착방법(LPCVD)에 의한 고온 산화막(이하, HTO막)을 기판 전면에 걸쳐 도포하고 RIE와 같은 비등방성 식각방법으로 산화막 산화막 스페이서(17)를 제2b도와 같이 형성한다. 이때 스페이서는 가능한한 작게 형성하는 것이 바람직하다.

계속하여 그 위에 질화막(18)을 증착시켜 이 막을 사용하여 기판 표면을 평탄화시키도록 평탄화작업을 행한다.

이어서 RIE방법으로 스페이서(17)를 에칭종점으로 하여 평탄화된 질화막(18)을 식각해내고 계속하여 스페이서 즉 HTO막(17)과 이 막 밑에 형성되어 있는 산화막(12)을 습식시각방법으로 에칭해내어 질화층(16), (18)이 기판전면에 도포된 상태에서 두질화층(16)과 (18)의 경계는 깊이 방향으로 실리콘 기판(10)이 일부 노출되도록 한다. 그러면 협소하게 노출된 부분을 경계로 질화층(16), (18)은 서로 분리되어 있는 형태로 취하게 된다. 이들 분리되어 있는 질화층(16), (18)의 각 중심부위에는 이후 소자분리영역이 형성된다.

상기 제거된 스페이서는 그 상부에서 틈(g)을 형성하는데 이 틈(g)은 적어도 단결정 에피택셜 성장 가능한 최소의 폭인 것이 바람직하므로 이러나 면에서 제2b도에서의 스페이서 크기는 작게 형성되도록 함이 중요하다.

이어서, 제1d도와 같이 노출된 실리콘 기판을 중심으로 SEG에 의한 단결정 실리콘층(이하, epi층)을 성장시키면 실리콘의 결정방향에 따른 성장비의 차이로 제1d도와 같이 틈(g)의 좌,우 및 상측방향으로 과도성장(overgrowth)을 하게 되고 epi(20)은 질화막(16), (18)의 중심부위가 양쪽 방향에서 성장해오는 EPI층이 서로 만나지 않도록하는 범위내에서 도면과 같이 형성되도록 공정을 계속 진행시켜 성장된다.

제1e도와 같이 SEG에 의해 성장된 epi층(20)을 형성한 후에, 과도 성장된 epi층들과 절연층으로 이루어진 함몰부(B) 즉, 질화막층(16), (18)의 중심부위는 HTO막(22)으로 매립된다. 그 형성과정은 제1d도의 상태에서 전면에 걸쳐 HTO막(22)을 증착시키고 epi층의 소정두께를 유지하도록 RIE방법으로 식각하여 제1e도와 같이 형성한다. 상기 HTO막은 소자분리영역으로 작용되는데 그 좌우폭은 제1d도에서 SEG에 의해 epi층 성장에 조절에 의해 가변된다.

또한 제1e도는 제1d도의 과정에서 HTO막을 기판 전면에 걸쳐 증착시킨후에 비교적 얇은 적정두께의 반도체 영역(24)이 얻어지도록 비등방성 식각으로 에칭함으로써 얻어진 것을 단면으로 도시한 것인데 식각 처리후에는 에칭작업에 의한 단결정 Si층 표면의 결함과, 기판의 결정방향을 일치시키도록 열처리작업, 즉 예를들면 1300℃에서 적정시간동안 행한다.

이와같이 하여 형성된 본 발명의 공정에 따른 SOI구조의 반도체 장치는 제1e도와 같이 절연층 즉, 질화막(16), (18)과 HTO막(22)에 의한 소자분리영역과 이 소자분리영역간 형성된 반도체영역(24)이 형성되어 SOI구조를 갖게 된다.

제1f도는 상기한 바와같이 형성된 SOI구조의 반도체 장치의 적용예로서 예를들면 CMOS를 형성한 예이나, 물론 그외에도 다른 반도체 장치가 형성될 수 있다.

제1f도에서 참조부호 26은 게이트 산화막, 28은 게이트 전극, 30은 소오스/드레인 영역이며, 각각 P웰과 n웰 상에서 형성되어 있다.

절연층위에 반도체 장치를 형성함에 있어, 종래와 같이 패턴 형성된 절연층의 양측에 형성된 SEG에 의한 epi층의 차지하는 면적이 없기 때문에 소자가 형성되는 반도체 칩 면적의 활용이 극대화될 수 있고, 제1c도와 같이 좁은 영역의 개방된 부분(g)내에 SEG공정이 실시될 수 있기 때문에 소자분리영역 형성공정이 보다 단순화된다.

본 발명은 특히 SOI의 절연층으로서 질화막을 사용하고 이 위에 단결정 실리콘등을 활성영역으로 하는 SOI구조를 실현시키고 있다.

Claims (1)

1. 단결정 실리콘 반도체 기판상에 산화막 및 질화막을 형성하여 개구부를 형성하므로써 상기 산화막을 노출시키는 단계; 형성된 개구부의 측벽에 산화막에 의한 스페이서를 형성하는 단계; 기판전면에 걸쳐 질화막을 증착시키고 평탄화시키는 단계; 건식식각방법으로 상기 평탄화된 질화막을 식각하고 상기 스페이서 및 이 밑에 형성되어있는 산화막을 습식식각하여, 절연층인 질화막에 대해 상기 스페이서에 의한 틈(g)으로 기판을 노출시키는 단계; 이 틈(g)에 대해 선택적 단결정 실리콘층(epi층) 형성방법으로 과도 성장시켜 실리콘 반도체층을 상기 절연층 상에 형성시키는 단계; 과도 성장된 epi층과 절연층으로 이루어진 함몰부(B)에 고온 산화막을 매립시켜 소자분리를 행하는 단계로 이루어져 절연층상에 소자분리영역에 경계로 반도체 층이 형성된 SOI구조를 갖는 반도체 장치 제조방법.