CN109935546A - 一种新型soi衬底的结构及其制备方法 - Google Patents
一种新型soi衬底的结构及其制备方法 Download PDFInfo
- Publication number
- CN109935546A CN109935546A CN201910316243.9A CN201910316243A CN109935546A CN 109935546 A CN109935546 A CN 109935546A CN 201910316243 A CN201910316243 A CN 201910316243A CN 109935546 A CN109935546 A CN 109935546A
- Authority
- CN
- China
- Prior art keywords
- piece
- soi substrate
- oxide layer
- layer
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 73
- 239000010703 silicon Substances 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 238000004544 sputter deposition Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 28
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 230000003028 elevating effect Effects 0.000 claims description 6
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 238000005546 reactive sputtering Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 111
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 72
- 238000005498 polishing Methods 0.000 description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- 239000003292 glue Substances 0.000 description 20
- 239000000126 substance Substances 0.000 description 20
- 229910052786 argon Inorganic materials 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 239000007788 liquid Substances 0.000 description 14
- 230000008859 change Effects 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 230000009471 action Effects 0.000 description 9
- -1 argon ion Chemical class 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000006061 abrasive grain Substances 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000376 reactant Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 235000013399 edible fruits Nutrition 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000000386 microscopy Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开一种SOI衬底的结构包括：第一Si片和第二Si片，采用热氧化的方法对第一Si片进行氧化，得到一层氧化层，对第一Si片的氧化层进行刻蚀，形成带有沟道的氧化层；然后对第二Si片片注入氢，将第一Si片a和第二Si片b进行键合，并减薄顶层第二Si片的厚度，形成SOI衬底。本发明还提供一种SOI衬底结构的制备方法。可以有效减小传统SOI衬底中固定正电荷产生的电场对外延生长的影响，并提高BOX埋层的热导率。
Description
技术领域
本发明属于半导体芯片技术领域，尤其涉及一种SOI衬底的结构及其制备方法。
背景技术
SOI全称为Silicon-On-Insulator，即为绝缘衬底上硅，简单地说就是在顶层硅与底部衬底之间引入了一层埋层氧化物。SOI衬底相对体硅衬底更具有优势，比如高速度、低功耗、低软错、抗闭锁效应等。SOI衬底广泛应用于0.18μm级以下的微处理器等产品、高性能专用电路以及医学生物等领域。
然而，SOI衬底也存在其固有的特性。最典型特性之一就是自加热效应。自加热效应是由于SOI衬底中埋层氧化物的导热性能不好，载流子碰撞产生的热量都被聚集在阱里，这会减小载流子的寿命。此外，SOI衬底中BOX埋层氧化物与顶层硅之间还存在固定正电荷，固定正电荷会产生自建电场，电场的存在会对衬底上面外延层的生长产生影响，降低外延层生长的质量。
发明内容
本发明的目的在于提供一种SOI衬底的结构与制备方法，在SOI衬底的氧化层中刻蚀出沟道，并对沟道区溅射金属，这样可以解决传统SOI衬底中存在的BOX埋层氧化物导热性能差的问题，同时溅射的金属能够起到屏蔽自建电场作用。SOI衬底中BOX埋层的导热系数低，比如SiO2的导热系数为7.6W/mK,而Si的导热系数为150W/mK。金属的导热性比BOX埋层的导热性好，能够提高埋层中热量的传导效率。同时，对BOX埋层中的沟槽区溅射金属，会在沟槽区的底部聚集大量负电荷，与BOX埋层和顶层Si之间的大量正电荷形成闭合电场。可以降低固定正电荷所产生的自建电场对SOI衬底上外延层生长的影响。因此溅射的金属可以起到屏蔽自建电场的作用。同时，沟槽区截面积的大小可以根据固定正电荷所产生的电场强度有所调整。
一种SOI衬底的结构，包括：第一Si片和第二Si片，采用热氧化法对第一Si片进行氧化，氧化一定厚度后，形成一层氧化层，对所述氧化层进行刻蚀，形成数条沟道，对沟道区进行溅射金属；对第二Si片注入一定深度范围的氢离子，第二Si片位于第一Si片的上面，将第一Si片氧化层和第二Si片注入氢离子表面进行键合，对第二Si片厚度减薄至0.05～0.3μm，形成SOI衬底。
作为优选，氧化层厚度为0.2～1.2μm。
作为优选，沟道区的特征为：深度为0.2～0.5μm，宽度0.2～8μm，沟道间距0.2～8μm。
作为优选，沟道区的截面形状为矩形、三角形、梯形、平行四边形中的一种或几种
作为优选，溅射的金属可以为铬(Cr)、钨(W)、钼(Mo)、铂(Pt)、钛(Ti)、钽(Ta)及其它们与其他金属的混合物，最终的金属合金的热膨胀系数与埋层氧化物相近。
作为优选，对第二Si片注入氢离子的深度为0.05～0.3μm。
作为优选，还可以在采用热氧化法对第二Si片进行氧化，得到一层氧化层，对所述氧化层进行刻蚀，形成数条沟道，同时对沟道进行溅射金属。
一种SOI衬底结构的制备方法，包括：
提供第一Si片和第二Si片，对第一Si片上表面进行热氧化，氧化层厚度为0.2～1.2μm,并对第一Si片氧化层进行抛光；
对所述第一Si片的氧化层进行刻蚀，刻蚀出数条沟道区，深度为0.2～0.5μm，宽度0.2～8μm，沟道间距0.2～8μm；
对所述第一Si片氧化层表面进行化学机械抛光(CMP)工艺，然后对沟道区进行溅射金属，最后将氧化层中非沟道区的多余金属层进行清除；
将所述第一Si片a作为下层基体材料；
在第二Si片b中注入氢离子，注入的深度为0.05～0.3μm，作为上层基体材料；
将所述第二Si片b注入氢离子的表面与第一Si片的氧化层表面进行键合，具体为：分三个阶段升高温度，第一阶段的升温范围为300～400℃，持续时间2～3h，实现第一Si片和第二Si片的键合；第二阶段的升温范围为450～650℃，持续时间30～45min，使得顶层硅变薄至厚度为0.05～0.3μm，第三阶段的升温范围为950～1050℃，持续时间约为2min，以增强第一Si片和第二Si片的键合强度；
在超高真空环境中，退火至室温，取出SOI衬底。
作为优选，对第一Si片的氧化层进行刻蚀，刻蚀的深度为氧化层厚度的20～70％，并且相邻沟道之间的距离约为沟道宽度。
作为优选，沟道区截面形状为矩形、三角形、梯形、平行四边形中的一种或几种。
作为优选，溅射金属采用的工艺为直流溅射、射频溅射、反应溅射、磁控溅射、准直溅射中的一种。
作为优选，溅射金属为铬(Cr)、钨(W)、钼(Mo)、铂(Pt)、钛(Ti)、钽(Ta)及其它们与其他金属的混合物，最终的金属合金的热膨胀系数与埋层氧化物相近。
作为优选，沟道区的截面面积占整个氧化物层截面面积的百分比根据系统的整体性能确定。
作为优选，对第一Si片进行热氧化的工艺为干氧氧化、湿氧氧化和水汽氧化中的其中一种。
本发明的SOI衬底的结构及其制备方法，提供第一Si片和第二Si片，通过在第一Si片的上表面进行热氧化，形成一定厚度的氧化层。对第一Si片的氧化层进行刻蚀，刻蚀出数条沟道。接着，对氧化层的沟道区溅射金属，接着，对第二Si片注入氢离子，然后将第二Si片注入氢离子的表面与第一Si片的氧化层表面进行键合。接着升高温度，减薄第二Si片的厚度，并采用化学机械抛光(CMP)工艺对第二Si片表面进行抛光磨平。最后将温度降低至室温，得到一片新型SOI衬底。
本发明一种新型的SOI衬底的结构与制备方法具有以下优点：
1.SOI衬底的BOX埋层氧化中包含金属沟槽，由于金属的导热性能更好，有助于提高BOX埋层的导热能力。
2.由于对氧化物层的沟道区溅射了某种金属，溅射的金属会在沟道区底部聚集负电荷，会与BOX埋层和顶层Si之间的固定正电荷形成闭合电场。溅射的金属能够起到屏蔽部分电场的作用，这为后面的外延层生长创造一个良好的环境。
3.所采用的工艺简单，易操作，而且可以节约材料，适合于大规模的工业生产。
附图说明
图1为新型SOI衬底制作的流程示意图；
图2为对Si片进行氧化的示意图；
图3为对Si片的氧化层进行刻蚀沟道的示意图；
图4为对图3中氧化层沟道区进行溅射某种金属的结构示意图；
图5为对Si片注入氢的结构示意图；
图6为实施例1中上下层基体材料键合的结构示意图；
图7为实施例1的一种新型SOI衬底的结构示意图；
图8为对Si片进行氧化并注入氢的结构示意图；
图9为对图8的氧化层进行刻蚀后的结构示意图；
图10为对图9中氧化层沟道进行溅射某种金属的结构示意图；
图11为实施例3中上下层基体材料键合的结构示意图；
图12为实施例3的一种新型SOI衬底的结构示意图；
图13为实施例4中上下层基体材料键合的结构示意图；
图14为实施例4的一种新型SOI衬底的结构示意图；
图15为实施例1的温度结果变化曲线图；
图16为实施例2的温度结果变化曲线图；
图17为实施例3的温度结果变化曲线图；
图18为实施例4的温度结果变化曲线图。
图中：1、SOI衬底顶部薄层硅；2、对沟槽区溅射的某种金属；3、衬底中的氧化层；4、SOI衬底的下层基体材料中的硅支撑片；5、对Si片中注入的氢离子。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是，这些描述只是示例性的，并不是要限制本公开的范围。在以下的附图中是根据公开实施例的各种结构示意图，为了能够清楚地表达而放大了某些区域。
为了不使人们混淆，在这里仅描述对于这种结构制备的重要步骤，常规工艺流程在这里不会详细描述，比如清洗、前期准备等。
本发明实施例提供一种SOI衬底的结构及其制备方法，采用的是两片常规的第一Si片和第二Si片。
以下参照图1～14，来对本发明制备的单层和双层金属隧道的SOI衬底进行阐述，具体步骤如下：
实施例1：
一种单层金属沟道SOI衬底的第一种制备方法，步骤如下：
步骤1，SOI衬底下层基体材料的制备，如图2、图3、图4所示。
1a.选取第一Si片，对第一Si片的上表面进行热氧化，首先将硅片放置于炉腔内，并把炉腔抽成真空。接着，抽完真空后，设定程序开始加热。当温度到达1050℃后，快速通入一个大气压的纯氧气。然后通氧结束后，保持20h，在抽成真空。最后将硅片在真空中保存，自然降到常温后将硅片取出。第一Si片的氧化层厚度为1μm；
1b.采用CMP工艺对第一Si片氧化层表面进行抛光。首先固定第一Si片的氧化层表面在抛光头的最下面，将抛光垫放置在研磨盘上。接着，在抛光的时候，旋转的抛光头压在旋转的抛光垫上。接着，让研磨液在硅片表面和抛光垫之间流动，研磨液会均匀分布在抛光垫上。接着，研磨液中的化学物质会与Si片表面材料发生反应，将不溶的物质转化为易溶的物质。接着，通过磨粒的微机械摩擦作用将这些化学反应物从Si片表面去除。最后进行清洗、烘干，得到平整的氧化层；
1c.采用光刻，对第一Si片上的氧化层进行刻蚀，首先对硅片进行涂胶，胶层厚度为1μm，接着对涂完胶的硅片进行烘焙，温度150℃，时间2min。采用波长330nm的紫外光对胶面进行曝光，硅片与光刻版紧密接触，用负胶显影液对硅片进行显影，时间5min，显影液温度为40℃，将硅片放进恒温箱中，温度为190℃，时间30min，并用红外灯照射10min，距离胶面6cm，采用湿法腐蚀对硅片进行腐蚀。接着，去除硅片中的剩余胶面，最后对硅片进行清洗，干燥。刻蚀出的数条沟道区，深度为0.5μm，宽度4μm，沟道间距4μm；
1d.用遮盖材料层(例如抗蚀剂)对第一Si片氧化层的非沟道区进行遮挡，采用磁控溅射，对第一Si片氧化层中的沟道区进行溅射金属。首先，使反应室达到真空条件，一般控制压强在2×10-5torr。接着，向反应室内通入氩气，并开启直流电源。接着氩气会发生电离生成氩离子和一个电子。接着，在电场的作用下，电子会加速飞向阳极，同时，氩离子会加速飞向阴极的靶材，即某种金属，使得靶材被击出到达基片的表面，生成金属薄膜。溅射完毕后，采用CMP工艺对氧化层中非沟道区的多余金属和遮挡材料层进行清除，并对溅射有金属的沟道表面进行平整。
步骤2，SOI衬底上层基体材料的制备，如图5所示。
2a.选取第二Si片，采用CMP工艺对第二Si片上表面进行抛光平整；
2b.对第二Si片进行氢离子注入，注入的深度为0.3μm。
步骤3，对上下层基体材料进行键合，如图6所示
3a.将第一Si片和第二Si片相对放置在超高真空环境中，其压强控制为10-6Pa，将温度升高至350℃，持续时间2h，使得第一Si片的氧化层与第二Si片的注氢层进行键合；
3b.继续升高温度至600℃，持续时间40min，第二Si片会在注入氢层处断裂，同时剥离第二Si片断裂面多余的Si，会在第一Si片的氧化层上保留0.3μm左右的薄层硅；
3c.继续升高温度至1050℃左右，持续时间约为2min，然后退火2h，增强第一Si片和第二Si片的键合强度。
步骤4，构成一片新型的SOI衬底，如图7所示
4a.在超高真空环境(压强约为10-6Pa)中，退火至室温；
4b.采用CMP工艺对得到的SOI衬底表面进行抛光平整，最终得到一片SOI衬底。制备出的SOI衬底，其BOX埋层的综合导热率提高了20％，外延层生长质量有所提高。
步骤5，传统SOI衬底与新型SOI衬底的散热比较
1a.通过传统的CMOS工艺分别在传统SOI衬底和新型SOI衬底上加工全耗尽绝缘体上硅(FD-SOI)n通道金属氧化物半导体场效应管(MOSFETs)。栅极和漏极的电压分别为3V和8V，在器件工作的过程中通过高分辨率红外热显微镜直接测量器件的温度。测出的温度结果变化率曲线如图15所示，图中横坐标代表漏极与源极之间的距离，纵坐标代表器件上的温度。三角形表示传统SOI衬底上器件的温度变化，正方形表示新型SOI衬底上器件的温度变化。
实施例2：
一种单层金属沟道SOI衬底的第二种制备方法，步骤如下：
步骤1，SOI衬底下层基体材料的制备，如图2、图3、图4所示。
1a.选取第一Si片，对第一Si片的上表面进行热氧化，首先将硅片放置于炉腔内，并把炉腔抽成真空。接着，抽完真空后，设定程序开始加热。当温度到达1050℃后，快速通入一个大气压的纯氧气。然后通氧结束后，保持20h，在抽成真空。最后将硅片在真空中保存，自然降到常温后将硅片取出。第一Si片的氧化层厚度为0.6μm；
1b.采用CMP工艺对第一Si片氧化层表面进行抛光。首先固定第一Si片的氧化层表面在抛光头的最下面，将抛光垫放置在研磨盘上。接着，在抛光的时候，旋转的抛光头压在旋转的抛光垫上。接着，让研磨液在硅片表面和抛光垫之间流动，研磨液会均匀分布在抛光垫上。接着，研磨液中的化学物质会与Si片表面材料发生反应，将不溶的物质转化为易溶的物质。接着，通过磨粒的微机械摩擦作用将这些化学反应物从Si片表面去除。最后进行清洗、烘干，得到平整的氧化层；
1c.采用光刻，对第一Si片上的氧化层进行刻蚀，首先对硅片进行涂胶，胶层厚度为1μm，接着对涂完胶的硅片进行烘焙，温度150℃，时间2min。采用波长330nm的紫外光对胶面进行曝光，硅片与光刻版紧密接触，用负胶显影液对硅片进行显影，时间5min，显影液温度为40℃，将硅片放进恒温箱中，温度为190℃，时间30min，并用红外灯照射10min，距离胶面6cm，采用湿法腐蚀对硅片进行腐蚀。接着，去除硅片中的剩余胶面，最后对硅片进行清洗，干燥。刻蚀出的数条沟道区，深度为0.2μm，宽度7μm，沟道间距5μm；
1d.用遮盖材料层(例如抗蚀剂)对第一Si片氧化层的非沟道区进行遮挡，采用磁控溅射，对第一Si片氧化层中的沟道区进行溅射金属。首先，使反应室达到真空条件，一般控制压强在2×10-5torr。接着，向反应室内通入氩气，并开启直流电源。接着氩气会发生电离生成氩离子和一个电子。接着，在电场的作用下，电子会加速飞向阳极，同时，氩离子会加速飞向阴极的靶材，即某种金属，使得靶材被击出到达基片的表面，生成金属薄膜。溅射完毕后，采用CMP工艺对氧化层中非沟道区的多余金属和遮挡材料层进行清除，并对溅射有金属的沟道表面进行平整。
步骤2，SOI衬底上层基体材料的制备，如图5所示。
2a.选取第二Si片，采用CMP工艺对第二Si片上表面进行抛光平整；
2b.对第二Si片进行氢离子注入，注入的深度为0.1μm。
步骤3，对上下层基体材料进行键合，如图6所示
3a.将第一Si片和第二Si片相对放置在超高真空环境中，其压强控制为10-6Pa，将温度升高至370℃，持续时间2h，使得第一Si片的氧化层与第二Si片的注氢层进行键合；
3b.继续升高温度至630℃，持续时间35min，第二Si片会在注入氢层处断裂，同时剥离第二Si片断裂面多余的Si，会在第一Si片的氧化层上保留0.3μm左右的薄层硅；
3c.继续升高温度至980℃左右，持续时间约为2min，然后退火2h，增强第一Si片和第二Si片片的键合强度。
步骤4，构成一片新型的SOI衬底，如图7所示
4a.在超高真空环境(压强约为10-6Pa)中，退火至室温；
4b.采用CMP工艺对得到的SOI衬底表面进行抛光平整，最终得到一片SOI衬底。
步骤5，传统SOI衬底与新型SOI衬底的散热比较
1a.通过传统的CMOS工艺分别在传统SOI衬底和新型SOI衬底上加工全耗尽绝缘体上硅(FD-SOI)n通道金属氧化物半导体场效应管(MOSFETs)。栅极和漏极的电压分别为3V和8V，在器件工作的过程中通过高分辨率红外热显微镜直接测量器件的温度。测出的温度结果变化率曲线如图16所示，图中横坐标代表漏极与源极之间的距离，纵坐标代表器件上的温度。三角形表示传统SOI衬底上器件的温度变化，正方形表示新型SOI衬底上器件的温度变化。
实施例3：
一种单层金属沟道SOI衬底的第三种制备方法，步骤如下：
步骤1，SOI衬底中上层基体材料的制备，如图8、图9、图10所示。
1a.选取第一Si片，对第一Si片的上表面进行注入氢，注入的深度为1.5μm；
1b.注完氢后，对第一Si片的上表面进行热氧化，首先将硅片放置于炉腔内，并把炉腔抽成真空。接着，抽完真空后，设定程序开始加热。当温度到达1050℃后，快速通入一个大气压的纯氧气。然后通氧结束后，保持20h，在抽成真空。最后将硅片在真空中保存，自然降到常温后将硅片取出。氧化层的厚度为1μm；
1c.采用CMP工艺对第一Si片氧化层表面进行抛光,首先固定第一Si片在抛光头的最下面，将抛光垫放置在研磨盘上。接着，在抛光的时候，旋转的抛光头压在旋转的抛光垫上。接着，让研磨液在硅片表面和抛光垫之间流动，研磨液会均匀分布在抛光垫上。接着，研磨液中的化学物质会与Si片表面材料发生反应，将不溶的物质转化为易溶的物质。接着，通过磨粒的微机械摩擦作用将这些化学反应物从Si片表面去除；
1d.采用光刻，对第一Si片上的氧化层进行刻蚀，首先对硅片进行涂胶，胶层厚度为1μm，接着对涂完胶的硅片进行烘焙，温度150℃，时间2min。采用波长330nm的紫外光对胶面进行曝光，硅片与光刻版紧密接触，用负胶显影液对硅片进行显影，时间5min，显影液温度为40℃，将硅片放进恒温箱中，温度为190℃，时间30min，并用红外灯照射10min，距离胶面6cm，采用湿法腐蚀对硅片进行腐蚀。接着，去除硅片中的剩余胶面，最后对硅片进行清洗，干燥。刻蚀出的数条沟道区，深度为0.2μm，宽度2.5μm，沟道间距2.5μm；
1e.用遮盖材料层(例如抗蚀剂)对第一Si片氧化层的非沟道区进行遮挡，采用磁控溅射，对第一Si片氧化层中的沟道区进行溅射某种金属。首先，使反应室达到真空条件，一般控制压强在2×10-5torr。接着，向反应室内通入氩气，并开启直流电源。接着氩气会发生电离生成氩离子和一个电子。接着，在电场的作用下，电子会加速飞向阳极，同时，氩离子会加速飞向阴极的靶材，即某种金属，使得靶材被击出到达基片的表面，生成金属薄膜。溅射完毕后，采用CMP工艺对氧化层中非沟道区的多余金属进行清除，并对溅射有金属的沟道表面进行平整。
步骤2，选取下层基体材料，下层基体材料可以为第二Si片。
步骤3，对上下层基体材料进行键合，如图11所示
3a.将第一Si片和第二Si片相对放置在超高真空环境中，其压强控制为10-6Pa，温度升高至400℃，持续时间1.5h，使得第二Si片上表面与第一Si片的氧化层进行键合；
3b.继续升高温度至500℃，持续时间45min，使得a片会在注入氢处发生断裂，同时剥离第一Si片断裂面多余的Si，会在第二Si片上保留1.2μm左右的薄层硅；
3c.继续升高温度至1000℃左右，持续时间约为2min，然后退火2h，增强第一Si片和第二Si片的键合强度。
步骤4，构成一片新型的SOI衬底，如图12所示。
4a.在超高真空环境(压强约为10-6)中，退火至室温；
4b.采用CMP工艺对得到的SOI衬底进行抛光平整，最终得到一片SOI衬底。
步骤5，传统SOI衬底与新型SOI衬底的散热比较
1a.通过传统的CMOS工艺分别在传统SOI衬底和新型SOI衬底上加工全耗尽绝缘体上硅(FD-SOI)n通道金属氧化物半导体场效应管(MOSFETs)。栅极和漏极的电压分别为3V和8V，在器件工作的过程中通过高分辨率红外热显微镜直接测量器件的温度。测出的温度结果变化率曲线如图17所示，图中横坐标代表漏极与源极之间的距离，纵坐标代表器件上的温度。三角形表示传统SOI衬底上器件的温度变化，正方形表示新型SOI衬底上器件的温度变化。
实施例4：
一种双层金属沟道SOI衬底的制备方法，步骤如下：
步骤1，SOI衬底中上层基体材料的制备，如图8、图9、图10所示。
1a.选取第一Si片，对第一Si片的上表面进行注入氢，注入的深度为1.2μm；
1b.注完氢后，对第一Si片的上表面进行热氧化，首先将硅片放置于炉腔内，并把炉腔抽成真空。接着，抽完真空后，设定程序开始加热。当温度到达1050℃后，快速通入一个大气压的纯氧气。然后通氧结束后，保持20h，在抽成真空。最后将硅片在真空中保存，自然降到常温将硅片取出。氧化层的厚度为1μm；
1c.采用CMP工艺对第一Si片的氧化层表面进行抛光,首先固定第一Si片在抛光头的最下面，将抛光垫放置在研磨盘上。接着，在抛光的时候，旋转的抛光头压在旋转的抛光垫上。接着，让研磨液在硅片表面和抛光垫之间流动，研磨液会均匀分布在抛光垫上。接着，研磨液中的化学物质会与Si片表面材料发生反应，将不溶的物质转化为易溶的物质。接着，通过磨粒的微机械摩擦作用将这些化学反应物从Si片表面去除；
1d.采用光刻，对第一Si片上的氧化层进行刻蚀，首先对硅片进行涂胶，胶层厚度为1μm，接着对涂完胶的硅片进行烘焙，温度150℃，时间2min。采用波长330nm的紫外光对胶面进行曝光，硅片与光刻版紧密接触，用负胶显影液对硅片进行显影，时间5min，显影液温度为40℃，将硅片放进恒温箱中，温度为190℃，时间30min，并用红外灯照射10min，距离胶面6cm，采用湿法腐蚀对硅片进行腐蚀。接着，去除硅片中的剩余胶面，最后对硅片进行清洗，干燥。刻蚀出的数条沟道区，深度为0.4μm，宽度6μm，沟道间距6μm；
1e.用遮盖材料层(例如抗蚀剂)对第一Si片氧化层的非沟道区进行遮挡，采用磁控溅射，对第一Si片氧化层中的沟道区进行溅射某种金属。首先，使反应室达到真空条件，一般控制压强在2×10-5torr。接着，向反应室内通入氩气，并开启直流电源。接着氩气会发生电离生成氩离子和一个电子。接着，在电场的作用下，电子会加速飞向阳极，同时，氩离子会加速飞向阴极的靶材，即某种金属，使得靶材被击出到达基片的表面，生成金属薄膜。溅射完毕后，采用CMP工艺对氧化层中非沟道区的多余金属进行清除，并对溅射有金属的沟道表面进行平整。
步骤2，SOI衬底中下层基体材料的制备，如图2、图3、图4所示。
2a.选取第二Si片，对第二Si片的上表面进行热氧化，氧化层的厚度为1μm；
2b.采用CMP工艺对第二Si片的氧化层表面进行抛光,首先固定Si片在抛光头的最下面，将抛光垫放置在研磨盘上。接着，在抛光的时候，旋转的抛光头压在旋转的抛光垫上。接着，让研磨液在硅片表面和抛光垫之间流动，研磨液会均匀分布在抛光垫上。接着，研磨液中的化学物质会与Si片表面材料发生反应，将不溶的物质转化为易溶的物质。接着，通过磨粒的微机械摩擦作用将这些化学反应物从Si片表面去除；
2c.采用光刻，对第一Si片上的氧化层进行刻蚀，首先对硅片进行涂胶，胶层厚度为1μm，接着对涂完胶的硅片进行烘焙，温度150℃，时间2min。采用波长330nm的紫外光对胶面进行曝光，硅片与光刻版紧密接触，用负胶显影液对硅片进行显影，时间5min，显影液温度为40℃，将硅片放进恒温箱中，温度为190℃，时间30min，并用红外灯照射10min，距离胶面6cm，采用湿法腐蚀对硅片进行腐蚀。接着，去除硅片中的剩余胶面，最后对硅片进行清洗，干燥。刻蚀出的数条沟道区，深度为0.4μm，宽度6μm，沟道间距6μm；
2d.采用磁控溅射，对第二Si片片氧化层中的沟道区进行溅射某种金属。溅射完毕后，采用CMP工艺对氧化层中非沟道区的多余金属进行清除，并对溅射有金属的沟道表面进行平整。
步骤3，对上下层基体材料进行键合，如图13所示
3a.将第一Si片和第二Si片相对放置在超高真空环境中，其压强控制为10-6Pa，温度升高至600℃，持续时间2h，使得第一Si片的氧化层与第二Si片的氧化层进行键合；
3b.继续升高温度至500℃，持续时间45min，使得第一Si片会在注入氢处发生断裂，同时剥离第一Si片断裂面多余的Si，会在第二Si片上保留1.2μm左右的薄层硅；
3c.继续升高温度至1000℃左右，持续时间约为2min，然后退火2h，使得第一Si片和第二Si片的键合能力增强。
步骤4，构成一片新型的SOI衬底，如图14所示。
4a.在超高真空环境(压强约为10-6Pa)中，退火至室温；
4b.采用CMP工艺对得到的SOI衬底进行抛光平整，最终得到一片SOI衬底。
步骤5，传统SOI衬底与新型SOI衬底的散热比较
1a.通过传统的CMOS工艺分别在传统SOI衬底和新型SOI衬底上加工全耗尽绝缘体上硅(FD-SOI)n通道金属氧化物半导体场效应管(MOSFETs)。栅极和漏极的电压分别为3V和8V，在器件工作的过程中通过高分辨率红外热显微镜直接测量器件的温度。测出的温度结果变化率曲线如图18所示，图中横坐标代表漏极与源极之间的距离，纵坐标代表器件上的温度。三角形表示传统SOI衬底上器件的温度变化，正方形表示新型SOI衬底上器件的温度变化。
Claims (10)
1.一种SOI衬底的结构，其特征在于，包括：第一Si片和第二Si片，采用热氧化法对第一Si片上表面进行氧化，得到一定厚度的氧化层，对所述氧化层进行刻蚀，刻蚀出数条沟道区，对沟道区溅射金属；对第二Si片注入氢离子，得到在一定深度处氢离子分布的Si片，第二Si片位于第一Si片的上面，将第一Si片氧化层和第二Si片注入氢离子表面进行键合，减薄顶层第二Si片的厚度至0.05～0.3μm，形成SOI衬底。
2.如权利要求1所述的SOI衬底的结构，其特征在于，氧化层厚度为0.2～1.2μm。
3.如权利要求1所述的SOI衬底的结构，其特征在于：沟道区深度，宽度和沟道间距依据需要而定。
4.如权利要求1所述的SOI衬底的结构，其特征在于：沟道区截面形状可以为矩形、三角形、梯形、平行四边形中的一种或几种。
5.如权利要求1所述的SOI衬底的结构，其特征在于：溅射的金属为铬(Cr)、钨(W)、钼(Mo)、铂(Pt)、钛(Ti)、钽(Ta)及其它们与其他金属的混合物，最终的金属合金的热膨胀系数与埋层氧化物相近。
6.如权利要求1所述的SOI衬底的结构，其特征在于：对第二Si片注入氢离子的深度为0.05～0.3μm。
7.如权利要求1所述的SOI衬底的结构，其特征在于：还可以采用热氧化法对第二Si片进行氧化，得到一定厚度的氧化层，对所述氧化层进行刻蚀，形成数条沟道，同时对沟道进行溅射金属。将第一Si片的氧化层与第二Si片的氧化层进行键合，得到双氧化层的衬底。
8.一种SOI衬底结构的制备方法，其特征在于，包括：
提供第一Si片和第二Si片，对第一Si片上表面进行热氧化，氧化层厚度为0.1～1.2μm；
对第一Si片氧化层进行抛光；
对所述第一Si片的氧化层进行刻蚀，刻蚀出数条沟道区，其深度为0.2～0.5μm，宽度0.2～8μm，沟道间距0.2～8μm；
对沟道区溅射金属，最后将氧化层中非沟道区的多余金属层进行清除；
将所述第一Si片a作为下层基体材料；
在第二Si片中注入氢，注入的深度为0.05～0.3μm，作为上层基体材料；
将所述第二Si片注入氢的表面与第一Si片的氧化层表面进行键合，具体为：分三个阶段升高温度，第一阶段的升温范围为300～400℃，持续时间2～3h，实现第一Si片和第二Si片的键合；第二阶段的升温范围为450～650℃，持续时间30～45min，使得顶层硅变薄至厚度为0.1～0.3μm，第三阶段的升温范围为950～1050℃，持续时间约为2min，以增强第一Si片和第二Si片的键合强度；
在超高真空环境中，退火至室温，取出SOI衬底。
9.如权利要求8所述的SOI衬底结构的制备方法，其特征在于，沟道区截面形状可以为矩形、三角形、梯形、平行四边形中的一种或几种。
10.如权利要求9所述的SOI衬底结构的制备方法，其特征在于，溅射金属采用的工艺为直流溅射、射频溅射、反应溅射、磁控溅射、准直溅射中的一种，溅射金属为铬(Cr)、钨(W)、钼(Mo)、铂(Pt)、钛(Ti)、钽(Ta)及其它们与其他金属的混合物，最终的金属合金的热膨胀系数与埋层氧化物相近。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810675123.3A CN108878349A (zh) | 2018-06-27 | 2018-06-27 | 一种新型soi衬底的结构及其制备方法 |
| CN2018106751233 | 2018-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109935546A true CN109935546A (zh) | 2019-06-25 |
| CN109935546B CN109935546B (zh) | 2022-02-08 |
Family
ID=64295123
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810675123.3A Withdrawn CN108878349A (zh) | 2018-06-27 | 2018-06-27 | 一种新型soi衬底的结构及其制备方法 |
| CN201910316243.9A Active CN109935546B (zh) | 2018-06-27 | 2019-04-19 | 一种新型soi衬底的结构及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810675123.3A Withdrawn CN108878349A (zh) | 2018-06-27 | 2018-06-27 | 一种新型soi衬底的结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN108878349A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111900200A (zh) * | 2020-06-24 | 2020-11-06 | 西安交通大学 | 一种金刚石基氮化镓复合晶片及其键合制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010046746A1 (en) * | 1998-07-07 | 2001-11-29 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating an SOI wafer and SOI wafer fabricated by the method |
| KR20070076850A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 소이 기판 및 그 형성 방법 |
| CN104094399A (zh) * | 2011-11-04 | 2014-10-08 | 斯兰纳私人集团有限公司 | 绝缘体上硅制品的制造方法 |
| US20160020578A1 (en) * | 2013-08-29 | 2016-01-21 | Industrial Technology Research Institute | Semiconductor laser structure |
-
2018
- 2018-06-27 CN CN201810675123.3A patent/CN108878349A/zh not_active Withdrawn
-
2019
- 2019-04-19 CN CN201910316243.9A patent/CN109935546B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010046746A1 (en) * | 1998-07-07 | 2001-11-29 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating an SOI wafer and SOI wafer fabricated by the method |
| KR20070076850A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 소이 기판 및 그 형성 방법 |
| CN104094399A (zh) * | 2011-11-04 | 2014-10-08 | 斯兰纳私人集团有限公司 | 绝缘体上硅制品的制造方法 |
| US20160020578A1 (en) * | 2013-08-29 | 2016-01-21 | Industrial Technology Research Institute | Semiconductor laser structure |
Non-Patent Citations (1)
| Title |
|---|
| 代京京 等: "全光纤结构锁模脉冲光纤放大器", 《红外与激光工程》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109935546B (zh) | 2022-02-08 |
| CN108878349A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9515139B2 (en) | Trap rich layer formation techniques for semiconductor devices | |
| KR100904873B1 (ko) | 반도체 재료들로부터 선택된 재료들로 제조된 두웨이퍼들을 본딩하는 방법 | |
| TWI235486B (en) | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate | |
| TWI283910B (en) | Semiconductor structure and semiconductor process | |
| TW201131647A (en) | Method and apparatus for processing bevel edge | |
| TW200425331A (en) | Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma | |
| CN111009496B (zh) | 一种具有高热导率的半导体衬底及其制备方法 | |
| JPWO2011099381A1 (ja) | 圧電デバイス、圧電デバイスの製造方法 | |
| TW200525682A (en) | Step edge insert ring for process chamber | |
| CN104393047B (zh) | 具有阶梯缓冲层结构的4H‑SiC金属半导体场效应晶体管 | |
| CN103985764B (zh) | 氧化物tft及其制备方法、阵列基板、显示器件 | |
| JPWO2007060837A1 (ja) | 半導体装置の製造方法 | |
| JP4416108B2 (ja) | 半導体ウェーハの製造方法 | |
| CN109935546A (zh) | 一种新型soi衬底的结构及其制备方法 | |
| CN101719471A (zh) | 场效应晶体管制造方法 | |
| JP2011146438A (ja) | 貼り合わせウェーハの製造方法 | |
| TW201036039A (en) | Semiconductor material manufacture | |
| CN108428669A (zh) | 三维异质集成系统的制作方法 | |
| TW201628054A (zh) | 半導體裝置之製造方法 | |
| WO2007072624A1 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| WO2004019388A1 (ja) | 半導体ウェーハの製造方法 | |
| CN104701405B (zh) | 碳化硅嵌入式电极异面型光导开关及其制作方法 | |
| CN114496748A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN104733328B (zh) | 晶圆级芯片封装方法 | |
| CN112185803A (zh) | 一种功率器件衬底背面处理方法及功率器件制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |