CN104094399A - 绝缘体上硅制品的制造方法 - Google Patents

绝缘体上硅制品的制造方法 Download PDF

Info

Publication number
CN104094399A
CN104094399A CN201280054147.8A CN201280054147A CN104094399A CN 104094399 A CN104094399 A CN 104094399A CN 201280054147 A CN201280054147 A CN 201280054147A CN 104094399 A CN104094399 A CN 104094399A
Authority
CN
China
Prior art keywords
silicon
substrate
layer
aln layer
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280054147.8A
Other languages
English (en)
Inventor
安德鲁·约翰·布劳利
佩塔尔·布兰科·阿塔纳茨科维奇
安德鲁·约翰·布莱克
林永超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silanna Group Pty Ltd
Original Assignee
Silanna Group Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silanna Group Pty Ltd filed Critical Silanna Group Pty Ltd
Publication of CN104094399A publication Critical patent/CN104094399A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造绝缘体上硅制品的方法，该方法包括：形成热连接至第一硅衬底的第一氮化铝层；形成热连接至第二硅衬底的第二氮化铝层，第二衬底至少包括硅表面层；将第一和第二衬底的第一和第二氮化铝层结合在一起使得第一和第二氮化铝层被布置在第一和第二衬底之间；以及移除第二衬底的大部分以留下通过第一和第二氮化铝层与第一硅衬底电绝缘但热连接至第一硅衬底的硅层。

Description

绝缘体上硅制品的制造方法
技术领域
本发明涉及半导体制造，且具体地涉及可用来制造半导体器件的绝缘体上硅(silicon-on-insulator)(SOI)制品或产品，以及SOI制品或产品的制造方法。
背景技术
术语“绝缘体上硅”或“SOI”一般是指由附接到绝缘层或衬底或者由绝缘层或衬底支持的硅薄层组成的复合半导体制品或产品，且还指基于此类产品的技术。由于其作为后续加工的原材料，此类制品在现有技术中常常称为“衬底”且通常在标准晶片形式中提供使得其可与标准半导体制造器件和工艺一起使用。
SOI衬底可由多种不同方法制造，包括硅薄片在相容电绝缘(如，蓝宝石)衬底上的直接沉积或外延生长，按照SIMOX(注氧隔离)方法通过在体硅晶片中注入氧的单晶硅层下SiO2埋层的原位生成，和包括BE-SOI(结合和回蚀SOI)的基于晶片结合(键合)的方法，以及如美国专利号5,374,564中描述的智能切割TM(Smart-CutTM)之类的层转移方法。虽然SOI晶片比单片或体硅晶片更贵，但其提供许多技术优势，特别是当高速电子器件在薄硅层中形成时，其包括降低的结电容、低备用电源、辐射耐受性、和免于闩锁。
SOI衬底的标准形式是“三明治”结构，其中掩埋的二氧化硅(SiO2)层在薄硅层和厚支撑硅基底或衬底之间提供所需的电绝缘。然而，由于SiO2相对差的导热性，该掩埋的介电层还是来自在硅层中制造的器件的热流的屏障。因此，在薄硅层中形成的MOSFET装置的通道温度在操作过程中不可避免地增加到明显高于在体硅晶片中形成的等效器件的相应温度的温度，从而降低器件的性能和可能的使用期限。
为了解决这个问题，许多研究人员已制造了SOI衬底，其中氮化铝(AlN)埋层而不是常规的SiO2被用作绝缘材料。这种安排大大地降低了常规SOI经常的严重的自热问题，因为AlN的导热性是SiO2导热性的～100倍，(136W/mK对1.4W/mK)且大致等于硅自身的导热性145W/mK。并且，AlN具有优异的热稳定性，高电阻和接近于硅的热膨胀系数。
例如，如M.Zhu等人,Formation of silicon-on-aluminum nitride usingion-cut and theoretical investigation of self-heating effects,Materials Letters59(2005)510–513,和C.Men等人,Fabrication of SOI structure with AlNfilm as buried insulator by Ion-Cut process,Applied Surface Science199(2002)287–292中所述，AlN层可在标准(100)硅晶片上通过金属等离子体浸没离子注入-沉积(Me-PIIID)，或通过具有Al电子束蒸发且同时氮离子束轰击的离子束增强沉积(IBED)形成。接着沉积的膜可直接结合到具有先前已注入高能氢离子的标准(100)硅晶片以形成埋层。可接着加热结合的晶片以加强晶片之间的结合并使用离子切割或智能切割TM法使注入的晶片的表面层分离。得到的是氮化铝上硅(silicon-on-aluminumnitride)或“SOAN”衬底。
尽管SOAN基底有前途，它们还没有发展超过研究阶段且不是市售的。本发明的发明者认为这可能由硅和氮化铝表面之间的不良结合导致，不仅由于表面粗糙度和晶片平坦度之类的常见因素，还由于这两种材料之间固有的差结合强度。沉积的AlN层的质量有点差也可能起了作用。
理想的是提供绝缘体上硅制品和绝缘体上硅制品的形成方法，该方法减轻了现有技术的一个或更多困难，或至少提供了有用的替代品。
发明内容
本发明的一些实施方式涉及制造绝缘体上硅制品的方法，该方法包括：
形成热连接至第一硅衬底的第一氮化铝层；
形成热连接至第二硅衬底的第二氮化铝层，该第二衬底至少包括硅表面层；
将第一和第二衬底的第一和第二氮化铝层结合在一起，使得第一和第二氮化铝层被布置在第一和第二衬底之间；以及
移除第二衬底的大部分以留下通过第一和第二氮化铝层与第一硅衬底电绝缘但热连接至第一硅衬底的硅层。
在一些实施方式中，第一硅衬底具有至少100Ohm-cm的电阻率。在一些实施方式中，第一硅衬底具有(111)晶体取向。在其他实施方式中，第一硅衬底具有(100)晶体取向。
在一些实施方式中，第一氮化铝层在第一硅衬底上外延生长。在一些实施方式中，第二氮化铝层在第二衬底上外延生长。在一些实施方式中，第一和第二氮化铝层在第一和第二衬底上同时外延生长。
在一些实施方式中，至少第一氮化铝层具有(002)晶体取向。在一些实施方式中，硅层具有(100)晶体取向。在一些实施方式中，硅层具有至少100Ohm-cm的电阻率。在一些实施方式中，第二衬底是体硅衬底。
在一些实施方式中，所述移除包括使用离子切割工艺分离体硅衬底。
在一些实施方式中，第二衬底是绝缘体上硅衬底。
在一些实施方式中，该方法包括在第一衬底和第二衬底上形成各自的氮化硅层；其中第一和第二氮化铝层在各自的氮化硅层上形成。
在一些实施方式中，该方法包括在第一和第二氮化铝层上分别形成第一和第二结合层；其中所述结合包括将第一和第二衬底的第一和第二结合层结合在一起，使得第一和第二结合层被布置在第一和第二氮化铝层之间。
在一些实施方式中，第一和第二结合层是硅层。
本发明的一些实施方式涉及绝缘体上硅制品的制造方法，该方法包括：
在单晶硅衬底上外延生长氮化铝层；以及
在氮化铝层上外延生长硅层；
其中硅层通过氮化铝层与硅衬底电绝缘但热连接至硅衬底。
本发明的一些实施方式涉及绝缘体上硅制品，包括：
(100)硅层；
硅衬底；以及
布置在(100)硅层和硅衬底之间的(002)氮化铝层，使得(100)硅层通过氮化铝层与硅衬底电绝缘但热连接至硅衬底。
在一些实施方式中，硅衬底具有(111)取向。在一些实施方式中，硅衬底、硅层和氮化铝层是相互外延的(mutually epitaxial)。
本发明的一些实施方式涉及绝缘体上硅制品，包括：
硅层；
硅衬底；
布置在硅层和硅衬底之间的氮化铝层；以及
布置在氮化铝层之间的至少一个结合层；
其中，硅层通过氮化铝层与硅衬底电绝缘但热连接至硅衬底。
在一些实施方式中，至少一个结合层包括至少一个硅层。
所得的具有高导热性的低成本衬底能够制造用于高频率和功率应用的高性能全耗尽或部分耗尽互补金属氧化物半导体(CMOS)电路，同时减轻自热效应。该衬底和其压电AlN层还能够制造高品质(high-Q)表面声波(SAW)器件。
附图说明
本发明一些实施方式在下文仅以示例的方法参考附图描述，其中：
图1是根据本发明的一些实施方式制造绝缘体上硅(SOI)制品或产品的工艺的流程图；
图2至图6是根据图1的工艺示出两种硅衬底的处理的侧面剖视图，其中：
图2示出了两个硅衬底；
图3示出了具有在其上形成各自氮化铝(AlN)层的硅衬底；
图4和图5示出了两个衬底通过其AlN层相互结合以形成叠层；
图6示出一个硅衬底的大部分已被移除，只剩薄硅层后的叠层，从而提供SOI制品或产品；
图7至图11是示出图1工艺所述示例的示意性侧面剖视图，其中：
图7示出了穿过AlN层并进入图3晶片中的一个的硅晶片以形成氢埋层的氢的离子注入；
图8和图9示出两种衬底通过其AlN层的相互结合以形成叠层；
图10示出了沿着对应于氢层的结构缺陷的层注入的衬底的分离以仅留下薄硅层；以及
图11示出了抛光去除分离产生的表面粗糙后的最终SOI制品；以及
图12是根据本发明另外的实施方式制造绝缘体上硅(SOI)制品或产品的替代工艺的流程图。
具体实施方式
图1是用于制造绝缘体上硅(SOI)制品或产品的工艺的流程图。该工艺从两个衬底202、204开始，如图2所示。第一衬底202为硅衬底且可为硅晶片。第一衬底202可具有至少100Ohm-cm的相对较高的电阻率。
第二衬底204可为至少包括硅表面层的任何类型的衬底。例如，第二衬底可为硅晶片或绝缘体上硅晶片。第二衬底204的硅表面可具有至少100Ohm-cm的相对较高的电阻率。
工艺的步骤102中，第一氮化铝层302在第一衬底202上形成或至少热连接至第一衬底202，且第二氮化铝层304在第二衬底204上形成或至少热连接至第二衬底204，如图3所示。一般而言，每个AlN层302、304的厚度根据其将用于的应用选择，但通常在约100nm至1μm的范围内。
AlN层302、304可通过多种方法中的任一种形成，这些方法包括本领域技术人员已知的标准方法，例如脉冲激光沉积、反应溅射、金属有机化学气相沉积(MO-CVD)、氢化物气相外延(HVPE)、分子束外延(MBE)、金属等离子体浸没离子注入-沉积(Me-PIIID)、或具有Al电子束蒸发且同时氮离子束轰击的离子束增强沉积(IBED)。在一些实施例中，第一和第二氮化铝层302、304平行地(即，同时地)在相同装置中形成，从而提高了效率并降低了工艺的成本。在其他实施方式中，第一和第二氮化铝层302、304可独立地形成。
在一些实施方式中，在形成氮化铝层302、304之前至少一个第三材料的相对薄的层在衬底202、204的硅表面上形成，以便增强衬底202、204的硅表面与氮化铝层302、304之间的粘附。在一些实施方式中，第三材料是氮化硅层。在一些实施方式中，氮化硅层的厚度为约5nm。然而，如本领域技术人员将明白的，在其他实施方式中可使用其他厚度和材料且为在本文描述，且一般一种或多种其他材料的一个或多个相对较薄的层可在硅衬底202、204和氮化铝层302、304中的一者或二者之间形成。
在一些实施方式中，第一氮化铝层302是在第一衬底202的单晶硅表面生长的外延层。在一些实施方式中，两个氮化铝层302、304均是在各自衬底202、204的单晶硅表面生长的外延层。这确保了AlN层302、304到硅表面的强结合，且还确保了AlN表面的RMS表面粗糙度＜1nm。在一些实施方式中，至少第一氮化铝层302是具有(002)晶体取向的单晶层，因为氮化铝的这种取向对于压电应用具有可取的特性。在一些实施方式中，两个氮化铝层302、304均形成有这种晶体取向。在一些实施方式中，第一硅衬底202选择具有(111)晶体取向，因为(002)氮化铝在这种取向的硅上最易于生长，虽然如本领域技术人员所知，其还可生长在(100)Si上。在一些实施方式中，第二衬底204的硅表面具有(100)晶体取向。这可是有利于的，因为多数标准硅处理(特别是CMOS法)是为了(100)硅设定的。
如图4和图5所示，在步骤104中第二衬底204被翻转且使氮化铝层302、304的表面合在一起以开始氮化铝层302、304之间的结合并形成叠层，其中氮化铝层302、304被布置在第一和第二衬底202、204之间。因为结合表面均为具有低表面粗糙度的氮化铝表面，融合或“直接”结合可被用来形成氮化铝层302、304之间的强结合。如本领域技术人员已知的，融合结合通过使叠层进行低温加热处理加强。如果氮化铝层302、304难以区分(如，如果它们通过相同的工艺形成并具有相同的晶体取向)，则一旦结合了，可认为它们形成单个氮化铝层502(尽管如此分开的AlN层仍在图5和图6中呈现)。两个氮化铝层302、304的面对面结合还在两个硅衬底202、204之间提供比可为其他情况的氮化铝更大的厚度，且其中氮化铝层302、304同时形成，这被实现而不需要增加总沉积/生长时间。
如将被本领域技术人员领会的，当暴露到氧气中，氮化铝很快被氧化，且氮化铝层302、304上氧化层的形成具有潜力减少这两层302、304之间结合的强度。可采取一些预防措施抑制这种氧化，包括层302、304生长后立刻进行结合步骤并全程将层302、304保持在真空中，通过覆盖层302、304或通过形成AlN层302、304使得其具有富氮表面。
在替代实施方式中，氮化铝层302、304通过在氮化铝层302、304上形成各自的第一和第二硅层被“覆盖”。如在上述实施方式中，第二衬底204被翻转，但在该实施方式中硅层的表面被合在一起以开始其之间的相互结合，形成叠层，其中硅层被布置在氮化铝层302、304之间，而氮化铝层302、304相应地被布置在第一和第二衬底202、204之间。如本领域技术人员已知的，硅表面之间的融合或“直接”结合是标准的良好特征化的工艺，其在两个硅表面之间提供强结合，因此，本文中在你氮化铝层302、304之间提供强结合。硅“结合”层相对于氮化铝层302、304的厚度可非常薄(如，约50nm)，因此对层叠层的总体导热性影响最小。事实上，本领域技术人员将明白的是，使用极薄的膜用于结合层的能力在其他实施方式中允许除了硅之外的一种或多种材料被用于此目的，甚至是具有较低导热性的材料，前提条件是当一个衬底被翻转且结合层的两面结合在一起时，其对氮化铝层302、304和彼此(或其自身，当使用相同材料时)具有良好的粘附。例如，在一个此类实施方式中，氮化硅结合层在氮化铝层302、304上形成，接着如上述结合在一起。
步骤106中，移除大部分第二衬底留下硅的相对较薄的层602。在一些实施方式中，这使用结合和回蚀工艺完成，如在标准BE-SOI晶片工艺中。在第二衬底204是绝缘体上硅衬底或晶片的实施方式中，这可通过蚀刻和/或研磨掉第二衬底204直到绝缘体和表面硅层之间的交界面完成。在一些实施方式中，移除使用本领域技术人员已知的智能切割TM或离子切割工艺完成。在任何情况下，得到的硅层602的表面可随需要抛光。
在替代工艺中，如图12的流程图所示，第一硅衬底202和外延(002)氮化铝层302如上所述在步骤1202形成。然而，不是使用晶片结合技术，步骤1204中新硅层在(002)氮化铝层302上外延生长，且全部工艺可在一个反应器或生长室中进行。硅层可生长为具有(100)取向或(111)取向。
上述工艺的所得是绝缘体上硅(SOI)制品或产品，其中硅602的薄层通过氮化铝502层与支撑硅衬底202电绝缘。不像使用其他绝缘材料的SOI结构，氮化铝层502的高导热性提供用于从硅层602到硅衬底202的热传导的有效率的路径，从而减轻形成在硅层602中或其上的器件的热限制。
在一些实施方式中，硅(Si)202的基底或衬底是具有至少40Ohm-cm电阻率的高电阻率衬底且在一些实施方式中为至少100Ohm-cm以提高电子器件(包括RF器件)的高频率(如，GHz和以上)特性和在硅层602中或从硅层602形成的高品质无源器件。
因此本发明上述实施方式包括具有高导热性的相对低成本SOI衬底，其能够制造用于高频率和功率的应用的高性能全耗尽或部分耗尽互补金属氧化物硅(CMOS)电路以解决自热效应。氮化铝层502具有优异的热稳定性、高电阻率、和接近于硅的热膨胀系数，从而降低了分层的风险。
实施例
200nm厚的AlN层702、704在约300℃的温度下通过反应溅射(RS)同时沉积在两个硅晶片706、708的干净硅表面上。晶片706、708有600μm厚，体单晶晶片具有＜1nm的表面粗糙度和＞100Ohm-cm的高电阻率。两个晶片706、708均具有(100)晶体取向。两个AlN层702、704均生长具有富氮表面以降低氧化，从而增加两个AlN层702、704之间的结合强度。
如图7所示，(仅)一个硅晶片708接着使用氢离子710离子注入穿过AlN层704到150keV处6×1016cm-2的能量密度或磁录密度。这在低于晶片表面约1.21±0.01μm的深度714处形成氢埋层712，即，AlN：Si界面下约1.0μm。
如图8所示，AlN层702、704接着使用Karl Suss SB6VAC晶片结合机在室温下面对面结合。结合过程中，开始施加小的压力到中央并接着施加1个大气压力到整个晶片叠层约1分钟。
所得晶片叠层在图9中示出。结合强度接着通过低温短期(2小时120℃)加热叠层增加，接着升高温度进行较长时期(约300℃10小时)以提高结合强度。然后可认为两个相互结合的AlN层702、704组成单个AlN层902。
如图10所示，晶片叠层接着在氮气中加热到450℃15分钟使氢注入的Si晶片902沿着对应于掩埋的氢层712的结构缺陷的埋层分裂，仅留下附接到AlN层的相对较薄(≈1.0μm)的硅层1002。接着叠层在氮气环境1000℃下进行1小时的进一步热处理以进一步提高结合强度且还退火剩余硅层1002中的注入缺陷。
移除转移晶片906的分离部分1004，接着使用化学机械抛光(CMP)抛光剩余的薄的结合的硅层1002以去除硅层1002的离子切割分离引起的表面粗糙度1006，且在本实施例中还充分降低其厚度。控制CMP工艺使得最终的Si层具有仅约的厚度。然而，CMP工艺一般可被配置以提供必要的Si层1102的任何实际需要厚度。例如，0.25μm全耗尽(FD)CMOS工艺要求约的硅层厚度。相比之下，0.5μm FD工艺要求约的厚度，如在本实例中的情况。
这些步骤得到的是图11示出的布置在厚Si衬底706上的SOI晶片产品，其由布置在电绝缘但导热的AlN的400nm层902上的器件品质(100)Si的层1102组成。
本领域技术人员将领会不背离本发明范围的许多修改。

Claims (24)

1.一种制造绝缘体上硅制品的方法，所述方法包括：
形成热连接至第一硅衬底的第一氮化铝层；
形成热连接至第二硅衬底的第二氮化铝层，所述第二衬底至少包括硅表面层；
将所述第一衬底和所述第二衬底的所述第一氮化铝层和所述第二氮化铝层结合在一起，使得所述第一氮化铝层和所述第二氮化铝层被布置在所述第一衬底和所述第二衬底之间；以及
移除所述第二衬底的大部分以留下通过所述第一氮化铝层和所述第二氮化铝层与所述第一硅衬底电绝缘但热连接至所述第一硅衬底的硅层。
2.根据权利要求1所述的方法，其中，所述第一硅衬底具有至少100Ohm-cm的电阻率。
3.根据权利要求1或2所述的方法，其中，所述第一硅衬底具有(111)晶体取向。
4.根据权利要求1或2所述的方法，其中，所述第一硅衬底具有(100)晶体取向。
5.根据权利要求1至4中任一项所述的方法，其中，所述第一氮化铝层在所述第一硅衬底上外延生长。
6.根据权利要求1至5中任一项所述的方法，其中，所述第二氮化铝层在所述第二衬底上外延生长。
7.根据权利要求1至4中任一项所述的方法，其中，所述第一氮化铝层和所述第二氮化铝层在所述第一衬底和所述第二衬底上同时外延生长。
8.根据权利要求5至7中任一项所述的方法，其中，所述氮化铝层中的至少所述第一氮化铝层具有(002)晶体取向。
9.根据权利要求1至8中任一项所述的方法，其中，所述硅层具有(100)晶体取向。
10.根据权利要求1至9中任一项所述的方法，其中，所述硅层具有至少100Ohm-cm的电阻率。
11.根据权利要求1至10中任一项所述的方法，其中，所述第二衬底是体硅衬底。
12.根据权利要求1所述的方法，其中，所述移除包括使用离子切割工艺分离所述体硅衬底。
13.根据权利要求1至10中任一项所述的方法，其中，所述第二衬底是绝缘体上硅衬底。
14.根据权利要求1至13中任一项所述的方法，包括在所述第一衬底和所述第二衬底上形成各自的氮化硅层；其中所述第一氮化铝层和所述第二氮化铝层在所述各自的氮化硅层上形成。
15.根据权利要求1至14中任一项所述的方法，包括在所述第一氮化铝层和所述第二氮化铝层上形成各自的第一结合层和第二结合层；其中所述结合包括将所述第一衬底和所述第二衬底的所述第一结合层和所述第二结合层结合在一起，使得所述第一结合层和所述第二结合层被布置在所述第一氮化铝层和所述第二氮化铝层之间。
16.根据权利要求15所述的方法，其中，所述第一结合层和所述第二结合层是硅层。
17.一种制造绝缘体上硅制品的方法，所述方法包括：
在单晶硅衬底上外延生长氮化铝层；以及
在所述氮化铝层上外延生长硅层；
其中，所述硅层通过所述氮化铝层与所述硅衬底电绝缘但热连接至所述硅衬底。
18.一种由权利要求1至17中任一项制造的绝缘体上硅制品。
19.一种绝缘体上硅制品，包括
(100)硅层；
硅衬底；以及
布置在所述(100)硅层和所述硅衬底之间的(002)氮化铝层，使得所述(100)硅层通过所述氮化铝层与所述硅衬底电绝缘但热连接至所述硅衬底。
20.根据权利要求19所述的制品，其中，所述硅衬底具有(111)取向。
21.根据权利要求19或20所述的制品，其中，所述硅衬底、所述硅层和所述氮化铝层是相互外延的。
22.根据权利要求18至21中任一项所述的制品，包括布置在所述硅衬底和所述硅层中的至少一个与所述氮化铝层之间的至少一个第三材料的中间层。
23.一种绝缘体上硅制品，包括：
硅层；
硅衬底；以及
布置在所述硅层与所述硅衬底之间的氮化铝层；以及
布置在所述氮化铝层之间的至少一个结合层；
其中，所述硅层通过所述氮化铝层与所述硅衬底电绝缘但热连接至所述硅衬底。
24.根据权利要求23所述的制品，其中，所述至少一个结合层包括至少一个硅层。
CN201280054147.8A 2011-11-04 2012-11-02 绝缘体上硅制品的制造方法 Pending CN104094399A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161556121P 2011-11-04 2011-11-04
US61/556,121 2011-11-04
PCT/AU2012/001348 WO2013063652A1 (en) 2011-11-04 2012-11-02 Method of producing a silicon-on-insulator article

Publications (1)

Publication Number Publication Date
CN104094399A true CN104094399A (zh) 2014-10-08

Family

ID=48191116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054147.8A Pending CN104094399A (zh) 2011-11-04 2012-11-02 绝缘体上硅制品的制造方法

Country Status (5)

Country Link
US (1) US9142448B2 (zh)
JP (1) JP2015502655A (zh)
KR (1) KR20140118984A (zh)
CN (1) CN104094399A (zh)
WO (1) WO2013063652A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682661A (zh) * 2018-04-17 2018-10-19 中芯集成电路（宁波）有限公司 一种soi基底及soi基底的形成方法
CN109935546A (zh) * 2018-06-27 2019-06-25 北京工业大学 一种新型soi衬底的结构及其制备方法
CN112888654A (zh) * 2018-10-18 2021-06-01 罗伯特·博世有限公司 具有布置在微机电结构的腔中的功能元件的微机电结构
CN114815048A (zh) * 2022-03-09 2022-07-29 上海交通大学 硅基氮化铝混合波导及其实现方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015502655A (ja) 2011-11-04 2015-01-22 ザ シラナ グループ プロプライエタリー リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｔｄ シリコン・オン・インシュレータ物質およびそれを製造する方法
GB201121655D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
US20150311138A1 (en) * 2014-04-29 2015-10-29 Qualcomm Incorporated Transistors with improved thermal conductivity
WO2017093829A1 (en) * 2015-12-04 2017-06-08 The Silanna Group Pty Ltd Semiconductor on insulator substrate
US9670061B1 (en) 2016-09-12 2017-06-06 International Business Machines Corporation Flexible electronics for wearable healthcare sensors
SG11201912503WA (en) * 2017-07-14 2020-01-30 Shinetsu Chemical Co Device substrate with high thermal conductivity and method of manufacturing the same
CN111653473B (zh) * 2020-04-26 2023-10-13 西安电子科技大学 一种散热增强的硅基氮化镓微波器件材料结构
JP7390619B2 (ja) * 2020-06-01 2023-12-04 国立大学法人東北大学 原子拡散接合法及び接合構造体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
JP2015502655A (ja) 2011-11-04 2015-01-22 ザ シラナ グループ プロプライエタリー リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｔｄ シリコン・オン・インシュレータ物質およびそれを製造する方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682661A (zh) * 2018-04-17 2018-10-19 中芯集成电路（宁波）有限公司 一种soi基底及soi基底的形成方法
CN109935546A (zh) * 2018-06-27 2019-06-25 北京工业大学 一种新型soi衬底的结构及其制备方法
CN109935546B (zh) * 2018-06-27 2022-02-08 北京工业大学 一种新型soi衬底的结构及其制备方法
CN112888654A (zh) * 2018-10-18 2021-06-01 罗伯特·博世有限公司 具有布置在微机电结构的腔中的功能元件的微机电结构
CN112888654B (zh) * 2018-10-18 2024-02-13 罗伯特·博世有限公司 具有布置在微机电结构的腔中的功能元件的微机电结构
US11939215B2 (en) 2018-10-18 2024-03-26 Robert Bosch Gmbh Microelectromechanical structure including a functional element situated in a cavity of the microelectromechanical structure
CN114815048A (zh) * 2022-03-09 2022-07-29 上海交通大学 硅基氮化铝混合波导及其实现方法
CN114815048B (zh) * 2022-03-09 2023-11-14 上海交通大学 硅基氮化铝混合波导及其实现方法

Also Published As

Publication number Publication date
KR20140118984A (ko) 2014-10-08
JP2015502655A (ja) 2015-01-22
WO2013063652A1 (en) 2013-05-10
US20140312424A1 (en) 2014-10-23
US9142448B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN104094399A (zh) 绝缘体上硅制品的制造方法
JP7550202B2 (ja) 加工基板に集積されているｒｆデバイス
KR101876912B1 (ko) 무선 주파수 또는 전력 응용들을 위한 전자 장치 및 그와 같은 장치를 제조하는 프로세스
KR101525611B1 (ko) 하이브리드 부품들의 제조 방법
US10734303B2 (en) Power and RF devices implemented using an engineered substrate structure
US10270413B2 (en) Advanced thermally compensated surface acoustic wave device and fabrication
CN1315155C (zh) 一种绝缘层上硅结构的制备方法
CN102347219A (zh) 形成复合功能材料结构的方法
CN102859737A (zh) 用于制造铁电器件的方法
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
US9177961B2 (en) Wafer with intrinsic semiconductor layer
CN116705594A (zh) 一种薄膜半导体与金刚石复合衬底及其制造方法
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
CN100379030C (zh) 具有电容器的单片集成soi电路
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
JP5978986B2 (ja) 高周波半導体装置及び高周波半導体装置の製造方法
TW201729339A (zh) 絕緣體上半導體型基板
CN1153283C (zh) 以氧化铝为埋层的绝缘层上硅结构的衬底材料的制备方法
WO2018055838A1 (ja) 半導体素子の製造方法及び半導体基板
KR20220158248A (ko) 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정
EP4229676A1 (en) Methods and systems for fabrication of mmic and rf devices on engineered substrates
JP2013187352A (ja) 半導体装置およびその製造方法
JP2011138818A (ja) 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法
KR101841359B1 (ko) 모놀리틱 3차원 반도체 구조물 및 이의 제조방법
CN112530855B (zh) 复合异质集成半导体结构、半导体器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141008

WD01 Invention patent application deemed withdrawn after publication