CN108682661A - 一种soi基底及soi基底的形成方法 - Google Patents

一种soi基底及soi基底的形成方法 Download PDF

Info

Publication number
CN108682661A
CN108682661A CN201810343690.9A CN201810343690A CN108682661A CN 108682661 A CN108682661 A CN 108682661A CN 201810343690 A CN201810343690 A CN 201810343690A CN 108682661 A CN108682661 A CN 108682661A
Authority
CN
China
Prior art keywords
layer
silicon
conduction material
soi substrate
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810343690.9A
Other languages
English (en)
Inventor
陈达
罗海龙
李伟
叶菲
张俊龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201810343690.9A priority Critical patent/CN108682661A/zh
Publication of CN108682661A publication Critical patent/CN108682661A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

公开了一种SOI基底及SOI基底的形成方法。该SOI基底包括底层硅、位于所述底层硅上的埋氧层、位于所述埋氧层上的顶层硅，所述埋氧层包括至少一个顶部开口的槽，所述槽底部的埋氧层厚度大于等于零，小于设定值；所述槽中填充有导热材料，且所述导热材料与所述顶层硅绝缘设置。本发明在埋氧层中引入具有高热导率的导热材料，促进了埋氧层的热传导，解决了SOI结构的自加热问题，因此本发明的SOI基底具有更好的散热性能。

Description

一种SOI基底及SOI基底的形成方法
技术领域
本发明涉及集成电路制造工艺领域，更具体地，涉及一种SOI基底及SOI基底的形成方法。
背景技术
SOI结构可以是绝缘衬底加顶层单晶硅层的双层，也可以是绝缘薄层为中间层的三明治结构。在进行器件制作时，仅使用顶层的薄硅层来作为器件制作层，即形成源、漏、沟道区等结构。衬底仅起支撑作用，三明治结构中埋层器件制作层与衬底在电学上隔离开，从而减少了衬底对器件性能的影响。
现有技术中，通常采用结合了离子注入和键合的双重优势的Smartcut工艺来制备SOI基底。其步骤如图1所示，第一步是在室温的环境下使一硅片B 20热氧化，并注入一定剂量氢离子(H+)，第二步是常温下与另一非氧化的硅片A 10进行键合，第三步是低温退火使注入氢离子形成气泡令硅片B 20剥离，后高温退火增强硅片A 10和硅片B 20的键合力度，第四步是使硅片表面平坦化。
常规的SOI结构是以氧化硅作为绝缘氧化埋层，其热传导效率低，会导致基于该结构的功率器件产生自加热效应，造成器件的饱和驱动电流下降，跨导畸变以及载流子的负微分迁移率等效应，使得SOI技术的应用受到一定的限制。因此，有必要提出一种能够提高SOI结构散热性能的方法。
公开于本发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
为了解决SOI结构的自加热问题，提高SOI结构的散热性能，本发明提出了一种SOI基底及其形成方法。
根据本发明的第一方面，提出一种SOI基底，包括底层硅、位于所述底层硅上的埋氧层、位于所述埋氧层上的顶层硅，其中，所述埋氧层包括至少一个顶部开口的槽，所述槽底部的埋氧层厚度大于等于零，小于设定值；
所述槽中填充有导热材料，且所述导热材料与所述顶层硅绝缘设置。
可选地，所述导热材料为绝缘导热材料。
可选地，所述绝缘导热材料为AlN。
可选地，所述导热材料为非绝缘导热材料，在所述埋氧层和所述顶层硅之间还具有绝缘导热层。
可选地，所述非绝缘导热材料为石墨烯粉体，或石墨薄膜。
可选地，所述绝缘导热层为AlN层，厚度为50-200nm。
可选地，所述槽为贯穿所述埋氧层的通孔，所述埋氧层中具有多个呈阵列排布的所述通孔。
可选地，所述槽为贯穿所述埋氧层的长条形槽，所述埋氧层中具有多条平行设置的所述长条形槽。
根据本发明的另一方面，提出一种SOI基底的形成方法，包括：
提供第一硅衬底，在所述第一硅衬底上表面形成第一介质层；
在所述第一介质层中形成至少一个顶部开口的槽，所述槽底部的第一介质层厚度大于等于零，小于设定值；
在所述槽中填充导热材料；
提供第二硅衬底，在所述第二硅衬底中形成有氢注入层；
将所述第一硅衬底和所述第二硅衬底键合，之后剥离所述氢注入层外侧的第二硅衬底部分，与所述第一硅衬底结合的第二硅衬底部分作为顶层硅，所述第一硅衬底作为底层硅；
其中，所述导热材料与所述顶层硅绝缘设置。
可选地，所述导热材料为绝缘导热材料。
可选地，所述绝缘导热材料为AlN。
可选地，所述导热材料为非绝缘导热材料，在所述第一介质层上形成绝缘导热层。
可选地，所述绝缘导热层为AlN层，厚度为50-200nm。
可选地，所述非绝缘导热材料为石墨烯粉体，或石墨薄膜。
可选地，所述槽为贯穿所述第一介质层的通孔，所述第一介质层中具有多个呈阵列排布的所述通孔。
可选地，所述槽为贯穿所述第一介质层的长条形槽，所述第一介质层中具有多条平行设置的所述长条形槽。
与现有技术相比，本发明的技术方案具有以下优点：
在埋氧层中引入导热材料，促进了埋氧层的热传导，解决了SOI结构的自加热问题，因此本发明的SOI基底具有更好的散热性能。
本发明的方法具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的，或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述，这些附图和具体实施方式共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1示出了现有技术中利用Smartcut工艺制备SOI基底的步骤；
图2为根据本发明的实施例一的SOI基底的形成方法的流程图；
图3为制备第二硅衬底的流程图；
图4为根据本发明的实施例一的SOI基底中的圆形通孔阵列的示意图；
图5为根据本发明的实施例一的SOI基底中的纵向长条形槽的示意图；
图6为根据本发明的实施例一的SOI基底中的横向长条形槽的示意图；
图7为根据本发明的实施例三的SOI基底的形成方法的流程图。
附图标记说明：
10-硅片A
20-硅片B
11-第一硅衬底
12-第一介质层
13-槽
14-绝缘导热层
21-第二硅衬底
22-氢注入层。
具体实施方式
为了解决SOI结构的自加热问题，提高SOI结构的散热性能，本发明提出了一种SOI基底，其包括底层硅、位于所述底层硅上的埋氧层、位于所述埋氧层上的顶层硅，其中，所述埋氧层包括至少一个顶部开口的槽，所述槽底部的埋氧层厚度大于等于零，小于设定值；所述槽中填充有导热材料，且所述导热材料与所述顶层硅绝缘设置。
相应地，本发明还提出了一种SOI基底的形成方法，包括：
提供第一硅衬底，在所述第一硅衬底上表面形成第一介质层；
在所述第一介质层中形成至少一个顶部开口的槽，所述槽底部的第一介质层厚度大于等于零，小于设定值；
在所述槽中填充导热材料；
提供第二硅衬底，在所述第二硅衬底中形成有氢注入层；
将所述第一硅衬底和所述第二硅衬底键合，之后剥离所述氢注入层外侧的第二硅衬底部分；
其中，所述导热材料与所述第二硅衬底绝缘设置。
下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。
实施例一
参考图2，本实施例中的SOI基底的形成方法包括：
步骤a：提供第一硅衬底11，在第一硅衬底11上表面形成第一介质层12。
在本实施例中，第一介质层12是对第一硅衬底11上表面进行热氧化而形成的氧化硅绝缘层。
步骤b：在第一介质层12中形成至少一个顶部开口的槽13，所述槽底部的第一介质层12的厚度大于等于零，小于设定值。
在本实施例中，通过以下方法在第一介质层12中形成至少一个顶部开口的槽13：利用光刻定义的所述槽的形状和尺寸，通过干法刻蚀从第一介质层12顶部开始刻蚀，在刻蚀到槽底部的第一介质层12的厚度为所期望厚度时停止刻蚀。所期望厚度在零与设定值之间，所述设定值可以根据实际散热情况而确定。
步骤c：在槽13中填充绝缘导热材料。
所述绝缘导热材料优选有良好绝缘能力又具有良好散热能力的AlN材料。
步骤d：提供第二硅衬底21，在第二硅衬底21中形成氢注入层22。
在本实施例中，通过图3所示的步骤制备在其中形成氢注入层22的第二硅衬底21：
步骤a’：提供第二硅衬底21；
步骤b’：对第二硅衬底21进行氢注入；
步骤c’：在第二硅衬底21中形成氢注入层22。
在本实施例中，对第二硅衬底21进行氢注入，例如可以将计量为6×1016/cm2，能量为150Kev的氢注入到第二硅衬底21中。
步骤e：将第一硅衬底11和第二硅衬底21键合，之后剥离氢注入层15外侧的第二硅衬底部分。与第一硅衬底11结合的第二硅衬底21部分作为顶层硅，第一硅衬底11作为底层硅。
在本实施例中，将第一硅衬底11和第二硅衬底21在室温下亲水键合，之后进行低温退火使注入氢离子形成气泡令硅片剥离，从而形成了如图2中步骤f所示的结构，其中，第一介质层12作为埋氧层，在埋氧层之上的为顶层硅。
具体地，对键合后的两个硅片进行热处理(400℃～600℃)，第二硅衬底21从注氢形成的气泡层处裂开，将上层硅转移到第一硅衬底11上，形成所需的SOI基底。然后在氮气保护下进行1100℃热退火，时间为1小时，以使键合界面形成稳定的化学键，并修复顶层硅中间的氢注入损伤，从而加强键合强度。
实施例二
本发明还提供一种SOI基底，参考图2f，SOI基底包括底层硅11、位于底层硅11上的埋氧层12、位于埋氧层12上的顶层硅21，埋氧层12包括至少一个顶部开口的槽13，槽底部的埋氧层厚度大于等于零，小于设定值；槽13中填充有绝缘导热材料。
通过在埋氧层12中引入热导率高于埋氧层12的导热材料，促进了埋氧层的热传导，解决了SOI结构的自加热问题，提高了SOI结构的散热性能。
所述绝缘导热材料优选为具有良好绝缘能力又具有良好散热能力的AlN材料。
当埋氧层12中的顶部开口的槽底部的埋氧层厚度为零时，形成贯穿整个埋氧层的槽13，从而使得器件产生的热量通过AlN材料经由衬底释放出去，器件不断产生的热量不再积累在有源区，解决了SOI器件的自加热现象。
当埋氧层12中的顶部开口的槽底部的埋氧层厚度不为零时，槽13未贯穿整个埋氧层12，在槽底部的埋氧层厚度小于设定值的情况下，仍然可以起到散热的作用，改善SOI器件的自加热现象。所述设定值可以根据实际散热情况而确定。
在本实施例中，槽13可以为贯穿埋氧层12的通孔，埋氧层12中具有多个呈阵列排布的所述通孔。所述通孔可以为圆形通孔、方形通孔，或者其他工艺能够实现的通孔形状。图4为SOI基底中的圆形通孔阵列的示意图。如图4所示，通孔13广泛且均匀分布在整个埋氧层12区域，更有利于热量的释放。
在本实施例中，槽13可以为贯穿埋氧层12的长条形槽，所述埋氧层中具有多条平行设置的所述长条形槽。图5为SOI基底中的纵向长条形槽的示意图，图6为SOI基底中的横向长条形槽的示意图。如图5、图6所示，长条形槽13广泛且均匀分布在整个埋氧层12区域，更有利于热量的释放。
实施例三
图7为根据本发明的第三实施例的SOI基底的形成方法的流程图，该形成方法与第一实施例的形成方法的区别在于：在步骤c中所填充的导热材料为非绝缘导热材料，并且在步骤d中，在第一介质层12上表面形成绝缘导热层14。
可以利用PVD、CVD、溶液法中的一种在槽13中沉积石墨烯粉体，或石墨薄膜。
在形成AlN薄膜之前，优选对第一介质层12进行CMP磨平，以便得到高质量AlN薄膜。
实施例四
本发明还提供一种SOI基底，参考图7f，SOI基底包括底层硅11、位于底层硅11上的埋氧层12、位于埋氧层12上的绝缘导热层14、位于绝缘导热层14上的顶层硅21，埋氧层12包括至少一个顶部开口的槽13，槽底部的埋氧层厚度大于等于零，小于设定值；槽13中填充有绝缘导热材料。
由于槽13中填充的是非绝缘导热材料，因此需要在该非绝缘导热材料与埋氧层12的复合结构上方沉积一层绝缘导热层14，使得顶层硅21与底层硅11之间绝缘，以隔绝外加电磁干扰通过底层硅11传导至顶层硅21。
所述非绝缘导热材料优选为石墨烯粉体，或石墨薄膜。石墨薄膜的热导率为700W/mK，石墨烯粉体的热导率则为5300W/mK，与Si、SiO2、AlN相比，石墨材料具有热导率更大的优势。
绝缘导热层14优选为AlN薄膜，且进一步优选为厚度均匀、表面平整度高且致密的AlN薄膜。所述AlN薄膜的厚度优选为50-200nm。AlN薄膜厚度的选择依据在于绝缘能力与散热能力之间的平衡。由于需要绝缘，隔绝衬底噪声或从衬底传上来的电信号，所以不能过薄，而厚度的增加又抑制了散热能力，因此需要在满足绝缘的条件下令AlN薄膜尽可能地薄。
实施例四与实施例二的不同之处在于槽13中所填充的导热材料为非绝缘导热材料，并且在埋氧层12和顶层硅21之间还具有绝缘导热层14，其他部分与实施例二相同。
本领域技术人员应理解，上面对本发明的实施方式的描述的目的仅为了示例性地说明本发明的实施方式的有益效果，并不意在将本发明的实施方式限制于所给出的任何示例。
以上已经描述了本发明的各实施方式，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施方式。在不偏离所说明的各实施方式的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施方式的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施方式。

Claims (14)

1.一种SOI基底，包括底层硅、位于所述底层硅上的埋氧层、位于所述埋氧层上的顶层硅，其特征在于，所述埋氧层包括至少一个顶部开口的槽，所述槽底部的埋氧层厚度大于等于零，小于设定值；
所述槽中填充有导热材料，且所述导热材料与所述顶层硅绝缘设置。
2.根据权利要求1所述的SOI基底，其特征在于，所述导热材料为绝缘导热材料；优选地，所述绝缘导热材料为AlN。
3.根据权利要求1所述的SOI基底，其特征在于，所述导热材料为非绝缘导热材料，在所述埋氧层和所述顶层硅之间还具有绝缘导热层。
4.根据权利要求3所述的SOI基底，其特征在于，所述非绝缘导热材料为石墨烯粉体，或石墨薄膜。
5.根据权利要求3所述的SOI基底，其特征在于，所述绝缘导热层为AlN层，厚度为50-200nm。
6.根据权利要求1所述的SOI基底，其特征在于，所述槽为贯穿所述埋氧层的通孔，所述埋氧层中具有多个呈阵列排布的所述通孔。
7.根据权利要求1所述的SOI基底，其特征在于，所述槽为贯穿所述埋氧层的长条形槽，所述埋氧层中具有多条平行设置的所述长条形槽。
8.一种SOI基底的形成方法，其特征在于，包括：
提供第一硅衬底，在所述第一硅衬底上表面形成第一介质层；
在所述第一介质层中形成至少一个顶部开口的槽，所述槽底部的第一介质层厚度大于等于零，小于设定值；
在所述槽中填充导热材料；
提供第二硅衬底，在所述第二硅衬底中形成有氢注入层；
将所述第一硅衬底和所述第二硅衬底键合，之后剥离所述氢注入层外侧的第二硅衬底部分，与所述第一硅衬底结合的第二硅衬底部分作为顶层硅，所述第一硅衬底作为底层硅；
其中，所述导热材料与所述顶层硅绝缘设置。
9.根据权利要求8所述的SOI基底的形成方法，其特征在于，所述导热材料为绝缘导热材料；优选地，所述绝缘导热材料为AlN。
10.根据权利要求8所述的SOI基底的形成方法，其特征在于，所述导热材料为非绝缘导热材料，在所述第一介质层上形成绝缘导热层。
11.根据权利要求10所述的SOI基底的形成方法，其特征在于，所述绝缘导热层为AlN层，厚度为50-200nm。
12.根据权利要求10所述的SOI基底的形成方法，其特征在于，所述非绝缘导热材料为石墨烯粉体，或石墨薄膜。
13.根据权利要求8所述的SOI基底的形成方法，其特征在于，所述槽为贯穿所述第一介质层的通孔，所述第一介质层中具有多个呈阵列排布的所述通孔。
14.根据权利要求8所述的SOI基底的形成方法，其特征在于，所述槽为贯穿所述第一介质层的长条形槽，所述第一介质层中具有多条平行设置的所述长条形槽。
CN201810343690.9A 2018-04-17 2018-04-17 一种soi基底及soi基底的形成方法 Pending CN108682661A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810343690.9A CN108682661A (zh) 2018-04-17 2018-04-17 一种soi基底及soi基底的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810343690.9A CN108682661A (zh) 2018-04-17 2018-04-17 一种soi基底及soi基底的形成方法

Publications (1)

Publication Number Publication Date
CN108682661A true CN108682661A (zh) 2018-10-19

Family

ID=63800895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810343690.9A Pending CN108682661A (zh) 2018-04-17 2018-04-17 一种soi基底及soi基底的形成方法

Country Status (1)

Country Link
CN (1) CN108682661A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097163A (zh) * 2021-03-31 2021-07-09 深圳大学 一种半导体hemt器件及其制造方法
CN113764366A (zh) * 2021-11-05 2021-12-07 微龛(广州)半导体有限公司 具有高散热性能的soi晶圆及其制备方法
CN114171475A (zh) * 2021-11-29 2022-03-11 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070076850A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 소이 기판 및 그 형성 방법
CN101916761A (zh) * 2010-07-20 2010-12-15 中国科学院上海微系统与信息技术研究所 一种soi埋氧层下的导电层及其制作工艺
CN102637626A (zh) * 2004-09-30 2012-08-15 S.O.I.泰克绝缘体硅技术公司 用于微电子和微系统的结构的制造方法
US20130168835A1 (en) * 2012-01-03 2013-07-04 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
CN104094399A (zh) * 2011-11-04 2014-10-08 斯兰纳私人集团有限公司 绝缘体上硅制品的制造方法
US20160020578A1 (en) * 2013-08-29 2016-01-21 Industrial Technology Research Institute Semiconductor laser structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637626A (zh) * 2004-09-30 2012-08-15 S.O.I.泰克绝缘体硅技术公司 用于微电子和微系统的结构的制造方法
KR20070076850A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 소이 기판 및 그 형성 방법
CN101916761A (zh) * 2010-07-20 2010-12-15 中国科学院上海微系统与信息技术研究所 一种soi埋氧层下的导电层及其制作工艺
CN104094399A (zh) * 2011-11-04 2014-10-08 斯兰纳私人集团有限公司 绝缘体上硅制品的制造方法
US20130168835A1 (en) * 2012-01-03 2013-07-04 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20160020578A1 (en) * 2013-08-29 2016-01-21 Industrial Technology Research Institute Semiconductor laser structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097163A (zh) * 2021-03-31 2021-07-09 深圳大学 一种半导体hemt器件及其制造方法
CN113764366A (zh) * 2021-11-05 2021-12-07 微龛(广州)半导体有限公司 具有高散热性能的soi晶圆及其制备方法
CN113764366B (zh) * 2021-11-05 2022-02-11 微龛(广州)半导体有限公司 具有高散热性能的soi晶圆及其制备方法
CN114171475A (zh) * 2021-11-29 2022-03-11 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Similar Documents

Publication Publication Date Title
CN108682661A (zh) 一种soi基底及soi基底的形成方法
CN100407408C (zh) 混合晶向衬底上的高性能cmos soi器件
KR100819222B1 (ko) 고온 방열 복합 구조체
JP3677311B2 (ja) 立体集積回路装置の製造方法
CN103168342B (zh) 用于射频或电力应用的电子器件和制造这种器件的工艺
EP0161740A2 (en) Method of manufacturing semiconductor substrate
US6551944B1 (en) Process for manufacturing a semiconductor material wafer comprising single-Crystal regions separated by insulating material regions
TW201119014A (en) Semiconductor-on-insulator with back side heat dissipation
TW200524088A (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
WO2004038790A1 (ja) 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置
JP2005532679A (ja) Ｒｆ集積回路用の絶縁膜上シリコン・ウェハ
CN110199375A (zh) 用于半导体结构的支撑件
JP2015502655A (ja) シリコン・オン・インシュレータ物質およびそれを製造する方法
US9177961B2 (en) Wafer with intrinsic semiconductor layer
TW200403834A (en) Semiconductor device with components embedded in backside diamond layer
TW201203453A (en) Trench structure in multilayer wafer
CN104272432B (zh) 放热基板及其制造方法
FR2744566A1 (fr) Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication
EP1706903A1 (en) Isotopically pure silicon-on-insulator wafers and method of making same
CN101286442A (zh) Soi基板的制造方法
CN109830484B (zh) 一种soi结构及其制作工艺
US5909626A (en) SOI substrate and fabrication process therefor
JP2000196047A (ja) Ｓｏｉ基板及びその製造方法
JP3173147B2 (ja) 集積回路装置
CN103035654A (zh) 绝缘体上硅射频器件及其绝缘体上硅衬底

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181019