CN103035654B - 绝缘体上硅射频器件及其绝缘体上硅衬底 - Google Patents

Abstract

本发明公开了一种绝缘体上硅射频器件及其绝缘体上硅衬底，高电阻率硅基板与埋入氧化层之间设置有钝化层，在钝化层的阻挡作用下，在绝缘体上硅射频器件的制作过程、存放过程或使用过程中外界环境中的有害物质不能通过凹坑扩散至埋入氧化层中，因而能够提高绝缘体上硅射频器件的可靠性。所述凹坑设置在高电阻率硅基板中并贯穿高电阻率硅基板，这样可以增大高电阻率硅基板的等效表面电阻，因而能够减少高电阻率硅基板表面在射频信号作用下涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度，凹坑内可以填充有绝缘材料也可以未填充材料。

Description

绝缘体上硅射频器件及其绝缘体上硅衬底

技术领域

本发明涉及半导体制造领域，特别是涉及一种绝缘体上硅（silicononinsulator，简称SOI）衬底及一种形成在所述绝缘体上硅衬底上的绝缘体上硅射频（RadioFrequency）器件。

背景技术

半导体器件持续朝高集成、高操作速度及低功耗方向发展，因此，体硅（bulksilicon）衬底的应用受到越来越多的限制。相反，绝缘体上硅衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，因此，利用绝缘体上硅衬底形成半导体器件愈来愈流行。射频器件要求具有较小的寄生电容，其中衬底的寄生电容往往起到很大的作用，采用绝缘体上硅衬底作为衬底，可以有效减小寄生电容。另外，在绝缘体上硅衬底中形成射频器件时，还可以提高射频器件的高频率特性和射频器件的运行速度。

现有一种绝缘体上硅射频器件的结构如图1所示，绝缘体上硅衬底1包括高电阻率硅基板2、位于高电阻率硅基板2上的埋入氧化层（BOX）3及位于埋入氧化层3上的顶层硅4，顶层硅4中形成有浅沟槽隔离结构5，以将顶层硅4中的有源区（未图示）隔离开来，顶层硅4的有源区中形成有半导体器件（未图示）如晶体管。绝缘体上硅衬底1上形成有金属互连结构，图1中以一层金属互连结构为例，其包括位于顶层硅4及浅沟槽隔离结构5上的层间介质层6、形成在层间介质层6内的导电插塞（未图示）及位于层间介质层6和导电插塞上的金属层7，且至少有部分浅沟槽隔离结构5上方覆盖有金属层7。

在上述绝缘体上硅射频器件中，根据某些应用的需要，可能会对绝缘体上硅衬底1的高电阻率硅基板2进行进一步地半导体加工，但这会致使在绝缘体上硅衬底上制作绝缘体上硅射频器件的过程、存放绝缘体上硅射频器件的过程或使用绝缘体上硅射频器件的过程中，外部环境中的有害物质会扩散到埋入氧化层中甚至进而扩散到制作于顶层硅上的器件中，引起器件失效，导致绝缘体上硅射频器件的可靠性（reliability）不佳。

发明内容

在上述绝缘体上硅射频器件的实际使用过程会发现，其在一些高线性度、低插入损耗要求的射频应用中存在损耗大及射频信号线性度较差的缺陷。

发明人经过研究发现，造成现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的原因是：外部电路会给绝缘体上硅射频器件施加射频信号或者射频信号与直流信号叠加的信号，所述信号可以在射频器件的金属互连结构上传输，如图1所示，由于高电阻率硅基板2的掺杂浓度很低，在施加有所述信号的金属层7的作用下，以及埋入氧化层3中固定电荷的作用下，金属层7正下方的高电阻率硅基板2的靠近埋入氧化层3的表面会形成反型层8，导致高电阻率硅基板2的表面电阻（surfaceresistance）减小，增加了高电阻率硅基板2的导电能力。在这种情况下，金属层7、位于金属层7正下方的高电阻率硅基板2及位于金属层7与高电阻率硅基板2之间的层间介质层6和浅沟槽隔离结构5可视作构成了一个电容C，在电容C中，金属层7及高电阻率硅基板2相当于电容C的两个极板，层间介质层6和浅沟槽隔离结构5相当于电容C两极板之间的介电层，由于金属层7会被施加射频信号或者射频信号与直流信号叠加的信号，且射频信号通常是随时间变化的信号，所述信号能够通过电容C耦合到高电阻率硅基板2，而射频信号产生的电磁场能够在高电阻率硅基板2表面形成涡流，导致射频信号被损耗，并使信号线性度变差。

为解决现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的问题，发明人提出：如图2所示，在用于形成射频器件的绝缘体上硅衬底1中，在高电阻率硅基板2的靠近埋入氧化层3的表面处形成凹坑9，以提高高电阻率硅基板2的等效表面电阻，从而能够减少高电阻率硅基板2表面在射频信号作用下涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度。凹坑9的开口可以设置在高电阻率硅基板2的远离埋入氧化层3的表面，且凹坑9沿着绝缘体上硅衬底1的厚度方向延伸直至暴露出埋入氧化层3。

但是，埋入氧化层3的材料是氧化硅，其通常利用热氧化法形成，且埋入氧化层3的厚度非常薄，因此，埋入氧化层3的致密性不佳，这样，在图2所示绝缘体上硅衬底1上制作绝缘体上硅射频器件的过程、存放绝缘体上硅射频器件的过程或使用绝缘体上硅射频器件的过程中，外部环境中的有害物质能通过凹坑9扩散到埋入氧化层3中甚至进而扩散到制作于顶层硅4上的器件中，引起器件失效，例如，外部环境中的金属离子（如Na离子）或水分子能通过凹坑9扩散到埋入氧化层3中，甚至进而扩散到制作于顶层硅4上的器件中，引起器件失效,导致绝缘体上硅射频器件的可靠性（reliability）不佳。

为了解决上述问题，本发明提供了一种绝缘体上硅衬底，其包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层与钝化层，且所述钝化层设置在所述埋入氧化层与高电阻率硅基板之间。

可选地，所述钝化层的材料为氮化硅。

可选地，还包括设置在所述钝化层与高电阻率硅基板之间的缓冲层。

可选地，所述缓冲层的材料为氧化硅。

可选地，还包括设置在所述绝缘体上硅衬底内、数量至少为一个的凹坑，所述凹坑的开口设置在所述高电阻率硅基板的远离所述钝化层的表面，所述凹坑沿着所述绝缘体上硅衬底的厚度方向延伸并至少贯穿所述高电阻率硅基板，且所述凹坑的底壁位于所述钝化层的靠近所述埋入氧化层的表面的下方。

可选地，所述凹坑刚好贯穿所述高电阻率硅基板。

可选地，所述凹坑为通孔或沟槽。

可选地，所述凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。

可选地，所述凹坑内填充有绝缘材料，或者，所述凹坑内未填充材料。

可选地，所述绝缘材料为氧化硅或氮化硅。

与此同时，本发明还提供了一种绝缘体上硅射频器件，包括：

如上所述的绝缘体上硅衬底，所述顶层硅中形成有至少两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；

形成在所述顶层硅及浅沟槽隔离结构上的金属互连结构，其包括形成在所述顶层硅及浅沟槽隔离结构上的层间介质层及位于所述层间介质层上方的金属层。

可选地，至少有一个所述凹坑设置在所述有源区正下方，或者，至少有一个所述凹坑设置在所述浅沟槽隔离结构正下方。

可选地，所述凹坑的数量至少为两个，至少有一个所述凹坑设置在所述浅沟槽隔离结构正下方，至少有一个所述凹坑设置在所述有源区正下方。

可选地，所述绝缘体上硅射频器件为射频开关。

与现有技术相比，本发明具有以下优点：

高电阻率硅基板与埋入氧化层之间设置有钝化层，在钝化层的阻挡作用下，在绝缘体上硅射频器件的制作过程、存放过程或使用过程中外界环境中的有害物质不能通过凹坑扩散至埋入氧化层中，因而能够提高绝缘体上硅射频器件的可靠性。所述凹坑设置在高电阻率硅基板中并贯穿高电阻率硅基板，这样可以增大高电阻率硅基板的等效表面电阻，因而能够减少高电阻率硅基板表面在射频信号作用下涡流的产生，减少了射频信号的损耗，提高了绝缘体上硅射频器件的射频信号的线性度，凹坑内可以填充有绝缘材料也可以未填充材料。

当所述钝化层的材料为氮化硅时，由于氮化硅是一种能够与硅产生较大应力的膜，在绝缘体上硅射频器件的制作过程中有可能会造成机械损伤，如产生裂纹，因而，可在钝化层与高电阻率硅基板之间设置缓冲层，以减少氮化硅所产生应力对绝缘体上硅射频器件的影响。

附图说明

图1是现有一种绝缘体上硅射频器件的剖视图；

图2是一种绝缘体上硅衬底的结构示意图；

图3是本发明的一个实施例中绝缘体上硅射频器件的仰视图；

图4是图3所示绝缘体上硅射频器件沿A-A面的剖视图；

图5是本发明的一个实施例中绝缘体上硅衬底的剖视图。

具体实施方式

下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。

图3是本发明的一个实施例中绝缘体上硅射频器件的仰视图，图4是图3所示绝缘体上硅射频器件沿A-A面的剖视图，结合图3及图4所示，绝缘体上硅射频器件100包括绝缘体上硅衬底200及形成在绝缘体上硅衬底200上方的金属互连结构300，绝缘体上硅衬底200中形成有多个半导体器件，金属互连结构300可以将多个半导体器件连接成所需电路。

具体地，绝缘体上硅衬底200包括高电阻率硅基板210、顶层硅230及设置在高电阻率硅基板210与顶层硅230之间的埋入氧化层220与钝化层240，且钝化层240设置在埋入氧化层220与高电阻率硅基板210之间。其中，高电阻率硅基板210为位于其上方的埋入氧化层220、顶层硅230及钝化层240提供机械支撑，高电阻率硅基板210为电阻率大于200Ω·cm的硅基板。顶层硅230用于制作电路所需半导体器件。顶层硅230中设置有至少两个有源区260，有源区260形成有多种半导体器件（未图示），如pn结二极管、双极晶体管（BJT）、肖特基二极管、场效应晶体管等等。相邻两个有源区260被浅沟槽隔离结构270隔离。

绝缘体上硅衬底200内设置有至少一个凹坑280，凹坑280的开口设置在高电阻率硅基板210的远离埋入氧化层220的表面（即为高电阻率硅基板210的下表面），凹坑280沿着绝缘体上硅衬底200的厚度方向延伸并至少贯穿高电阻率硅基板210，且凹坑280的底壁281设置在钝化层240的上表面（即为靠近埋入氧化层220的表面）下方。换言之，凹坑280的深度不小于高电阻率硅基板210的厚度，且凹坑280不能贯穿整个钝化层240。凹坑280可以刚好贯穿高电阻率硅基板210，即凹坑280的深度等于高电阻率硅基板210的厚度；或者，凹坑280可以贯穿高电阻率硅基板210及部分钝化层240，即凹坑280的深度大于高电阻率硅基板210的厚度，但小于高电阻率硅基板210与钝化层240的厚度之和。

凹坑280可以设置在浅沟槽隔离结构270的正下方，也可以设置在有源区260的正下方，也可以设置在浅沟槽隔离结构270与有源区260的交界位置的正下方。

作为一个具体的实施例，至少有一个凹坑280设置在浅沟槽隔离结构270的正下方。

作为另一个具体的实施例，至少有一个凹坑280设置在有源区260的正下方。

作为另一个具体的实施例，绝缘体上硅衬底200内设置有至少两个凹坑280，至少有一个凹坑280设置在浅沟槽隔离结构270的正下方，且至少有一个凹坑280设置在有源区260的正下方。

上述绝缘体上硅射频器件的所有实施例中，凹坑280的形状有多种。为使凹坑280的制作工艺更为简单，作为一个具体实施例，凹坑280为通孔（via）；作为另一个具体实施例，凹坑280为沟槽（trench）。但需说明的是，凹坑280的形状及排布形式并不能仅仅局限于本发明的实施例及说明书附图。当绝缘体上硅衬底200内设置有至少两个凹坑280且凹坑280为通孔时，相邻两个通孔间隔设置；当绝缘体上硅衬底200内设置有至少两个凹坑280且凹坑280为沟槽时，相邻两个沟槽可以间隔设置（图中两个沟槽平行设置），也可以交叉设置。

在绝缘体上硅衬底200内设置至少贯穿高电阻率硅基板210的凹坑280之后，凹坑280内保持在真空状态或仅填充有空气，可以提高高电阻率硅基板210的等效表面电阻，因而可以减少高电阻率硅基板210表面在射频信号作用下涡流的产生，减少射频信号的损耗、提高绝缘体上硅射频器件的品质因数、提高射频信号的线性度。绝缘体上硅衬底200内凹坑280的数量及横截面面积会影响高电阻率硅基板210的表面电阻，当凹坑280的数量越多和/或凹坑280的横截面面积越大时，高电阻率硅基板210的表面电阻越大，因而能更大程度的减小高电阻率硅基板210表面涡流的产生。但考虑到高电阻率硅基板210要为位于其上方的结构（包括埋入氧化层220及顶层硅230）提供机械支撑，为避免高电阻率硅基板210的支撑强度不足，要合理设置凹坑280的数量及横截面面积。另外，可利用干法刻蚀形成凹坑280。当凹坑280的横截面面积越小时，凹坑280的形成工艺越困难复杂。因此，还要根据现有刻蚀工艺的能力来设置凹坑280的横截面面积。作为一个具体实施例，当凹坑280为通孔时，孔径可以设置在0.2微米至1毫米。

可以在绝缘体上硅衬底200上形成所有的电路结构（包括金属互连结构）之后再在绝缘体上硅衬底200内形成凹坑280，也可以在绝缘体上硅衬底200内形成凹坑280之后才在绝缘体上硅衬底200上形成电路结构。

如前所述，凹坑280至少要贯穿高电阻率硅基板210，即凹坑280的深度不小于高电阻率硅基板210的厚度，而高电阻率硅基板210的厚度较大，当凹坑280的横截面面积较小时，凹坑280的深度越大，其制作工艺越困难复杂；另外，由于仅会在高电阻率硅基板210的靠近埋入氧化层220的表面形成涡流，只要使凹坑280能够贯穿至高电阻率硅基板210的靠近埋入氧化层220的表面即可起到提高高电阻率硅基板210表面电阻的效果，因而，较佳地，凹坑280刚好贯穿高电阻率硅基板210。

上述绝缘体上硅射频器件的所有实施例中，凹坑280内可以填充有绝缘材料，如氧化硅、氮化硅等绝缘性能较好的材料，以起到提高高电阻率硅基板210等效表面电阻的效果，因而能够减少高电阻率硅基板210表面涡流的产生。但需说明的是，当凹坑280的深宽比较大时，绝缘材料可能不会将凹坑280完全填满，但这样并不影响本发明的应用。

当凹坑280内填充有绝缘材料时,性质比较稳定，且填充后高电阻率硅基板的机械强度会比较高；当凹坑280内未填充绝缘材料时，凹坑280内的空气会受环境影响比较大。

由于在埋入氧化层220与高电阻率硅基板210之间设置有钝化层240，而钝化层240是一层非常致密及稳定的材料，在绝缘体上硅射频器件100的制作过程中、绝缘体上硅射频器件100的存放过程中或绝缘体上硅射频器件100的使用过程中，在钝化层240的阻挡作用下，外界环境中的有害物质如金属离子、水分子无法通过凹坑280扩散至埋入氧化层220中，进而不会扩散至制作于顶层硅230上的器件中，因而提高了绝缘体上硅射频器件100的可靠性。在本发明的优选实施例中，钝化层240的材料为氮化硅。

当钝化层240的材料为氮化硅时，考虑到氮化硅是一种能与硅产生较大应力的膜，为避免氮化硅所产生的应力导致绝缘体上硅射频器件在制作过程中会产生机械损伤，如产生裂纹，在钝化层240与高电阻率硅基板210之间设置缓冲层250。缓冲层250可以减小钝化层240所产生应力对绝缘体上硅射频器件产生的影响。在本发明的优选实施例中，缓冲层250的材料为氧化硅。

当绝缘体上硅衬底200包括缓冲层250时，凹坑280可以刚好贯穿高电阻率硅基板210，或者，凹坑280贯穿高电阻率硅基板210及部分缓冲层250，或者，凹坑280贯穿高电阻率硅基板210及缓冲层250，或者，凹坑280贯穿高电阻率硅基板210、缓冲层250及部分钝化层240，但凹坑280的底壁281位于钝化层240上表面的下方，即凹坑280未贯穿钝化层240。但鉴于现有刻蚀工艺的能力有限，较佳地，凹坑280可以刚好贯穿高电阻率硅基板210。

当凹坑280内填充有绝缘材料时，由于凹坑280的深宽比比较大，因此，在现有半导体沉积技术的能力下，很难使整个凹坑280被绝缘材料完全填满，因而，在这种情况下钝化层240依然可以起到防止外界环境中的有害物质会扩散到埋入氧化层220的作用。

由于射频开关对高线性度、低插入损耗要求比较高，作为一个具体的实施例，上述所有绝缘体上硅射频器件的实施例中，所述绝缘体上硅射频器件为射频开关。

基于以上内容，本发明还提供了一种绝缘体上硅衬底，图5是本发明的一个实施例中绝缘体上硅衬底的剖视图，如图5所示，绝缘体上硅衬底200包括高电阻率硅基板210、顶层硅230及设置在高电阻率硅基板210与顶层硅230之间的埋入氧化层220与钝化层240，且钝化层240设置在埋入氧化层220与高电阻率硅基板210之间。在本发明的优选实施例中，钝化层240的材料为氮化硅。当钝化层240的材料为氮化硅时，由于氮化硅是一种能与硅产生较大应力的膜，可在钝化层240与高电阻率硅基板210之间设置缓冲层250。在本发明的优选实施例中，缓冲层250的材料为氧化硅。

可以先在上述实施例中的绝缘体上硅衬底200上进行各种半导体工艺，以形成绝缘体上硅射频器件，然后在绝缘体上硅衬底200内形成至少贯穿高电阻率硅基板210的凹坑。

也可以先在上述实施例中的绝缘体上硅衬底200内形成至少贯穿高电阻率硅基板210的凹坑，然后再在绝缘体上硅衬底200上进行各种半导体工艺，以形成绝缘体上硅射频器件。在这种情况下，凹坑280的数量至少为一个，凹坑280的开口设置在高电阻率硅基板210的远离埋入氧化层220的表面（即为高电阻率硅基板210的下表面），凹坑280沿着绝缘体上硅衬底200的厚度方向延伸并至少贯穿高电阻率硅基板210，且凹坑280的底壁281设置在钝化层240的上表面（即为靠近埋入氧化层220的表面）下方。换言之，凹坑280的深度不小于高电阻率硅基板210的厚度，且凹坑280不能贯穿整个钝化层240。凹坑280可以刚好贯穿高电阻率硅基板210，即凹坑280的深度等于高电阻率硅基板210的厚度；或者，凹坑280可以贯穿高电阻率硅基板210及部分钝化层240，即凹坑280的深度大于高电阻率硅基板210的厚度，但小于高电阻率硅基板210与钝化层240的厚度之和。凹坑280的形状有多种。为使凹坑280的制作工艺更为简单，作为一个具体实施例，凹坑280为通孔（via）；作为另一个具体实施例，凹坑280为沟槽（trench）。但需说明的是，凹坑280的形状及排布形式并不能仅仅局限于本发明的实施例及说明书附图。当绝缘体上硅衬底200内设置有至少两个凹坑280且凹坑280为通孔时，相邻两个通孔间隔设置；当绝缘体上硅衬底200内设置有至少两个凹坑280且凹坑280为沟槽时，相邻两个沟槽可以间隔设置（图中两个沟槽平行设置），也可以交叉设置。

凹坑280至少要贯穿高电阻率硅基板210，即凹坑280的深度不小于高电阻率硅基板210的厚度，而高电阻率硅基板210的厚度较大，当凹坑280的横截面面积较小时，凹坑280的深度越大，其制作工艺越困难复杂；另外，由于仅会在高电阻率硅基板210的靠近埋入氧化层220的表面形成涡流，只要使凹坑280能够贯穿至高电阻率硅基板210的靠近埋入氧化层220的表面即可起到提高高电阻率硅基板210等效表面电阻的效果，因而，较佳地，凹坑280刚好贯穿高电阻率硅基板210。

凹坑280内可以填充有绝缘材料，如氧化硅、氮化硅等绝缘性能较好的材料，以起到提高高电阻率硅基板210等效表面电阻的效果，因而能够减少高电阻率硅基板210表面在射频信号作用下涡流的产生。

上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (13)

1.一种绝缘体上硅衬底，其特征在于，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层与钝化层，且所述钝化层设置在所述埋入氧化层与高电阻率硅基板之间；

所述绝缘体上硅衬底还包括设置在所述绝缘体上硅衬底内、数量至少为一个的凹坑，所述凹坑的开口设置在所述高电阻率硅基板的远离所述钝化层的表面，所述凹坑沿着所述绝缘体上硅衬底的厚度方向延伸并至少贯穿所述高电阻率硅基板，且所述凹坑的底壁位于所述钝化层的靠近所述埋入氧化层的表面的下方。

2.根据权利要求1所述的绝缘体上硅衬底，其特征在于，所述钝化层的材料为氮化硅。

3.根据权利要求2所述的绝缘体上硅衬底，其特征在于，还包括设置在所述钝化层与高电阻率硅基板之间的缓冲层。

4.根据权利要求3所述的绝缘体上硅衬底，其特征在于，所述缓冲层的材料为氧化硅。

5.根据权利要求1所述的绝缘体上硅衬底，其特征在于，所述凹坑刚好贯穿所述高电阻率硅基板。

6.根据权利要求1所述的绝缘体上硅衬底，其特征在于，所述凹坑为通孔或沟槽。

7.根据权利要求6所述的绝缘体上硅衬底，其特征在于，所述凹坑为通孔且其数量至少为两个，相邻两个通孔间隔设置；或者，所述凹坑为沟槽且其数量至少为两个，相邻两个沟槽间隔设置或交叉设置。

8.根据权利要求1所述的绝缘体上硅衬底，其特征在于，所述凹坑内填充有绝缘材料，或者，所述凹坑内未填充材料。

9.根据权利要求8所述的绝缘体上硅衬底，其特征在于，所述绝缘材料为氧化硅或氮化硅。

10.一种绝缘体上硅射频器件，其特征在于，包括：

如权利要求1至9任一项所述的绝缘体上硅衬底，所述顶层硅中形成有至少两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；

形成在所述顶层硅及浅沟槽隔离结构上的金属互连结构，其包括形成在所述顶层硅及浅沟槽隔离结构上的层间介质层及位于所述层间介质层上方的金属层。

11.根据权利要求10所述的绝缘体上硅射频器件，其特征在于，至少有一个所述凹坑设置在所述有源区正下方，或者，至少有一个所述凹坑设置在所述浅沟槽隔离结构正下方。

12.根据权利要求10所述的绝缘体上硅射频器件，其特征在于，所述凹坑的数量至少为两个，至少有一个所述凹坑设置在所述浅沟槽隔离结构正下方，至少有一个所述凹坑设置在所述有源区正下方。

13.根据权利要求10所述的绝缘体上硅射频器件，其特征在于，所述绝缘体上硅射频器件为射频开关。