CN113764366A - 具有高散热性能的soi晶圆及其制备方法 - Google Patents
具有高散热性能的soi晶圆及其制备方法 Download PDFInfo
- Publication number
- CN113764366A CN113764366A CN202111303138.5A CN202111303138A CN113764366A CN 113764366 A CN113764366 A CN 113764366A CN 202111303138 A CN202111303138 A CN 202111303138A CN 113764366 A CN113764366 A CN 113764366A
- Authority
- CN
- China
- Prior art keywords
- wafer
- heat dissipation
- groove
- dissipation performance
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 86
- 239000010703 silicon Substances 0.000 claims abstract description 86
- 239000000463 material Substances 0.000 claims abstract description 44
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 35
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 35
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000003292 glue Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000005411 Van der Waals force Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种具有高散热性能的SOI晶圆及其制备方法，SOI晶圆依次包括：体硅晶圆、埋氧层及硅器件层；体硅晶圆靠近埋氧层的一侧形成有预设深度的沟槽，沟槽中填充有高热导率材料，高热导率材料采用散热胶固定，高热导率材料为碳纳米管或二硫化钼。通过在体硅晶圆中设置沟槽，并在沟槽中填充材料为碳纳米管或二硫化钼的高热导率材料，基于碳纳米管及二硫化钼具有高的热导率，可有效提高SOI电路的散热性能，使SOI晶圆的尺寸做的更大；另外高热导率材料设置于体硅晶圆中，不影响硅器件层的面积，提高有源区利用率，降低成本，提高集成度。
Description
技术领域
本发明涉及绝缘体上半导体衬底技术领域，特别是涉及一种具有高散热性能的SOI晶圆及其制备方法。
背景技术
由于低寄生结电容、埋氧层（Buried Oxid，BOX）隔离等优势，绝缘体上硅衬底技术（Silicon-on-Insulator，SOI）广泛应用于低功耗、高速和高可靠集成电路。然而，由于埋氧层的热导率比较低，造成高密度集成的SOI电路存在自加热效应，导致器件的沟道电流下降和负差分电阻的形成等，使绝缘体上半导体技术的应用受到很大限制。
因此，有必要提出一种具有高散热性能的SOI晶圆及其制备方法，以有效提高绝缘体上硅晶圆的散热性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有高散热性能的SOI晶圆及其制备方法，用于解决现有技术中的绝缘体上硅晶圆的散热性能及散热效率较低等的问题。
为实现上述目的及其他相关目的，本发明提供一种具有高散热性能的SOI晶圆，所述SOI晶圆依次包括：体硅晶圆、埋氧层及硅器件层；
所述体硅晶圆靠近所述埋氧层的一侧形成有预设深度的沟槽，所述沟槽中填充有高热导率材料，所述高热导率材料采用散热胶固定，所述高热导率材料为碳纳米管或二硫化钼。
可选地，所述高热导率材料为碳纳米管，所述碳纳米管在所述沟槽中沿所述沟槽的长度方向设置或沿所述沟槽的宽度方向设置或沿所述沟槽的深度方向设置。
可选地，所述高热导率材料为二硫化钼，所述二硫化钼在所述沟槽中沿所述沟槽的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合。
可选地，所述体硅晶圆为P型掺杂或N型掺杂，掺杂浓度介于1014 cm-3~1016cm-3之间。
可选地，所述沟槽在所述体硅晶圆中沿相同方向平行设置。
可选地，所述沟槽在所述体硅晶圆中为周向连通的连通槽。
进一步地，所述连通槽互相间隔设置或互相嵌套设置。
本发明还提供一种具有高散热性能的SOI晶圆的制备方法，所述制备方法包括：
提供体硅晶圆，并对所述体硅晶圆进行刻蚀，以在所述体硅晶圆中形成自其表面向内延伸的沟槽；
于所述沟槽中填充高热导率材料，并采用散热胶固定，所述高热导率材料为碳纳米管或二硫化钼；
于所述高热导率材料所在面的所述体硅晶圆上形成硅器件晶圆；
于所述硅器件晶圆上形成保护层；
采用注氧隔离工艺，于所述硅器件晶圆底部形成预设厚度的埋氧层，剩余厚度的所述硅器件晶圆形成为硅器件层。
可选地，采用外延工艺形成所述硅器件晶圆。
可选地，所述保护层为氧化硅层。
如上所述，本发明的具有高散热性能的SOI晶圆及其制备方法，通过在体硅晶圆中设置沟槽，并在沟槽中填充材料为碳纳米管或二硫化钼的高热导率材料，基于碳纳米管及二硫化钼具有高的热导率，可有效提高SOI电路的散热性能，使SOI晶圆的尺寸做的更大；另外高热导率材料设置于体硅晶圆中，不影响硅器件层的面积，提高有源区利用率，降低成本，提高集成度。
附图说明
图1至图13显示为本发明的具有高散热性能的SOI晶圆的制备方法中各步骤所呈现的结构示意图，其中，图13显示为本发明的具有高散热性能的SOI晶圆的结构示意图。
图14显示为本发明的具有高散热性能的SOI晶圆制备方法的流程示意图。
元件标号说明
10 体硅晶圆，11 埋氧层，12 硅器件层，13 沟槽，14 高热导率材料，15 连通槽，16 硅器件晶圆，17 保护层，S1~S5 步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
如图13所示，本实施例提供一种具有高散热性能的SOI晶圆，所述SOI晶圆依次包括：体硅晶圆10、埋氧层11及硅器件层12；
所述体硅晶圆10靠近所述埋氧层11的一侧形成有预设深度的沟槽13（如图2所示），所述沟槽13中填充有高热导率材料14，所述高热导率材料14采用散热胶固定，所述高热导率材料14为碳纳米管或二硫化钼。
本实施例的具有高散热性能的SOI晶圆，通过在体硅晶圆中设置沟槽，并在沟槽中填充材料为碳纳米管或二硫化钼的高热导率材料，基于碳纳米管及二硫化钼具有高的热导率，可有效提高SOI电路的散热性能，使SOI晶圆的尺寸做的更大；另外高热导率材料设置于体硅晶圆中，不影响硅器件层的面积，提高有源区利用率，降低成本，提高集成度。
如图2所示，这里需要说明的是，所述沟槽13的尺寸，包括预设深度、长度、宽度等参数，是根据实际需要进行设置的，原则是在保证体硅晶圆10机械强度及现有碳纳米管及二硫化钼制备与固定工艺的前提下尽可能的大，以提高散热效率。
作为示例，所述体硅晶圆10可以根据实际需要设置为非掺杂或掺杂，例如可以为P型掺杂或N型掺杂，掺杂浓度介于1014 cm-3~1016cm-3之间。
本实施例中选择所述高热导率材料14为碳纳米管或二硫化钼。碳纳米管及二硫化钼为目前导热性能很好的导热材料，且固定该些材料的工艺温度相对于集成电路工艺中的工艺温度来说非常低，所以可在有效提高散热效率的同时降低制造成本及提高产品良率。
如图6至图8所示，当所述高热导率材料14为碳纳米管时，可以根据实际需要设置所述碳纳米管在所述沟槽13中的放置方向，如图6所述，可将碳纳米管在所述沟槽13中沿所述沟槽13的长度方向（图中垂直纸面的方向）设置；如图7所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的深度方向（图中的上下方向）设置；如图8所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的宽度方向（图中的左右方向）设置。另外，碳纳米管的数量根据所述沟槽13的宽度及深度来确定，在此不做限定。
如图9所示，当所述高热导率材料14为二硫化钼时，基于现有二硫化钼的制备工艺，二硫化钼一般是以二维薄层状的形式存在，所以在本实施例中所述二硫化钼在所述沟槽13中沿所述沟槽13的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合，另外，二硫化钼的层数根据所述沟槽13的深度来确定，在此不做限定。
作为示例，所述沟槽13在所述体硅晶圆10中设置有若干条，也即所述高热导率材料14在所述体硅晶圆10中设置有若干条，其分布方式可根据实际需要进行设置，可以设置为阵列的规则分布方式，也可以为不规则的分布方式。另外，所述沟槽13的形状也可以根据实际需要进行设置，例如可以为条状，且若干条沟槽13互相平行（如图3所示）；可以为周向连通的连通槽15（如图4及图5所示），且连通槽15可以互相间隔设置（如图4所示），也可以互相嵌套设置（如图5所示）。所述沟槽13在所述体硅晶圆10中也可通过首尾相连的方式连接为一条连续沟槽，且该连续沟槽基本均匀的分布在所述体硅晶圆10中。本实施例中优选所述沟槽13为周向连通的连通槽15，且连通槽15在所述体硅晶圆10中间隔设置（如图4所示），该方式可在提高散热效果的同时使体硅晶圆10的强度得到保证。
如图14所示，本实施例还提供一种上述具有高散热性能的SOI晶圆的制备方法，所述制备方法包括：
如图1至图5所示，首先进行步骤S1，提供体硅晶圆10，并对所述体硅晶圆10进行刻蚀，以在所述体硅晶圆10中形成自其表面向内延伸的沟槽13。
作为示例，所述体硅晶圆10可以根据实际需要设置为非掺杂或掺杂，例如可以为P型掺杂或N型掺杂，掺杂浓度介于1014 cm-3~1016cm-3之间。
作为示例，所述沟槽13在所述体硅晶圆10中设置有若干条，其分布方式可根据实际需要进行设置，可以设置为阵列的规则分布方式，也可以为不规则的分布方式。另外，所述沟槽13的形状也可以根据实际需要进行设置，例如可以为条状，且若干条沟槽13互相平行（如图3所示）；可以为周向连通的连通槽15（如图4及图5所示），且连通槽15可以互相间隔设置（如图4所示），也可以互相嵌套设置（如图5所示）。所述沟槽13在所述体硅晶圆10中也可通过首尾相连的方式连接为一条连续沟槽，且该连续沟槽基本均匀的分布在所述体硅晶圆10中。本实施例中优选所述沟槽13为周向连通的连通槽15，且连通槽15在所述体硅晶圆10中间隔设置（如图4所示），该方式可在提高散热效果的同时使体硅晶圆10的强度得到保证。
作为示例，采用光刻、刻蚀工艺形成所述沟槽13。所述沟槽13的尺寸，包括预设深度、长度、宽度等参数根据实际需要进行设置。
如图6至图9所示，然后进行步骤S2，于所述沟槽13中填充高热导率材料14，并采用散热胶固定，所述高热导率材料14为碳纳米管或二硫化钼。碳纳米管及二硫化钼为目前导热性能很好的导热材料，且固定该些材料的工艺温度相对于集成电路工艺中的工艺温度来说非常低，所以可在有效提高散热效率的同时降低制造成本及提高产品良率。
如图6至图8所示，当所述高热导率材料14为碳纳米管时，可以根据实际需要设置所述碳纳米管在所述沟槽13中的放置方向，如图6所述，可将碳纳米管在所述沟槽13中沿所述沟槽13的长度方向（图中垂直纸面的方向）设置；如图7所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的深度方向（图中的上下方向）设置；如图8所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的宽度方向（图中的左右方向）设置。另外，碳纳米管的数量根据所述沟槽13的宽度及深度来确定，在此不做限定。
如图9所示，当所述高热导率材料14为二硫化钼时，基于现有二硫化钼的制备工艺，二硫化钼一般是以二维薄层状的形式存在，所以在本实施例中所述二硫化钼在所述沟槽13中沿所述沟槽13的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合，另外，二硫化钼的层数根据所述沟槽13的深度来确定，在此不做限定。
如图10所示，接着进行步骤S3，于所述高热导率材料14所在面的所述体硅晶圆10上形成硅器件晶圆16。
可以采用现有常规工艺形成所述硅器件晶圆，例如沉积工艺、外延工艺、键合工艺等，在此不作限制。本实施例中优选采用外延工艺形成所述硅器件晶圆16，以提高硅器件晶圆16的生长质量。
如图11所示，接着进行步骤S4，于所述硅器件晶圆16上形成保护层17。本实施例中选择所述保护层17为氧化硅层，可以采用湿法或干法氧化工艺形成该氧化硅层，但也不限于此，例如可以采用沉积工艺形成该氧化硅层。
如图12及图13所示，最后进行步骤S5，采用注氧隔离工艺（Separate by ImplantOxygen，SIMOX），于所述硅器件晶圆16底部形成预设厚度的埋氧层11，剩余厚度的所述硅器件晶圆16形成为硅器件层12。
在SIMOX过程中所述保护层17作为所述硅器件晶圆16的保护层防止硅器件晶圆16表面被损伤。SIMOX包括两个关键步骤：离子注入和退火。在注入过程中，氧离子被注入所述硅器件晶圆16里，与硅发生反应形成二氧化硅沉淀物，氧离子注入过程中会对硅器件晶圆16造成损伤且二氧化硅沉淀物的均匀性也较差，所以随后结合高温退火可对硅器件晶圆16进行修复同时使二氧化硅沉淀物的均匀性保持一致，使硅器件晶圆的质量得以恢复同时二氧化硅沉淀物所形成的埋氧层具有良好的绝缘性。
如图13所示，作为示例，后续根据需要也可去除所述保护层17。
综上所述，本发明提供一种具有高散热性能的SOI晶圆及其制备方法，通过在体硅晶圆中设置沟槽，并在沟槽中填充材料为碳纳米管或二硫化钼的高热导率材料，基于碳纳米管及二硫化钼具有高的热导率，可有效提高SOI电路的散热性能，使SOI晶圆的尺寸做的更大；另外高热导率材料设置于体硅晶圆中，不影响硅器件层的面积，提高有源区利用率，降低成本，提高集成度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种具有高散热性能的SOI晶圆，其特征在于，所述SOI晶圆依次包括：体硅晶圆、埋氧层及硅器件层；
所述体硅晶圆靠近所述埋氧层的一侧形成有预设深度的沟槽，所述沟槽中填充有高热导率材料，所述高热导率材料采用散热胶固定，所述高热导率材料为碳纳米管或二硫化钼。
2.根据权利要求1所述的具有高散热性能的SOI晶圆，其特征在于：所述高热导率材料为碳纳米管，所述碳纳米管在所述沟槽中沿所述沟槽的长度方向设置或沿所述沟槽的宽度方向设置或沿所述沟槽的深度方向设置。
3.根据权利要求1所述的具有高散热性能的SOI晶圆，其特征在于：所述高热导率材料为二硫化钼，所述二硫化钼在所述沟槽中沿所述沟槽的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合。
4.根据权利要求1所述的具有高散热性能的SOI晶圆，其特征在于：所述体硅晶圆为P型掺杂或N型掺杂，掺杂浓度介于1014 cm-3~1016cm-3之间。
5.根据权利要求1所述的具有高散热性能的SOI晶圆，其特征在于：所述沟槽在所述体硅晶圆中沿相同方向平行设置。
6.根据权利要求1所述的具有高散热性能的SOI晶圆，其特征在于：所述沟槽在所述体硅晶圆中为周向连通的连通槽。
7.根据权利要求6所述的具有高散热性能的SOI晶圆，其特征在于：所述连通槽互相间隔设置或互相嵌套设置。
8.一种具有高散热性能的SOI晶圆的制备方法，其特征在于，所述制备方法包括：
提供体硅晶圆，并对所述体硅晶圆进行刻蚀，以在所述体硅晶圆中形成自其表面向内延伸的沟槽；
于所述沟槽中填充高热导率材料，并采用散热胶固定，所述高热导率材料为碳纳米管或二硫化钼；
于所述高热导率材料所在面的所述体硅晶圆上形成硅器件晶圆；
于所述硅器件晶圆上形成保护层；
采用注氧隔离工艺，于所述硅器件晶圆底部形成预设厚度的埋氧层，剩余厚度的所述硅器件晶圆形成为硅器件层。
9.根据权利要求8所述的具有高散热性能的SOI晶圆的制备方法，其特征在于：采用外延工艺形成所述硅器件晶圆。
10.根据权利要求8所述的具有高散热性能的SOI晶圆的制备方法，其特征在于：所述保护层为氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111303138.5A CN113764366B (zh) | 2021-11-05 | 2021-11-05 | 具有高散热性能的soi晶圆及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111303138.5A CN113764366B (zh) | 2021-11-05 | 2021-11-05 | 具有高散热性能的soi晶圆及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764366A true CN113764366A (zh) | 2021-12-07 |
| CN113764366B CN113764366B (zh) | 2022-02-11 |
Family
ID=78784604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111303138.5A Active CN113764366B (zh) | 2021-11-05 | 2021-11-05 | 具有高散热性能的soi晶圆及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764366B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916415A (zh) * | 2020-06-17 | 2020-11-10 | 山东大学 | 一种基于激光加工的SiC热沉及其制备方法 |
| CN113903707A (zh) * | 2021-12-10 | 2022-01-07 | 微龛(广州)半导体有限公司 | 一种三维单片集成电路结构及其制备方法 |
| CN116053261A (zh) * | 2023-01-28 | 2023-05-02 | 微龛(广州)半导体有限公司 | 高精度的薄膜电阻装置及其制备方法 |
| CN116047642A (zh) * | 2023-04-03 | 2023-05-02 | 南昌虚拟现实研究院股份有限公司 | 一种全息体光栅的制备方法及全息体光栅 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319888A (zh) * | 2000-02-28 | 2001-10-31 | 国际商业机器公司 | 导热增强的半导体结构和制造过程 |
| JP2003203987A (ja) * | 2001-10-26 | 2003-07-18 | Denso Corp | 半導体装置およびその製造方法 |
| US20040022102A1 (en) * | 1997-03-31 | 2004-02-05 | Chunlin Liang | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US20140008756A1 (en) * | 2012-07-09 | 2014-01-09 | International Business Machines Corporation | Deep trench heat sink |
| CN106597737A (zh) * | 2016-11-25 | 2017-04-26 | 华为机器有限公司 | 一种背光模组、显示装置和导热薄膜的制备方法 |
| CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路（宁波）有限公司 | 一种soi基底及soi基底的形成方法 |
| CN110349693A (zh) * | 2019-05-24 | 2019-10-18 | 青岛大学 | 一种快速导热的柔性电极及其制备方法 |
-
2021
- 2021-11-05 CN CN202111303138.5A patent/CN113764366B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040022102A1 (en) * | 1997-03-31 | 2004-02-05 | Chunlin Liang | Thermal conducting trench in a semiconductor structure and method for forming the same |
| CN1319888A (zh) * | 2000-02-28 | 2001-10-31 | 国际商业机器公司 | 导热增强的半导体结构和制造过程 |
| JP2003203987A (ja) * | 2001-10-26 | 2003-07-18 | Denso Corp | 半導体装置およびその製造方法 |
| US20140008756A1 (en) * | 2012-07-09 | 2014-01-09 | International Business Machines Corporation | Deep trench heat sink |
| CN106597737A (zh) * | 2016-11-25 | 2017-04-26 | 华为机器有限公司 | 一种背光模组、显示装置和导热薄膜的制备方法 |
| CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路（宁波）有限公司 | 一种soi基底及soi基底的形成方法 |
| CN110349693A (zh) * | 2019-05-24 | 2019-10-18 | 青岛大学 | 一种快速导热的柔性电极及其制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111916415A (zh) * | 2020-06-17 | 2020-11-10 | 山东大学 | 一种基于激光加工的SiC热沉及其制备方法 |
| CN113903707A (zh) * | 2021-12-10 | 2022-01-07 | 微龛(广州)半导体有限公司 | 一种三维单片集成电路结构及其制备方法 |
| CN113903707B (zh) * | 2021-12-10 | 2022-03-18 | 微龛(广州)半导体有限公司 | 一种三维单片集成电路结构及其制备方法 |
| CN116053261A (zh) * | 2023-01-28 | 2023-05-02 | 微龛(广州)半导体有限公司 | 高精度的薄膜电阻装置及其制备方法 |
| CN116047642A (zh) * | 2023-04-03 | 2023-05-02 | 南昌虚拟现实研究院股份有限公司 | 一种全息体光栅的制备方法及全息体光栅 |
| CN116047642B (zh) * | 2023-04-03 | 2023-08-11 | 南昌虚拟现实研究院股份有限公司 | 一种全息体光栅的制备方法及全息体光栅 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764366B (zh) | 2022-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113764366B (zh) | 具有高散热性能的soi晶圆及其制备方法 | |
| CN103563066B (zh) | 互补双极型反相器 | |
| US6551944B1 (en) | Process for manufacturing a semiconductor material wafer comprising single-Crystal regions separated by insulating material regions | |
| KR100644497B1 (ko) | 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법 | |
| US9349838B2 (en) | Semiconductor structure with deep trench thermal conduction | |
| US9761499B2 (en) | Semiconductor device structure with 110-PFET and 111-NFET current flow direction | |
| KR101793214B1 (ko) | 사이리스터 랜덤 액세스 메모리 장치 및 방법 | |
| US20220190140A1 (en) | Bipolar transistor | |
| CN105428356A (zh) | 电路布置和形成电路布置的方法 | |
| CN106030799A (zh) | 具有soi上横向集电极的hv互补双极型晶体管 | |
| US11145741B2 (en) | Bipolar transistor | |
| CN114171475B (zh) | 具有散热结构的soi晶圆及其制备方法 | |
| CN103367394B (zh) | 半导体器件及其制造方法 | |
| CN113257815B (zh) | 竖直相邻器件之间带隔离部的半导体装置及电子设备 | |
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN103280459B (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
| US20180138209A1 (en) | Semiconductor substrate with metallic doped buried oxide | |
| US4026736A (en) | Integrated semiconductor structure with combined dielectric and PN junction isolation including fabrication method therefor | |
| CN104779285A (zh) | Finfet半导体器件及其制备方法 | |
| CN103928386A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103258742A (zh) | 晶体管的形成方法 | |
| CN102790005A (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| US7635896B2 (en) | SOI device with contact trenches formed during epitaxial growing | |
| CN109166817A (zh) | 深沟槽隔离的制造方法 | |
| CN109524355A (zh) | 一种半导体器件的结构和形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |