CN116053261A - 高精度的薄膜电阻装置及其制备方法 - Google Patents
高精度的薄膜电阻装置及其制备方法 Download PDFInfo
- Publication number
- CN116053261A CN116053261A CN202310041671.1A CN202310041671A CN116053261A CN 116053261 A CN116053261 A CN 116053261A CN 202310041671 A CN202310041671 A CN 202310041671A CN 116053261 A CN116053261 A CN 116053261A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film resistor
- heat
- composite structure
- heat conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种高精度的薄膜电阻装置及其制备方法,本发明通过在薄膜电阻下方设置隔离沟槽,利用隔离沟槽中设置的导热复合结构,使所述薄膜电阻与所述导热复合结构发生热交换,所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散,有效提高薄膜电阻周边环境的导热效率;通过设置散热孔及其内部设置有导热性良好的金属,薄膜电阻的周围提供额外的热耗散通道,使得薄膜电阻的工作温度保持在低温度漂移的环境下,还能够抑制大负载的持续时间内薄膜电阻的阻值漂移,从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率下降。
Description
技术领域
本发明涉及集成电路技术领域,特别是涉及一种高精度的薄膜电阻装置及其制备方法。
背景技术
硅基集成薄膜电阻是许多模拟集成电路重要的元件,例如有源滤波器、R型数模转换器、带隙基准电路和仪表放大器。这些模拟电路的性能,诸如工艺波动、温度系数、电压系数等,受到集成电阻的电学特性强烈影响。诸如专用的匹配的版图技术的一些技术被提出以促进集成电阻的电学特性,但是这些技术手段对集成电阻整体电学性能的提升有限。为此,诸如铬硅系(CrSi)、和镍铬系(NiCr)等金属被用于制作薄膜电阻以实现低电阻温度系数和电阻漂移。
DAC和ADC精度和分辨率的高低主要取决于器件内部的电阻网络,电阻网络性能的分析研究和制作,一直是模拟器件研制和生产的关键技术,特别是薄膜电路主要应用于高频微波和毫米波领域,其对集成薄膜电阻的阻值精度和外形质量提出了越来越高的要求。现有工艺中,金属薄膜电阻采用磁控溅射或离子镀、光刻以及离子刻蚀工艺制作在晶圆上,所制作的金属薄膜电阻具有精度高、线性度好、低温度系数、可激光修调等优势。然而,实际应用中,精度较高的薄膜电阻在施加负载或负载持续时间内其阻值仍然受到环境温度的影响而产生膜温变化,负载电压或者电流较大时电阻的自加热效应也会加剧膜温变化,导致薄膜电阻的阻值发生变化,从而影响集成电路的性能。因此,有必要提出一种高精度的薄膜电阻装置及其制备方法,以确保薄膜电阻阻值的稳定性。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种高精度的薄膜电阻装置及其制备方法,用于解决现有技术中集成薄膜电阻受环境温度以及大负载状态下造成阻值漂移以及由此影响模拟集成电路的精度和分辨率问题。
为实现上述目的及其他相关目的,本发明提供一种高精度的薄膜电阻装置,包括:
基板,所述基板上设置有器件层和隔离层;
多个隔离沟槽,每个隔离沟槽贯穿所述隔离层形成且内部设置有导热复合结构,所述导热复合结构包括位于所述隔离沟槽底部的高热导率的低维纳米材料;
薄膜电阻,位于所述隔离层上,所述薄膜电阻设置成与所述隔离沟槽交叠以使所述导热复合结构与所述薄膜电阻发生热交换,由此将所述薄膜电阻产生的热量传导至所述导热复合结构,所述薄膜电阻的两端设置有接触电极;
散热孔,所述散热孔通过与所述导热复合结构形成导热接触将热量疏散。
可选地,所述低维纳米材料包括石墨烯、碳纳米管和二硫化钼中的一种。
可选地,所述导热复合结构包括自所述隔离沟槽的底部垂直定向的碳纳米管阵列以及填充于碳纳米管之间间隙的绝缘填充物,所述绝缘填充物包括TEOS氧化物。
可选地,所述隔离沟槽内还设置有位于所述导热复合结构之上的导热绝缘胶,所述导热复合结构与所述薄膜电阻通过设置于两者之间的所述导热绝缘胶发生热交换,所述导热绝缘胶包括导热硅胶。
可选地,所述薄膜电阻设置成其宽度方向与所述隔离沟槽的延伸方向一致。
可选地,所述基板选用为硅基板,所述低维纳米材料通过范德瓦尔斯力与所述隔离沟槽的底部显露的硅材料结合。
进一步地,所述散热孔设置成自与所述器件层形成互连的顶层金属层贯穿所述导热绝缘层而与所述导热复合结构接触,所述散热孔包括金属钨。
本发明还提供一种高精度的薄膜电阻装置的制备方法,所述制备方法包括:
提供一基板,于所述基板上形成隔离层;
对所述隔离层进行刻蚀,以形成贯穿所述隔离层的多个隔离沟槽;
于所述隔离沟槽设置导热复合结构,所述导热复合结构包括位于所述隔离沟槽底部的低维纳米材料;
于所述隔离层上形成电阻金属层,基于电阻掩膜图形刻蚀所述电阻金属层以形成薄膜电阻区域,所述薄膜电阻区域设置成与所述隔离沟槽交叠以使所述薄膜电阻与所述导热复合结构发生热交换;
于所述薄膜电阻区域的两端形成接触电极;
形成散热孔,所述散热孔与所述导热复合结构形成导热接触。
可选地,形成薄膜电阻区域的步骤包括;通过光刻工艺于所述电阻金属层上定义出电阻掩膜图形;通过离子刻蚀工艺以所述电阻掩膜图形作为掩膜进行刻蚀以形成薄膜电阻区域。
可选地,所述衬底选用为硅衬底,所述隔离层选用为二氧化硅层,所述高热导率材料包括石墨烯、碳纳米管和二硫化钼中的一种,采用湿法氧化法于所述基板的表面形成所述隔离层。
如上所述,本发明的高精度的薄膜电阻装置及其制备方法,通过在薄膜电阻下方设置隔离沟槽,利用隔离沟槽中设置的导热复合结构,使所述薄膜电阻与所述导热复合结构发生热交换,所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散,有效提高薄膜电阻周边环境的导热效率;同时,通过设置散热孔及其内部设置有导热性良好的金属,于薄膜电阻的周围提供额外的热耗散通道,使得薄膜电阻周围的环境温度保持在低温度漂移的下,还能够抑制大负载的持续时间内薄膜电阻的阻值漂移,从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率降低的温度。
本发明的薄膜电阻装置可与硅器件设置于同一晶圆上,不影响硅器件层的面积,降低成本,提高集成度。
附图说明
图1显示为本发明的高精度的薄膜电阻装置的截面示意图。
图2A~图2B为图1所示的薄膜电阻交叠设置于隔离沟槽上的俯视示意图;其中,图2B显示出沿图1所示的A-A’面剖切所得的导热复合结构和散热孔的截面示意图。
图3至图11显示为本发明的高精度的薄膜电阻装置的制备方法中各步骤所呈现的结构示意图。
元件标号说明:基板-100;隔离层-200;隔离沟槽-210;导热复合结构-220;碳纳米管-221;导热绝缘胶-230;电阻金属层-300;薄膜电阻-310;薄膜电阻区域-311;接触电极-312;光刻胶-402;散热孔-410;沟槽掩膜图形411;电阻掩膜图形412;电极掩膜图形413。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
请参阅图1至图11。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可根据实际需要进行改变,且其组件布局型态也可能更为复杂。
实施例1
如图1所示,本实施例提供一种高精度的薄膜电阻装置,包括:基板100,所述基板100上设置有器件层和隔离层200;多个隔离沟槽210,每个隔离沟槽210贯穿所述隔离层200形成且内部设置有导热复合结构220;薄膜电阻310,位于所述隔离层200上,其中所述薄膜电阻310设置成与所述隔离沟槽210交叠以使所述导热复合结构220与所述薄膜电阻310发生热交换,由此将所述薄膜电阻310产生的热量传导至所述导热复合结构220,所述导热复合结构220包括位于所述隔离沟槽210底部的高热导率的低维纳米材料,所述薄膜电阻310包括设置其两端的接触电极312。参见图2A~图2B,其显示为图1所示的薄膜电阻层叠设置于隔离沟槽上的俯视图,所述高精度的薄膜电阻装置还包括散热孔410,所述散热孔410通过与所述导热复合结构220形成导热接触将热量疏散。
具体地,所述器件层和所述薄膜电阻310依次制作在同一衬底上,举例而言,所述衬底可以选用为硅基衬底或砷化镓衬底。需要说明的是,本实施例中以用于单片集成电路中的薄膜电阻装置作为一个非限制性的示例,但在其他示例中可以采用薄膜混合集成技术于一基片制作薄膜电阻装置,所述基片可以包括但不限于玻璃基板、微晶玻璃基板、蓝宝石基板和单晶硅基板中的一种。
所述导热复合结构包含高热导率的低维纳米材料,所述低维纳米材料可以具有高于100W/m·K的热导率;较佳地,可以具有高于200W/m·K的热导率。举例而言、所述低维纳米材料可以包括一维纳米材料,例如是碳纳米管,或者二维纳米材料,例如是石墨烯、二硫化钼。在一些示例中,所述基板100选用为硅基板,所述低维纳米材料通过范德瓦尔斯力与所述隔离沟槽210的底部显露的硅材料结合。
当所述低维纳米材料为碳纳米管时,所述导热复合结构220包括自所述隔离沟槽的底部垂直定向的碳纳米管阵列以及填充于碳纳米管之间间隙的绝缘填充物,所述绝缘填充物包括TEOS(四乙氧基硅烷)氧化物。如图1和图2B所示,可以根据实际需要设置所述导热复合结构包含的碳纳米管在所述隔离沟槽210中的排布方向,可将碳纳米管221设置在所述隔离沟槽210中以具有沿所述隔离沟槽210的深度方向(图2B中垂直纸面的方向)延伸的长度,或者具有沿所述隔离沟槽210的长度方向(图1中垂直纸面的方向)延伸的长度。在其他实例中,碳纳米管221以随机取向分布于所述隔离沟槽210中。碳纳米管的数量根据所述隔离沟槽210的宽度及深度来确定,在此不做限定。
当所述低维纳米材料为二硫化钼或石墨烯时,基于现有的制备工艺,二硫化钼或石墨烯一般是以二维薄层状的形式存在,在本实施例中,所述二硫化钼或石墨烯在所述隔离沟槽210中沿所述隔离沟槽210的深度方向呈层状依次层叠,且相邻两层之间通过范德瓦尔斯力结合。二硫化钼或石墨烯的层数根据所述隔离沟槽210的深度来确定,在此不做限定。
参见图2A~图2B,所述隔离沟槽210设置成在薄膜电阻310的宽度方向或长度方向上具有延伸超过所述薄膜电阻310的宽度的横向尺寸,相应地导热复合结构220包括与薄膜电阻310的重叠部分以及未覆盖有所述薄膜电阻310的延伸部分,所述导热复合结构220可以通过于其延伸部分形成导热接触将热量疏散到薄膜电阻的远端。在一些示例,所述薄膜电阻310设置成其宽度方向与所述隔离沟槽210的延伸方向成角度布置,例如成垂直角度,即所述薄膜电阻310的长度方向与所述隔离沟槽210的延伸方向一致,以使所述薄膜电阻310与所述导热复合结构220热耦合的面积最大化。在其他示例中,所述薄膜电阻310设置成其宽度方向与所述隔离沟槽210的延伸方向一致,这样促进所述薄膜电阻产生的热量经由所述导热复合结构沿隔离沟槽210的延伸方向传导到薄膜电阻310的周围以及远端。
作为示例,所述隔离沟槽210内还设置有位于所述导热复合结构220之上的导热绝缘胶230,所述导热复合结构220与所述薄膜电阻310通过设置于两者之间的所述导热绝缘胶230发生热交换;较佳地,所述导热绝缘胶230可以选用为导热硅胶,以使薄膜电阻310与导热复合结构220电性隔离,同时增加薄膜电阻310向导热复合结构220的传热效率。
作为示例,图2B显示出沿导热复合结构顶面(图1中以A-A’标示)剖切所得的导热复合结构和散热孔的示例的截面图,散热孔410设置成贯穿所述导热绝缘胶230的厚度方向,所述散热孔410包括金属填充物,例如金属钨,所述散热孔410设置成使其与导热复合结构220的延伸部分(未覆盖薄膜电阻)形成导热接触以促进所述导热复合结构220吸收的热量向外传导。本实施例中,所述导热复合结构220包含碳纳米管材料,于薄膜电阻310周围施加散热孔410,所述散热孔410通过其与导热复合结构220的延伸部分形成导热接触,将所述碳纳米管吸收的热快速导出,从而保持电阻周围的环境温度相对稳定。
作为示例,薄膜电阻可以选用温度系数和电压系数均较低的金属薄膜电阻,包括但不限于镍铬系薄膜电阻或铬硅系薄膜电阻。
作为示例,所述接触电极可以选用Al、Cu和Ag中的一种组成的单层,或者TiW层和Au层组成的叠层。
实施例2
本实施例提供一种高精度的薄膜电阻装置的制备方法,其中,本发明实施例一所述的高精度的薄膜电阻装置优选采用本实施例的制备方法制备得到,当然也可以采用其他方法。需要说明的是,以下所述的工艺步骤顺序并不严格代表本发明所保护的高精度的薄膜电阻装置的制备方法的制备顺序,本领域技术人员可以依据实际工艺步骤进行改变。具体而言,所述制备方法包括:
S1:提供一基板,于所述基板上形成隔离层;
S2:对所述隔离层进行刻蚀,以形成贯穿所述隔离层的多个隔离沟槽;
S3:于所述隔离沟槽设置导热复合结构,所述导热复合结构包括位于所述隔离沟槽底部的低维纳米材料;
S4:于所述隔离层上形成电阻金属层,基于电阻掩膜图形刻蚀所述电阻金属层以形成薄膜电阻区域;
S5:于所述薄膜电阻区域的两端形成接触电极;
S6:形成散热孔,所述散热孔与所述导热复合结构形成导热接触。
首先,参见图3,进行步骤S1:提供一基板100,于所述基板100上形成隔离层200。具体地,基板100可以是本领域常用的半导体衬底,举例而言,硅衬底、砷化镓衬底,所述半导体衬底上设置有前道工艺中形成的器件层。在本实施例中,基板100可以是具有硅器件层的体硅晶圆。
如图3所示,步骤S1中,可以采用湿法氧化法于所述基板100的表面形成隔离氧化物,即为隔离层200。当所述基板的材料选用为硅基材料时,所述隔离层200可以选用为二氧化硅层。相较于干法热氧化法,采用湿法氧化法形成二氧化硅层,可以在较低的工艺温度下执行,例如是200℃,这样可以尽可能最小化对衬底以及前道工艺于其上形成的器件造成的损伤。
然后,参见图4,进行步骤S2:对所述隔离层进行刻蚀,以形成贯穿所述隔离层的多个隔离沟槽。具体地,多个隔离沟槽210呈平行排列且形成为贯穿所述隔离层200。
如图4所示,步骤S2中,可以于隔离层200上涂布光刻胶402;依次对光刻胶402执行前烘、曝光和显影工序以于所述光刻胶中定义出隔离沟槽对应的沟槽掩膜图形411;对显影后的光刻胶采用深紫外线(DUV,Deep Ultra-Violet)进一步坚膜处理以提升所述光刻胶定义的图形区域的稳定性;随后,以光刻胶中定义的沟槽掩膜图形411作为掩膜对隔离层200进行刻蚀以形成多个隔离沟槽210,其中采用干法刻蚀工艺执行所述隔离层200的刻蚀。所述隔离沟槽210的位置和尺寸可以根据所需的薄膜电阻的分布适当地确定。
作为示例,步骤S2还包括:于形成多个隔离沟槽210之后,去除表面残留的光刻胶。
然后,参见图5~图6,进行步骤S3:于所述隔离沟槽210中设置导热复合结构220。
具体地,步骤S3包括:所述隔离沟槽210的底部形成高热导率的低维纳米材料,其中所述低维纳米材料包括石墨烯、碳纳米管和二硫化钼中的一种。
作为示例,所述低维纳米材料为具有高热导率的碳纳米管,可以采用沉积法形成所述碳纳米管,具体步骤包括:例如,采用含碳的前驱物气体于隔离沟槽底部显露的硅材料上生长碳纳米管;所述碳纳米管之间的间隙采用TEOS氧化物填充以包覆所述碳纳米管。在其他示例中,可以采用溶液法形成所述碳纳米管,包括:将纯度高达≥99.99%的半导体型碳纳米管分散于甲苯中,以配制含有半导体型碳纳米管的悬浮液,将形成有器件层和隔离沟槽的基板100浸入盛装含半导体性碳纳米管悬浮液的容器中,经过一段孵育时间;随后,将所述基板100取出,依次用溶剂喷雾冲洗并用氮气干燥,即获得高密度填充于隔离沟槽的呈随机取向分布的碳纳米管,所述碳纳米管通过范德瓦尔斯力吸附于底部显露的硅表面。
作为示例,所述低维纳米材料选用为石墨烯、碳纳米管和类似的二维纳米材料,此类二维纳米材料的合成工艺温度较低,具有与现有工艺的良好兼容,不会造成底部器件的退化,同时可以强化高精度薄膜电阻的散热。
作为示例,参见图6,步骤S3还包括:于所述隔离沟槽210内采用导热绝缘胶230覆盖导热复合结构220。步骤S3中,可以通过例如旋涂、喷涂或类似方式将导热硅胶施用于隔离沟槽210内并固化以使所述导热复合结构220与薄膜电阻310电绝缘,固化的导热硅胶的表面与所述隔离层的表面基本齐平。在一些示例中,采用导热绝缘胶230覆盖导热复合结构220的同时,导热绝缘胶230还进入导热复合结构220包含的低维纳米材料之间的间隙。
然后,参见图7~图9,进行步骤S4:于所述隔离层200上形成电阻金属层300,基于电阻掩膜图形412刻蚀所述电阻金属层300以形成薄膜电阻区域311,所述薄膜电阻区域311设置成与所述隔离沟槽210交叠以与所述导热复合结构220发生热交换。
步骤S4包括:S4-1,通过磁控溅射工艺在隔离层200和覆盖有导热绝缘胶230的隔离沟槽210上方沉积电阻金属层300;S4-2,于电阻金属层300上涂布光刻胶,通过光刻工艺于光刻胶定义出与薄膜电阻区域对应的电阻掩膜图形412;S4-3,采用等离子体刻蚀工艺,以电阻掩膜图形412为掩膜进行刻蚀,形成图形化的电阻金属层,即得薄膜电阻区域311。在其他示例中,可以采用光刻胶剥离工艺形成图形化的电阻金属层以界定出薄膜电阻区域311。
作为示例,如图8所示,步骤S4-2包括:依次对光刻胶执行前烘、曝光和显影工序以于所述光刻胶中定义出与薄膜电阻区域对应的电阻掩膜图形412;对显影后的光刻胶采用深紫外线(DUV)进一步坚膜处理以提升所述光刻胶中定义的电阻掩膜图形412的稳定性。
然后,参见图10~图11,进行步骤S5:于所述薄膜电阻区域的两端形成接触电极。
步骤S5包括:S5-1,采用类似于步骤4-2的方式,通过光刻工艺形成电极掩膜图形413;S5-2,通过磁控溅射工艺基于电极掩膜图形413限定的窗口沉积接触金属层以于所述薄膜电阻区域311的两端形成接触电极312,所得结构如图11所示。
所述制备方法还包括:在步骤S5之后,于后道工艺中形成薄膜电阻的电性引出及其与其他元件之间的电学互连,其包括但不限于形成层间介质层、一或多层金属互连层以及相邻金属层之间的金属间介质层,所述薄膜电阻通过所述金属互连层与顶层金属层电性相连。
然后,进行步骤S6:形成散热孔410,所述散热孔410与所述导热复合结构220形成导热接触。具体地,所述散热孔410可以于薄膜电阻310的周围贯穿所述导热绝缘胶230而与导热复合结构220形成导热接触。进一步地,所述散热孔410还设置成自导热绝缘胶230向上贯穿层间介质层且延伸至所述顶层金属层,以实现导热复合结构的热引出。具体地,步骤S6包括:形成互连通孔,同时形成贯穿导热绝缘胶和层间介质层的散热孔;采用金属填充所述互连通孔以及所述散热孔,例如金属钨,所述互连通孔以及所述散热孔内的金属填充物分别连接至所述顶层金属层,以实现薄膜电阻与有源元件的电学互连,同时实现导热复合结构的热引出。由于采用具有良好导热性的金属填充于所述散热孔,使得薄膜电阻的周围引入额外的热耗散通道,而且散热孔的形成工序可以与现有的互连结构形成工艺相兼容。
作为示例,步骤S6包括:于形成散热孔之前,于所述隔离层上形成一层间介质层,所述层间介质层包括氮化硅层和二氧化硅层中的一种。
综上所述,本发明提供了一种高精度的薄膜电阻装置及其制备方法,通过在薄膜电阻下方设置隔离沟槽,利用隔离沟槽中设置的导热复合结构,使所述薄膜电阻与所述导热复合结构发生热交换,所述导热复合结构进一步通过其与散热孔形成导热接触将热量疏散,有效提高薄膜电阻周边环境的导热效率;同时,通过设置散热孔及其内部设置有导热性良好的金属,于薄膜电阻的周围提供额外的热耗散通道,使得薄膜电阻的工作温度维持在低温度漂移的环境下,还能够抑制施加大电压或大电流的条件下薄膜电阻的阻值漂移,从而减少薄膜电阻精度下降导致的转换电路精度以及分辨率降低的温度。此外,本发明的薄膜电阻装置可与硅器件设置于同一晶圆上,不影响硅器件层的面积,降低成本,提高集成度。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种高精度的薄膜电阻装置,其特征在于,包括:
基板,所述基板上设置有器件层和隔离层;
多个隔离沟槽,每个隔离沟槽贯穿所述隔离层形成且内部设置有导热复合结构,所述导热复合结构包括位于所述隔离沟槽底部的高热导率的低维纳米材料;
薄膜电阻,位于所述隔离层上,所述薄膜电阻设置成与所述隔离沟槽交叠以使所述导热复合结构与所述薄膜电阻发生热交换,由此将所述薄膜电阻产生的热量传导至所述导热复合结构,所述薄膜电阻的两端设置有接触电极;
散热孔,所述散热孔通过与所述导热复合结构形成导热接触将热量疏散。
2.根据权利要求1所述的薄膜电阻装置,其特征在于:所述低维纳米材料包括石墨烯、碳纳米管和二硫化钼中的一种。
3.根据权利要求1所述的薄膜电阻装置,其特征在于:所述导热复合结构包括自所述隔离沟槽的底部垂直定向的碳纳米管阵列以及填充于所述碳纳米管之间间隙的绝缘填充物,所述绝缘填充物包括TEOS氧化物。
4.根据权利要求1所述的薄膜电阻装置,其特征在于:所述隔离沟槽内还设置有位于所述导热复合结构之上的导热绝缘胶,所述导热复合结构与所述薄膜电阻通过设置于两者之间的所述导热绝缘胶发生热交换,所述导热绝缘胶包括导热硅胶。
5.根据权利要求1所述的薄膜电阻装置,其特征在于:所述薄膜电阻设置成其宽度方向与所述隔离沟槽的延伸方向一致。
6.根据权利要求1或3所述的薄膜电阻装置,其特征在于:所述基板选用为硅基板,所述低维纳米材料通过范德瓦尔斯力与所述隔离沟槽的底部显露的硅材料结合。
7.一种高精度的薄膜电阻装置的制备方法,其特征在于,所述制备方法包括:
提供一基板,于所述基板上形成隔离层;
对所述隔离层进行刻蚀,以形成贯穿所述隔离层的多个隔离沟槽;
于所述隔离沟槽设置导热复合结构,所述导热复合结构包括位于所述隔离沟槽底部的低维纳米材料;
于所述隔离层上形成电阻金属层,基于电阻掩膜图形刻蚀所述电阻金属层以形成薄膜电阻区域,所述薄膜电阻区域设置成与所述隔离沟槽交叠以使所述薄膜电阻与所述导热复合结构发生热交换;
于所述薄膜电阻区域的两端形成接触电极;
形成散热孔,所述散热孔与所述导热复合结构形成导热接触。
8.根据权利要求7所述的制备方法,其特征在于:形成薄膜电阻区域的步骤包括;通过光刻工艺于所述电阻金属层上定义出电阻掩膜图形;通过离子刻蚀工艺以所述电阻掩膜图形作为掩膜进行刻蚀以形成薄膜电阻区域。
9.根据权利要求7所述的制备方法,其特征在于:于所述薄膜电阻区域的两端形成接触电极的步骤包括:通过光刻工艺于所述隔离层上定义出电极掩膜图形;基于电极掩膜图形限定的窗口沉积接触金属层。
10.根据权利要求7所述的制备方法,其特征在于:所述衬底选用为硅衬底,所述隔离层选用为二氧化硅层,所述高热导率材料包括石墨烯、碳纳米管和二硫化钼中的一种,采用湿法氧化法于所述基板的表面形成所述隔离层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310041671.1A CN116053261B (zh) | 2023-01-28 | 2023-01-28 | 高精度的薄膜电阻装置及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310041671.1A CN116053261B (zh) | 2023-01-28 | 2023-01-28 | 高精度的薄膜电阻装置及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116053261A true CN116053261A (zh) | 2023-05-02 |
CN116053261B CN116053261B (zh) | 2023-06-20 |
Family
ID=86119801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310041671.1A Active CN116053261B (zh) | 2023-01-28 | 2023-01-28 | 高精度的薄膜电阻装置及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116053261B (zh) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5068202A (en) * | 1988-12-15 | 1991-11-26 | Sgs-Thomson Microelectronics S.R.L. | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures |
US20040022102A1 (en) * | 1997-03-31 | 2004-02-05 | Chunlin Liang | Thermal conducting trench in a semiconductor structure and method for forming the same |
JP2004039832A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 光電変換装置及びその製造方法 |
KR20100130721A (ko) * | 2009-06-04 | 2010-12-14 | 주식회사 동부하이텍 | Dti를 이용한 열 우회로가 구비된 soi 웨이퍼 및 그 형성 방법 |
CN201904368U (zh) * | 2010-07-30 | 2011-07-20 | 晶科电子(广州)有限公司 | 一种硅基板集成有功能电路的led表面贴装结构 |
TW201126776A (en) * | 2010-01-21 | 2011-08-01 | Foxsemicon Integrated Tech Inc | Solid-state lighting device and light source module |
US20120181663A1 (en) * | 2011-01-18 | 2012-07-19 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
CN106024764A (zh) * | 2015-03-25 | 2016-10-12 | 英飞凌科技美国公司 | 具有在印刷电路板上的集成输出电感器的半导体封装体 |
JP2016197622A (ja) * | 2015-04-02 | 2016-11-24 | Koa株式会社 | チップ抵抗器及びその製造方法 |
JP2017069371A (ja) * | 2015-09-30 | 2017-04-06 | 三菱マテリアル株式会社 | 冷却器付き放電抵抗装置 |
CN107305874A (zh) * | 2016-04-25 | 2017-10-31 | 瑞昱半导体股份有限公司 | 用于半导体装置的沟槽式散热结构 |
CN107863335A (zh) * | 2016-09-21 | 2018-03-30 | 格芯公司 | 半导体装置电阻器结构 |
US20200211987A1 (en) * | 2018-12-27 | 2020-07-02 | Qorvo Us, Inc. | High frequency / high power transition system using siw structure |
CN212084982U (zh) * | 2020-06-15 | 2020-12-04 | 长江存储科技有限责任公司 | 一种电阻器件结构 |
CN113764366A (zh) * | 2021-11-05 | 2021-12-07 | 微龛(广州)半导体有限公司 | 具有高散热性能的soi晶圆及其制备方法 |
CN114171475A (zh) * | 2021-11-29 | 2022-03-11 | 微龛(广州)半导体有限公司 | 具有散热结构的soi晶圆及其制备方法 |
-
2023
- 2023-01-28 CN CN202310041671.1A patent/CN116053261B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5068202A (en) * | 1988-12-15 | 1991-11-26 | Sgs-Thomson Microelectronics S.R.L. | Process for excavating trenches with a rounded bottom in a silicon substrate for making trench isolation structures |
US20040022102A1 (en) * | 1997-03-31 | 2004-02-05 | Chunlin Liang | Thermal conducting trench in a semiconductor structure and method for forming the same |
JP2004039832A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 光電変換装置及びその製造方法 |
KR20100130721A (ko) * | 2009-06-04 | 2010-12-14 | 주식회사 동부하이텍 | Dti를 이용한 열 우회로가 구비된 soi 웨이퍼 및 그 형성 방법 |
TW201126776A (en) * | 2010-01-21 | 2011-08-01 | Foxsemicon Integrated Tech Inc | Solid-state lighting device and light source module |
CN201904368U (zh) * | 2010-07-30 | 2011-07-20 | 晶科电子(广州)有限公司 | 一种硅基板集成有功能电路的led表面贴装结构 |
US20120181663A1 (en) * | 2011-01-18 | 2012-07-19 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
CN106024764A (zh) * | 2015-03-25 | 2016-10-12 | 英飞凌科技美国公司 | 具有在印刷电路板上的集成输出电感器的半导体封装体 |
JP2016197622A (ja) * | 2015-04-02 | 2016-11-24 | Koa株式会社 | チップ抵抗器及びその製造方法 |
JP2017069371A (ja) * | 2015-09-30 | 2017-04-06 | 三菱マテリアル株式会社 | 冷却器付き放電抵抗装置 |
CN107305874A (zh) * | 2016-04-25 | 2017-10-31 | 瑞昱半导体股份有限公司 | 用于半导体装置的沟槽式散热结构 |
CN107863335A (zh) * | 2016-09-21 | 2018-03-30 | 格芯公司 | 半导体装置电阻器结构 |
US20200211987A1 (en) * | 2018-12-27 | 2020-07-02 | Qorvo Us, Inc. | High frequency / high power transition system using siw structure |
CN212084982U (zh) * | 2020-06-15 | 2020-12-04 | 长江存储科技有限责任公司 | 一种电阻器件结构 |
CN113764366A (zh) * | 2021-11-05 | 2021-12-07 | 微龛(广州)半导体有限公司 | 具有高散热性能的soi晶圆及其制备方法 |
CN114171475A (zh) * | 2021-11-29 | 2022-03-11 | 微龛(广州)半导体有限公司 | 具有散热结构的soi晶圆及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116053261B (zh) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2269948B1 (en) | Sheet structure | |
KR100829680B1 (ko) | 상 변화 메모리 및 그 형성 방법 | |
JP4493344B2 (ja) | カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法 | |
US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
CN108735669B (zh) | 具有波导的集成石墨烯检测器 | |
JP2009124110A (ja) | シート状構造体及びその製造方法並びに電子機器 | |
US20150179814A1 (en) | Graphene devices and methods of manufacturing the same | |
US20140138829A1 (en) | Interconnection structure and method for fabricating the same | |
CN101101903A (zh) | 半导体器件利用碳纳米管的层间布线及其制造方法 | |
KR100819004B1 (ko) | 미세 전자 소자 및 그 제조 방법 | |
WO2009075739A2 (en) | Forming thin film transistors using ablative films | |
JPH036675B2 (zh) | ||
KR101111127B1 (ko) | 시트 형상 구조체와 그 제조 방법 및 전자기기 | |
CN116053261B (zh) | 高精度的薄膜电阻装置及其制备方法 | |
JP7520141B2 (ja) | 半導体装置及びその製造方法、3次元集積回路 | |
CN208284503U (zh) | 一种霍尔元件 | |
TW200818392A (en) | Semiconductor device and method of manufacturing a semiconductor device | |
CN108735892A (zh) | 一种霍尔元件及其制备方法 | |
US20230062389A1 (en) | Semiconductor structure, method of forming stacked unit layers and method of forming stacked two-dimensional material layers | |
KR20020019138A (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
JP5786986B2 (ja) | 炭素構造体の成長方法及びシート状構造体の製造方法 | |
CN111403597B (zh) | 石墨烯量子霍尔器件制备方法以及石墨烯量子霍尔器件 | |
KR20120079323A (ko) | 트랜지스터의 제조방법 | |
KR100258177B1 (ko) | 전력소자 제조 방법 및 그 구조 | |
CN115863444A (zh) | 一种深槽电极桥式结构纳米空气沟道二极管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |