CN114171475A - 具有散热结构的soi晶圆及其制备方法 - Google Patents
具有散热结构的soi晶圆及其制备方法 Download PDFInfo
- Publication number
- CN114171475A CN114171475A CN202111435967.9A CN202111435967A CN114171475A CN 114171475 A CN114171475 A CN 114171475A CN 202111435967 A CN202111435967 A CN 202111435967A CN 114171475 A CN114171475 A CN 114171475A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon device
- wafer
- conductivity material
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 60
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 239000003292 glue Substances 0.000 claims abstract description 4
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 108
- 238000000034 method Methods 0.000 claims description 36
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 23
- 239000002041 carbon nanotube Substances 0.000 claims description 23
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 23
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 21
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 21
- 230000007547 defect Effects 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000005411 Van der Waals force Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 238000003892 spreading Methods 0.000 claims 5
- 230000010354 integration Effects 0.000 abstract description 5
- 230000006872 improvement Effects 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种具有散热结构的SOI晶圆及其制备方法，该SOI晶圆依次包括：体硅晶圆、埋氧层及硅器件层；埋氧层及硅器件层中形成有贯穿埋氧层及至少部分厚度的硅器件层的沟槽，沟槽中填充有高热导率材料，高热导率材料采用散热胶固定；硅器件层包括至少一个有源区，高热导率材料围绕在有源区外周。通过在埋氧层及硅器件层中设置将有源区包围的沟槽，并在沟槽中填充高热导率材料，则热量可通过高热导率材料实现对器件结构的精准散热；另外，随着现有集成电路的三维集成度提高及尺寸的不断减小，采用本发明的散热结构，可将每层集成电路器件产生的热量通过每层中的高热导率材料有效散出，从而有效解决三维集成电路中间层叠区域散热难的问题。
Description
技术领域
本发明涉及绝缘体上半导体衬底技术领域，特别是涉及一种具有散热结构的SOI晶圆及其制备方法。
背景技术
由于低寄生结电容、埋氧层(Buried Oxid，BOX)隔离等优势，绝缘体上硅衬底技术(Silicon-on-Insulator，SOI)广泛应用于低功耗、高速和高可靠集成电路。然而，由于埋氧层的热导率比较低，造成高密度集成的SOI电路存在自加热效应，导致器件的沟道电流下降和负差分电阻的形成等，使绝缘体上半导体技术的应用受到很大限制。
因此，有必要提出一种具有散热结构的SOI晶圆及其制备方法，以有效提高绝缘体上硅晶圆的散热性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有散热结构的SOI晶圆及其制备方法，用于解决现有技术中的绝缘体上硅晶圆的散热性能及散热效率较低等的问题。
为实现上述目的及其他相关目的，本发明提供一种具有散热结构的SOI晶圆，所述SOI晶圆依次包括：体硅晶圆、埋氧层及硅器件层；
所述埋氧层及所述硅器件层中形成有贯穿所述埋氧层及至少部分厚度的所述硅器件层的沟槽，所述沟槽中填充有高热导率材料，所述高热导率材料采用散热胶固定；
所述硅器件层包括至少一个有源区，所述高热导率材料围绕在所述有源区外周。
可选地，所述高热导率材料为碳纳米管或二硫化钼。
进一步地，所述高热导率材料为碳纳米管，所述碳纳米管在所述沟槽中沿所述沟槽的长度方向设置或沿所述沟槽的宽度方向设置或沿所述沟槽的深度方向设置，
可选地，所述高热导率材料为二硫化钼，所述二硫化钼在所述沟槽中沿所述沟槽的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合。
可选地，所述有源区与所述高热导率材料之间形成有环绕所述有源区的浅沟槽隔离。
可选地，所述体硅晶圆为P型掺杂或N型掺杂，掺杂浓度介于1014cm-3～1016cm-3之间。
本发明还提供一种具有散热结构的SOI晶圆的制备方法，所述制备方法包括：
提供硅器件晶圆，并于所述硅器件晶圆上形成埋氧层；
以所述埋氧层作为保护层，采用轻离子注入工艺，于所述硅器件晶圆的预设深度形成缺陷分离层；
依次刻蚀所述埋氧层及所述缺陷分离层上的至少部分厚度的所述硅器件晶圆，形成沟槽；
于所述沟槽中填充高热导率材料，并采用散热胶固定；
将填充有所述高热导率材料的所述硅器件晶圆倒置，并与提供的体硅晶圆键合；
基于所述缺陷分离层将所述硅器件晶圆减薄，保留在所述埋氧层上的部分所述硅器件晶圆形成为硅器件层，其中，所述硅器件层包括至少一个有源区，所述高热导率材料围绕在所述有源区外周。
可选地，采用湿法氧化工艺形成所述埋氧层。
可选地，所述轻离子注入工艺中采用的轻离子为氢离子。
可选地，将所述硅器件晶圆与所述体硅晶圆键合前还包括对所述埋氧层表面进行平坦化和清洁的步骤；形成所述硅器件层后还包括对所述硅器件层进行抛光的步骤及对体硅晶圆进行减薄的步骤。
如上所述，本发明的具有散热结构的SOI晶圆及其制备方法，通过在埋氧层及硅器件层中设置沟槽，并在沟槽中填充高热导率材料，且高热导率材料围绕在有源区外周，将有源区包围，则后续在有源区形成的器件结构产生的热量可通过围绕在其外周的高热导率材料散热，沿有源区周向设置的高热导率材料可实现对器件结构的精准散热，从而进一步提高散热效率；另外，随着现有集成电路的三维集成度提高及尺寸的不断减小，采用本发明的散热结构，可将每层集成电路器件产生的热量通过每层中的高热导率材料有效散出，从而有效解决三维集成电路中间层叠区域散热难的问题。
附图说明
图1至图12显示为本发明的具有散热结构的SOI晶圆的制备方法中各步骤所呈现的结构示意图，其中，图12显示为本发明的具有散热结构的SOI晶圆的结构示意图。
图13显示为本发明的具有散热结构的SOI晶圆制备方法的流程示意图。
元件标号说明
10 硅器件晶圆
11 埋氧层
12 缺陷分离层
13 沟槽
14 高热导材料
15 体硅晶圆
16 硅器件层
17 有源区
18 浅沟槽隔离
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可根据实际需要进行改变，且其组件布局型态也可能更为复杂。
如图12所示，本实施例提供一种具有散热结构的SOI晶圆，所述SOI晶圆依次包括：体硅晶圆15、埋氧层11及硅器件层16；
所述埋氧层11及所述硅器件层16中形成有贯穿所述埋氧层11及至少部分厚度的所述硅器件层16的沟槽13(如图3及图4所示)，所述沟槽13中填充有高热导率材料14，所述高热导率材料14采用散热胶固定；
所述硅器件层16包括至少一个有源区17，所述高热导率材料14围绕在所述有源区17外周。
本实施例的具有散热结构的SOI晶圆，通过在埋氧层及硅器件层中设置沟槽，并在沟槽中填充高热导率材料，且高热导率材料围绕在有源区外周，将有源区包围，则后续在有源区形成的器件结构产生的热量可通过围绕在其外周的高热导率材料散热，沿有源区周向设置的高热导率材料可实现对器件结构的精准散热，从而进一步提高散热效率；另外，随着现有集成电路的三维集成度提高及尺寸的不断减小，采用本实施例的散热结构，可将每层集成电路器件产生的热量通过每层中的高热导率材料有效散出，从而有效解决三维集成电路中间层叠区域散热难的问题。
如图3、图4及图12所示，这里需要说明的是，所述沟槽13的深度可以是不完全贯穿所述硅器件层16(如图3及图12所示)，也可以是完全贯穿所述硅器件层16(如图4所示)，在此不作限制，具体根据实际需要进行设置。
作为示例，所述体硅晶圆15可以根据实际需要设置为非掺杂或掺杂，例如可以为P型掺杂或N型掺杂，掺杂浓度介于1014cm-3～1016cm-3之间。
作为示例，所述有源区17与所述高热导率材料14之间形成有环绕所述有源区17的浅沟槽隔离18。浅沟槽隔离可以将有源区隔离在独立的硅岛内。
本实施例中优选所述高热导率材料14为碳纳米管或二硫化钼。碳纳米管及二硫化钼为目前导热性能很好的导热材料，且固定该些材料的工艺温度相对于集成电路工艺中的工艺温度来说非常低，所以可在有效提高散热效率的同时降低制造成本及提高产品良率。
如图5至图7所示，当所述高热导率材料14为碳纳米管时，可以根据实际需要设置所述碳纳米管在所述沟槽13中的放置方向，如图5所述，可将碳纳米管在所述沟槽13中沿所述沟槽13的长度方向(图中垂直纸面的方向)设置；如图6所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的深度方向(图中的上下方向)设置；如图7所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的宽度方向(图中的左右方向)设置。另外，碳纳米管的数量根据所述沟槽13的宽度及深度来确定，在此不做限定。当所述高热导率材料14为碳纳米管时，所述埋氧层11的厚度可介于20nm～145nm之间，所述硅器件层16的厚度可介于25nm～300nm之间。
如图8所示，当所述高热导率材料14为二硫化钼时，基于现有二硫化钼的制备工艺，二硫化钼一般是以薄层状的形式存在，所以在本实施例中所述二硫化钼在所述沟槽13中沿所述沟槽13的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合，另外，二硫化钼的层数根据所述沟槽13的深度来确定，在此不做限定。当所述高热导率材料14为二硫化钼时，所述埋氧层11的最大厚度约为20nm，所述硅器件层16的厚度可介于25nm～50nm之间。
如图13所示，本实施例还提供一种上述具有散热结构的SOI晶圆的制备方法，所述制备方法包括：
如图1所示，首先进行步骤S1，提供硅器件晶圆10，并于所述硅器件晶圆10上形成埋氧层11。
可以采用现有常规工艺制备所述埋氧层11，例如干法或湿法氧化形成所述埋氧层11，也可以是CVD沉积工艺形成所述埋氧层11。本实施例中优选采用湿法氧化工艺形成所述埋氧层11。
如图2所示，然后进行步骤S2，以所述埋氧层11作为保护层，采用轻离子注入工艺，于所述硅器件晶圆10的预设深度形成缺陷分离层12。后续基于该缺陷分离层12将所述硅器件晶圆10分离为两部分，以实现对所述硅器件晶圆10的减薄。
可以采用现有常规的离子注入工艺形成所述缺陷分离层12，工艺参数根据离子类型、注入深度、形成的缺陷分离层厚度等参数进行选择。本实施例中选择氢离子作为注入离子，氢离子与硅在预设注入深度处形成Si-H键，得到所述缺陷分离层12。
如图3及图4所示，接着进行步骤S3，依次刻蚀所述埋氧层11及所述缺陷分离层12上的至少部分厚度的所述硅器件晶圆10，形成沟槽13。
作为示例，采用光刻、刻蚀工艺形成所述沟槽13。所述沟槽13的深度根据实际需要进行设置，如图3所示，可以不贯穿所述缺陷分离层12上的所述硅器件晶圆10，如图4所示，也可以贯穿所述缺陷分离层12上的所述硅器件晶圆10，具体沟槽13的深度根据实际需要进行设置，在此不作限制。
如图5至图8所示，接着进行步骤S4，于所述沟槽13中填充高热导率材料14，并采用散热胶固定。
本实施例中优选所述高热导率材料14为碳纳米管或二硫化钼。碳纳米管及二硫化钼为目前导热性能很好的导热材料，且固定该些材料的工艺温度相对于集成电路工艺中的工艺温度来说非常低，所以可在有效提高散热效率的同时降低制造成本及提高产品良率。如图5至图7所示，当所述高热导率材料14为碳纳米管时，可以根据实际需要设置所述碳纳米管在所述沟槽13中的放置方向，如图5所述，可将碳纳米管在所述沟槽13中沿所述沟槽13的长度方向(图中垂直纸面的方向)设置；如图6所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的深度方向(图中的上下方向)设置；如图7所示，也可将碳纳米管在所述沟槽13中沿所述沟槽13的宽度方向(图中的左右方向)设置。另外，碳纳米管的数量根据所述沟槽13的宽度及深度来确定，在此不做限定。如图8所示，当所述高热导率材料14为二硫化钼时，基于现有二硫化钼的制备工艺，二硫化钼一般是以薄层状的形式存在，所以在本实施例中所述二硫化钼在所述沟槽13中沿所述沟槽13的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合，另外，二硫化钼的层数根据所述沟槽13的深度来确定，在此不做限定。
作为示例，散热胶固定所述高热导率材料14后还包括对所述埋氧层11表面进行化学机械抛光，使所述高热导率材料14及所述埋氧层11平坦化和清洁。
如图9所示，接着进行步骤S5，将填充有所述高热导率材料14的所述硅器件晶圆10倒置，并与提供的体硅晶圆15键合。
如图10及图11所示，最后进行步骤S6，基于所述缺陷分离层12将所述硅器件晶圆10减薄，保留在所述埋氧层11上的部分所述硅器件晶圆10形成为硅器件层16，其中，所述硅器件层16包括至少一个有源区17，所述高热导率材料14围绕在所述有源区17外周。基于所述缺陷分离层12中的Si-H键剥离并退火所述硅器件晶圆10，实现硅器件晶圆10在所述缺陷分离层12处的减薄。
如图10所示，对所述硅器件晶圆10进行剥离后，留下的硅器件层16的表面比较粗糙，可对其表面进行抛光，实现硅器件层16表面的平坦化。如图12所示，还可对所述体硅晶圆15的背面进行减薄以在保证其支撑效果的前提下提高器件的散热效果。
综上所述，本发明提供一种具有散热结构的SOI晶圆及其制备方法，通过在埋氧层及硅器件层中设置沟槽，并在沟槽中填充高热导率材料，且高热导率材料围绕在有源区外周，将有源区包围，则后续在有源区形成的器件结构产生的热量可通过围绕在其外周的高热导率材料散热，沿有源区周向设置的高热导率材料可实现对器件结构的精准散热，从而进一步提高散热效率；另外，随着现有集成电路的三维集成度提高及尺寸的不断减小，采用本实施例的散热结构，可将每层集成电路器件产生的热量通过每层中的高热导率材料有效散出，从而有效解决三维集成电路中间层叠区域散热难的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种具有散热结构的SOI晶圆，其特征在于，所述SOI晶圆依次包括：体硅晶圆、埋氧层及硅器件层；
所述埋氧层及所述硅器件层中形成有贯穿所述埋氧层及至少部分厚度的所述硅器件层的沟槽，所述沟槽中填充有高热导率材料，所述高热导率材料采用散热胶固定；
所述硅器件层包括至少一个有源区，所述高热导率材料围绕在所述有源区外周。
2.根据权利要求1所述的具有散热结构的SOI晶圆，其特征在于：所述高热导率材料为碳纳米管或二硫化钼。
3.根据权利要求2所述的具有散热结构的SOI晶圆，其特征在于：所述高热导率材料为碳纳米管，所述碳纳米管在所述沟槽中沿所述沟槽的长度方向设置或沿所述沟槽的宽度方向设置或沿所述沟槽的深度方向设置。
4.根据权利要求2所述的具有散热结构的SOI晶圆，其特征在于：所述高热导率材料为二硫化钼，所述二硫化钼在所述沟槽中沿所述沟槽的深度方向呈层状依次层叠，且相邻两层之间通过范德瓦尔斯力结合。
5.根据权利要求1所述的具有散热结构的SOI晶圆，其特征在于：所述有源区与所述高热导率材料之间形成有环绕所述有源区的浅沟槽隔离。
6.根据权利要求1所述的具有散热结构的SOI晶圆，其特征在于：所述体硅晶圆为P型掺杂或N型掺杂，掺杂浓度介于1014cm-3～1016cm-3之间。
7.一种具有散热结构的SOI晶圆的制备方法，其特征在于，所述制备方法包括：
提供硅器件晶圆，并于所述硅器件晶圆上形成埋氧层；
以所述埋氧层作为保护层，采用轻离子注入工艺，于所述硅器件晶圆的预设深度形成缺陷分离层；
依次刻蚀所述埋氧层及所述缺陷分离层上的至少部分厚度的所述硅器件晶圆，形成沟槽；
于所述沟槽中填充高热导率材料，并采用散热胶固定；
将填充有所述高热导率材料的所述硅器件晶圆倒置，并与提供的体硅晶圆键合；
基于所述缺陷分离层将所述硅器件晶圆减薄，保留在所述埋氧层上的部分所述硅器件晶圆形成为硅器件层，其中，所述硅器件层包括至少一个有源区，所述高热导率材料围绕在所述有源区外周。
8.根据权利要求7所述的具有散热结构的SOI晶圆的制备方法，其特征在于：采用湿法氧化工艺形成所述埋氧层。
9.根据权利要求7所述的具有散热结构的SOI晶圆的制备方法，其特征在于：所述轻离子注入工艺中采用的轻离子为氢离子。
10.根据权利要求7所述的具有散热结构的SOI晶圆的制备方法，其特征在于：将所述硅器件晶圆与所述体硅晶圆键合前还包括对所述埋氧层表面进行平坦化和清洁的步骤；形成所述硅器件层后还包括对所述硅器件层进行抛光的步骤及对体硅晶圆进行减薄的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111435967.9A CN114171475B (zh) | 2021-11-29 | 2021-11-29 | 具有散热结构的soi晶圆及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111435967.9A CN114171475B (zh) | 2021-11-29 | 2021-11-29 | 具有散热结构的soi晶圆及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114171475A true CN114171475A (zh) | 2022-03-11 |
| CN114171475B CN114171475B (zh) | 2022-12-20 |
Family
ID=80481523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111435967.9A Active CN114171475B (zh) | 2021-11-29 | 2021-11-29 | 具有散热结构的soi晶圆及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171475B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053261A (zh) * | 2023-01-28 | 2023-05-02 | 微龛(广州)半导体有限公司 | 高精度的薄膜电阻装置及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020008283A1 (en) * | 2000-01-03 | 2002-01-24 | Dong-Hyuk Ju | Heat removal by removal of buried oxide in isolation areas |
| US20040022102A1 (en) * | 1997-03-31 | 2004-02-05 | Chunlin Liang | Thermal conducting trench in a semiconductor structure and method for forming the same |
| CN1607638A (zh) * | 2003-10-15 | 2005-04-20 | 国际商业机器公司 | 一种层转移结构及其方法 |
| CN102569328A (zh) * | 2012-03-16 | 2012-07-11 | 上海丽恒光微电子科技有限公司 | 感光成像装置、半导体器件的制作方法 |
| CN102969268A (zh) * | 2011-08-31 | 2013-03-13 | 上海华力微电子有限公司 | 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法 |
| US20140008756A1 (en) * | 2012-07-09 | 2014-01-09 | International Business Machines Corporation | Deep trench heat sink |
| CN107365259A (zh) * | 2016-05-11 | 2017-11-21 | 中国科学院宁波材料技术与工程研究所 | 二硫化钼分散剂、二硫化钼分散体、其制备方法及应用 |
| CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路（宁波）有限公司 | 一种soi基底及soi基底的形成方法 |
| CN109671801A (zh) * | 2017-10-13 | 2019-04-23 | 济南晶正电子科技有限公司 | 超薄超平晶片基板及其制备方法 |
| CN110349693A (zh) * | 2019-05-24 | 2019-10-18 | 青岛大学 | 一种快速导热的柔性电极及其制备方法 |
| CN110767652A (zh) * | 2019-11-06 | 2020-02-07 | 中北大学 | 具有自散热功能的惠斯通电桥结构及制造方法 |
-
2021
- 2021-11-29 CN CN202111435967.9A patent/CN114171475B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040022102A1 (en) * | 1997-03-31 | 2004-02-05 | Chunlin Liang | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US20020008283A1 (en) * | 2000-01-03 | 2002-01-24 | Dong-Hyuk Ju | Heat removal by removal of buried oxide in isolation areas |
| CN1607638A (zh) * | 2003-10-15 | 2005-04-20 | 国际商业机器公司 | 一种层转移结构及其方法 |
| CN102969268A (zh) * | 2011-08-31 | 2013-03-13 | 上海华力微电子有限公司 | 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法 |
| CN102569328A (zh) * | 2012-03-16 | 2012-07-11 | 上海丽恒光微电子科技有限公司 | 感光成像装置、半导体器件的制作方法 |
| US20140008756A1 (en) * | 2012-07-09 | 2014-01-09 | International Business Machines Corporation | Deep trench heat sink |
| CN107365259A (zh) * | 2016-05-11 | 2017-11-21 | 中国科学院宁波材料技术与工程研究所 | 二硫化钼分散剂、二硫化钼分散体、其制备方法及应用 |
| CN109671801A (zh) * | 2017-10-13 | 2019-04-23 | 济南晶正电子科技有限公司 | 超薄超平晶片基板及其制备方法 |
| CN108682661A (zh) * | 2018-04-17 | 2018-10-19 | 中芯集成电路（宁波）有限公司 | 一种soi基底及soi基底的形成方法 |
| CN110349693A (zh) * | 2019-05-24 | 2019-10-18 | 青岛大学 | 一种快速导热的柔性电极及其制备方法 |
| CN110767652A (zh) * | 2019-11-06 | 2020-02-07 | 中北大学 | 具有自散热功能的惠斯通电桥结构及制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053261A (zh) * | 2023-01-28 | 2023-05-02 | 微龛(广州)半导体有限公司 | 高精度的薄膜电阻装置及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114171475B (zh) | 2022-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113764366B (zh) | 具有高散热性能的soi晶圆及其制备方法 | |
| TWI527242B (zh) | 半導體裝置與其製造方法 | |
| US8846466B2 (en) | Forming inter-device STI regions and intra-device STI regions using different dielectric materials | |
| TWI430446B (zh) | 積體電路結構及其形成方法 | |
| US6320228B1 (en) | Multiple active layer integrated circuit and a method of making such a circuit | |
| US9136386B2 (en) | SOI substrate, method of manufacturing the SOI substrate, semiconductor device, and method of manufacturing the semiconductor device | |
| CN105633001A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| US6879000B2 (en) | Isolation for SOI chip with multiple silicon film thicknesses | |
| JP2008041901A (ja) | 半導体装置及びその製造方法 | |
| CN105633002A (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
| CN114171475B (zh) | 具有散热结构的soi晶圆及其制备方法 | |
| TWI593026B (zh) | 多層半導體裝置結構及其製造方法 | |
| CN113437075B (zh) | 一种三维存储器及其制造方法 | |
| KR20200036696A (ko) | 감소된 워피지 및 더 나은 트렌치 충전 성능을 갖는, 반도체 디바이스를 제조하는 방법 | |
| TW201214679A (en) | High density thyristor random access memory device and method | |
| US8963281B1 (en) | Simultaneous isolation trench and handle wafer contact formation | |
| US20180138209A1 (en) | Semiconductor substrate with metallic doped buried oxide | |
| US20170309642A1 (en) | Systems and Methods for a Semiconductor Structure Having Multiple Semiconductor-Device Layers | |
| CN106158853B (zh) | 一种集成电路结构及其制造方法、半导体器件 | |
| CN109560065A (zh) | 一种带体接触的半导体器件结构和形成方法 | |
| TWI853349B (zh) | 半導體裝置及其形成方法 | |
| US11798836B2 (en) | Semiconductor isolation structure and method of making the same | |
| TWI590377B (zh) | 形成絕緣結構的方法 | |
| CN109545802B (zh) | 一种绝缘体上半导体器件结构和形成方法 | |
| CN113192969A (zh) | 一种多层绝缘体上硅锗衬底及其制备方法、应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |