CN1607638A - 一种层转移结构及其方法 - Google Patents

一种层转移结构及其方法 Download PDF

Info

Publication number
CN1607638A
CN1607638A CNA2004100850638A CN200410085063A CN1607638A CN 1607638 A CN1607638 A CN 1607638A CN A2004100850638 A CNA2004100850638 A CN A2004100850638A CN 200410085063 A CN200410085063 A CN 200410085063A CN 1607638 A CN1607638 A CN 1607638A
Authority
CN
China
Prior art keywords
layer
epitaxial loayer
porous region
regeneration
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100850638A
Other languages
English (en)
Inventor
斯蒂芬·W·贝德尔
基思·爱德华·弗格尔
布鲁斯·肯尼思·佛曼
萨姆帕斯·普拉斯霍萨曼
德温得拉·K·萨达纳
安娜·旺达·托普尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1607638A publication Critical patent/CN1607638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249961—With gradual property change within a component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种制造半导体器件的技术。在一个方面，提供一种层转移结构。层转移结构包括具有多孔区的载体衬底，多孔区具有调制的孔隙度以及在其中限定分离平面的注入元素。在另一个方面，提供一种形成层转移结构的方法。在又一个方面，提供一种形成三维集成结构的方法。

Description

一种层转移结构及其方法
技术领域
本发明涉及半导体器件的制造，更具体地，涉及在制造半导体器件中使用的层转移技术。
背景技术
微电子互连对于超大规模集成电路(GSI)的半导体芯片内的最佳性能、能量损耗以及信号完整性是关键的。随着互连的所需尺寸减小到可以用于超大规模集成电路，信号延迟和信号保真度问题明显制约整个系统的性能，例如最大可支持的芯片时钟频率。为了说明这个问题，已经对基于三维集成和三维器件堆层的新型结构进行了研究，并且在当前GSI设计中实施。
三维集成的主要优点包括布线的最长互连的长度减小了1/S1/2，其中S是三维堆层中的层数，并且全局时钟频率相应增大S3/2。参见，例如，J.Joyner et al.，A Three-dimensional Stochastic Wire LengthDistribution for Variable Separation of Strata，Proceedings of theIEEE INTERNATIONAL INTERCONNECT TECHNOLOGYCONFERENCE，132-34(2000)。因此，三维互连技术提供了更高的互连密度和系统速度。
分层技术，通过将很多芯片堆积在一个封装内或将很多互连层或器件堆积在一个芯片上实现，使设计自由度增强。另外，将不同材料和工艺制造的芯片、层或各种器件堆积，允许将不同的技术，例如射频(RF)无线互连以及微光子学，结合在基于硅集成电路(IC)的结构中。
三堆集成和三维器件结构对可能存在的很多层提出高度相关以及性能相关的限制。三维器件结构的散热以及输入/输出互连需要，也具有相当大的挑战。因此，逐渐增多的研究工作集中在层的改进方法以及在有限空间内可靠地连接大量的集成电路或器件的应用。
对于三维器件结构提出的大多数方法，需要载体衬底(例如，玻璃、硅或陶瓷)，以便于结构部分的转移、放置和对准。考虑到硅衬底与当前基于IC的技术的兼容性，以及硅加工的发展(例如，平版印刷术、在反应刻蚀或沉积中使用的高吞吐量簇加工中的自动处理、深通孔制图，减薄和抛光)，选择硅基衬底作为载体衬底，用于制造可转移的结构，例如器件和互连。
载体衬底和可转移结构，下面称为印花(decal)，随后对准并与另外的IC硅衬底结合在一起，形成GSI方案中的三维结构。为了成功地执行转移过程，关键是以容易的方式从整个载体衬底上，即硅基载体上释放所需的印花结构，而不损坏作为印花结构一部分的复杂结构。
器件转移过程通常需要减薄步骤，其中硅载体的厚度从0.7mm减小到明显小的特殊设计值，通常在10到100微米的范围内。硅基载体的最终厚度取决于三维结构中预计的印花层数量。对于给定的允许总堆层厚度，各个印花的最终厚度必须随印花层数的增大而减小。通常使用研磨或刻蚀方法达到这个目的。但是，研磨和刻蚀方法非常费时，并且很可能损坏印花层中存在的结构。
但是，最重要的问题是控制整个衬底上的印花厚度。例如，在Yu的美国专利6320228“Multiple Active Layer Integrated Circuit anda Method of Making Such a Circuit”中，描述了使用智能切割方法在集成电路中转移多个有效层。其中描述的方法基于使用大剂量氢注入以及热循环，释放注入区下面的晶片区。但是，此技术限于某些应用，包括高温释放过程，即，其中允许的温度是大于350℃。
另外，减薄方法使表面粗糙。表面粗糙以及厚度的不均匀性，需要随后进行仔细的化学机械抛光(CMP)。使用CMP方法减薄载体，被限制在仅去除几个微米的所需材料的过程，当与其它上述方法去除大量硅相比时，这种方法是不经济的。
得到薄印花的另一种方法是基于使用一层多孔硅，这是通过在起始硅载体晶片中的阳极氧化过程形成的，并且以后用于随后的加工步骤中，从三维结构中去除不需要的多余硅。用于形成多孔硅层的阳极氧化过程是不贵的，并常常用作IC技术中的沉积方法。
Canon Inc.(Canon Kabushiki Kaisha)已经实现多孔硅基层转移内的很多商用方法，并且已经用于几种用途。在第一应用中，这些过程已经用于制造硅绝缘体(SOI)衬底。参见，例如，Eltran技术在以下专利中描述：Iwane等人的美国专利6140209“Process forForming an SOI Substrate”，Sakaguchi等人的美国专利6350702“Fabrication Process of Semiconductor Substrate”，Sakaguchi等人的美国专利6121112“Fabrication Method for SemiconductorSubstrate”，Yamagato等人的美国专利5679475“SemiconductorSubstrate and Process for Preparing the Same”，Sakaguchi等人的美国专利5856229“Process for Production of Semiconductor Substrate”，Iwasaki等人的美国专利6258698“Process for ProducingSemiconductor Substrate”，Sato等人的美国专利6309945“Process forProducing Semiconductor Substrate of SOI Structure”。
在第二应用中，这些方法已经应用于制造半导体器件，例如薄膜晶体太阳能电池。参见，例如，Nakagawa等人的美国专利6211038“Semiconductor Device and Method for Manufacturing the Same”，Nishida等人的美国专利6331208“Process for Producing Solar Cell，Process for Producing Thin-Film Semiconductor，Process forSeparating Thin-Film Semiconductor，and Process for FormingSemiconductor”，Nakagawa等人的美国专利6190937“Method ofProducing Semiconductor Member and Method of Producing SolarCell”。
在第三应用中，这些方法已经应用于利用几层多孔硅制造半导体制品。参见，例如，Sakaguchi等人的美国专利6306729“SemiconductorArticle and Method of Manufacturing the Same”，Sakaguchi等人的美国专利6100165“Method of Manufacturing SemiconductorArticle”。
在层转移结束以及释放步骤，即分离执行以后，在转移的层上保留的多孔涂层需要被去除。去除可以通过CMP完成，但是表示的非均匀性，特别是大晶片级的衬底，预计在几百埃的数量级。通过使用含有缓冲的氢氟酸(BHF)、过氧化氢(H2O2)以及水(H2O)混合物的刻蚀溶液，Eltran克服了非均匀性的问题。但是，在此湿的清洁步骤之后，表面仍需要在氢气中退火，将产生的表面微粗糙平整。
详述Eltran技术，Chu等人的未授权美国申请2002/0096717(下面称为Chu)描述了使用应变或未应变硅和锗层生成半导体器件层的改进方法。Chu的一个重要方面是需要多孔释放层，用于经过形成器件的加工步骤，即具有足够的热和机械稳定性，而不致于过早地释放；或者相反，在高温激活退火和CMP过程中丧失其释放性能。
因此需要层转移技术，用于制造印花结构，并允许制造复杂的三维集成部分。此技术将对制造过程中遇到的机械应力有足够的耐力，而且能均匀地释放被转移的结构，转移本身在容易的方式下进行，而不损坏其包含的复杂结构。
发明内容
本发明提供制造半导体器件的技术。在本发明的一个方面，提供一种层转移结构。该层转移结构包括具有多孔区的载体衬底，多孔区具有调制的孔隙以及注入的元素，注入元素的位置和数量形成其中的分离平面。
在本发明的另一个方面，形成层转移结构的方法包括如下步骤。提供一种载体衬底。处理载体衬底，得到具有调制孔隙以及注入元素的多孔区，注入元素的位置和数量限定成其中的分离平面。可以制造可转移印花层，印花层包括功能半导体元件和互连。
多孔区可以用于允许形成功能集成电路和封装部分，例如线前端(FEOL)和线后端(BEOL)结构，包括钝化层、薄硅插入层和热沉。
在本发明的再一个方面，形成三维集成结构的方法包括如下步骤。印花结构包括载体衬底上的转移层，载体衬底具有多孔区，多孔区具有调制孔隙以及注入到其中形成分离平面的元素，该印花结构结合到接收器结构。转移层在多孔区的分离平面上与衬底分离。
参考下面详细的描述和附图，将能更完全地理解本发明，以及本发明的其它特征和优点。
附图说明
图1A-C是用于形成具有分级孔隙的多孔硅区的过程的截面扫描电子显微镜(SEM)的图像收集；
图2是表示形成具有硅衬底、多孔硅层和热再生外延层的硅绝缘体(SOI)衬底的代表性技术的图；
图3是根据本发明的一个实施例、具有多孔区的衬底的图像，多孔区具有调制孔隙，其中分级孔隙是通过阳极氧化硅层达到的，硅层通过离子注入具有分级掺杂分布，其中注入元素形成其中的分离平面；
图4是根据本发明一个实施例的、形成印花(decal)层的代表性技术的图，其中印花层包括具有释放层的半导电部分；以及
图5是表示根据本发明一个实施例的、形成印花层的代表性技术的图，其中印花层包括具有释放层和热再生外延层的半导体元件。
具体实施方式
图1A-C是用于形成具有分级孔隙的多孔硅区的过程的截面扫描电子显微镜(SEM)的图像收集。可调制硅孔隙度(孔隙尺寸和密度)的实现可以通过改变阳极氧化过程进行控制。大多数常用的方法导致双层多孔结构，其中多孔结构的顶部是通过形成低孔隙度区生成的一层，据此阳极氧化条件是变化的，从而在衬底较深处形成高孔隙度水平的多孔区。
使用传统技术得到的结构的例子，表示在图1A-C中。更具体地，图1A表示得到低水平孔隙度(孔隙度约23％)的多孔硅层的例子，另一方面，图1B表示如果上述阳极氧化工艺变化时(电压、环境/溶液或它们的组合)，能达到的较高孔隙(孔隙度约40％)的硅层的例子。在这两种情况下，多孔层的浓度可以通过阳极氧化工艺的持续时间控制。最后，图1C表示由具有高和低水平孔隙度或分级孔隙度的硅区组成的双层。
根据这里描述的技术，可调制孔隙度的实现也可以通过注入具有恰当离子元素的硅，通过退火来激活离子元素，接着阳极氧化衬底，得到多孔区。这种方法通过将掺杂剂和/或非掺杂剂离子注入含硅衬底而在多孔区内限定一个分离平面，允许以控制的方式实现层转移。
图2是表示形成具有硅衬底、多孔硅层和热再生外延层的硅绝缘体(SOI)衬底的代表性技术的图。形成热再生外延层将在下面描述。
图3是其中形成分离平面并具有注入元素的衬底的扫描电子显微(SEM)截面图像。图3所示的图像表示硅离子(Si+离子)注入到已经注入B+并退火的层中，如何在形成多孔硅之后形成高应力区。多孔硅内的分立埋置带用于启动分离。
如同下面将描述的，例如，与实施例部分中给出的描述相关，利用双注入层技术，不同的衬底可以用于得到分级的多孔层。双注入层技术可以包括如下步骤。执行第一注入硼，接着第二注入一组IVB元素，例如硅。第二注入的目的是注入一个与第一注入相比较薄的区，形成一个清晰的界面限定。
在通过退火激活注入的硼之后，阳极氧化硅形成两个不同孔隙度的区域。这里给出的技术的一个重要方面是得到不同的孔隙度，阳极氧化过程不必要改变，即，整个阳极氧化过程是在相同条件下(一个阳极氧化步骤)执行的。另一个优点是，过程中良好控制的可调制性的实现是通过改变注入离子的数量，即剂量，以及位置，即深度，在进一步的印花处理中提供该双层所需的稳定性，但同时，当需要释放过程时，能够容易地分离。这种良好控制的可调制性，对于该结构在仍支撑在载体衬底上的同时能经受在印花层中形成器件、互连和封装结构所需的各个加工步骤是关键的。
传统的释放层技术或者上述的双注入多孔硅层技术，可以用于形成印花，以允许三维集成半导体结构的形成，所述双注入多孔硅层技术在形成感兴趣的印花时可提供了一种更强的方法。
图4是表示形成这种半导体印花的代表性技术的图。具体地，在图4中描述了包括半导体元件的层的转移，即转移层101，包括晶片大小的衬底100，其一部分阳极氧化形成分级(可变孔隙度)多孔区120。载体衬底100可以包括适于进一步阳极氧化形成多孔层的任何材料，该材料包括硅，但不限于此。由于已经开发了多种特殊方法用于硅的加工，因此与其它载体技术相比，使用硅是有优势的，因为它可以形成具有低成本所有权(COO)的完全CMOS可兼容系统。
例如，载体衬底100可以包括双层多孔区120，其中具有至少两个不同的孔隙度，例如使用传统方法达到的，或者通过如上所述组合的注入和阳极氧化技术达到的可调制孔隙度结构。接着，可以使用互补金属氧化物半导体(CMOS)技术加工载体衬底100，或者使用类似的兼容技术形成转移层101。更具体地，转移层101可以通过任何适合的沉积方法形成，包括旋转涂层、等离子增强沉积、物理气相沉积、化学气相沉积、制图方法，以及包括至少一种上述沉积方法的组合，但不限于此。因此制造出印花结构。如同下面详细的描述，印花结构可以包括不同的部分，包括功能半导体部分和/或互连，但不限于此。
如图4所示，在制造印花结构的同时形成并加工接收器结构。当与使用顺序制造的其它方法相比，这种并行的加工提供快速的循环时间以及快速的最终设计验证循环。为了形成接收器结构，在底部衬底102的顶部形成半导体元件层103。形成的印花结构和接收器结构应是CMOS兼容的。一旦印花结构和接收器结构已经形成和加工，则通过对准和结合可以完成这些结构的联接。
印花结构和接收器结构的结合，可以通过基于直接结合的工艺完成，这包括不同材料的熔化，包括氧化物、氮化物、硅化物和至少包括一种上述材料的组合，但不限于此。印花结构和接收器结构的结合，也可以通过基于间接结合的工艺完成，这包括中间层，中间层包括含金属的层、含聚合物的层、基于低k材料的粘结剂层以及至少包括上述一种层的组合，但不限于此。
接着，从接收器结构上分离印花结构，即在载体衬底100处。如果释放层的形成是使用如同传统技术中或者在上述注入产生分离平面处的多孔硅双层，则侧载体衬底100可以在其中形成分离平面。当使用多孔双层时，利用分离技术，使结合的晶片平行于具有不同孔隙度的层间界面附近的表面进行分离。例如，双层多孔区120可以包括具有不同孔隙度的两层，即层121和层122。在这种情况下，该分离可以在层121和122的界面附近出现。在注入产生分离平面的情况下，上述分离将再次导致区120在位于由于注入位置形成界面层121和122所限定的分离平面处发生分离。
根据这里所述的技术，基于多孔层的转移方法的功能性增强是通过优化多孔层的性能实现的。即，如同结合图1、图2和图3所作的描述，此孔隙度可以调制，使此结构在随后加工步骤中具有机械稳定性，这些步骤是在制造转移层101中的半导体部分时使用的。需要阳极氧化过程或双注入的一种恰当修整，用于形成最佳的多孔区120，即包括具有分级孔隙度的多孔双层，该多孔区足够强以便经受各种CMOS相关的加工步骤，而且同时又足够弱地使印花容易从载体衬底上分离。在转移层中制造的半导体元件包括半导体装置元件、电路元件、存储器元件、薄膜层、无源元件、有源元件、互连元件、微机电元件、光学元件、光电元件、光子元件以及至少包括上述一个部分的组合，但不限于此。
使用基于多孔硅的载体的另外的优点是，外延硅层容易在多孔层顶部生长。这个能力已经主要用于在硅绝缘体(SOI)晶片上形成硅。利用热处理，密封多孔结构的顶层，从而允许外延层的形成。已经表明，使用这种方法可以生长非常高质量的外延层，从而应用于高性能用途。形成外延层的传统方法示于图2，如上所述，使载体衬底(具有硅层)进一步包括外延层。更具体地，多孔区可以热处理，将外延层再生长到所需厚度。
图5是表示制造印花的代表性技术的图，其中印花包括在多孔区顶部的热再生外延层。热再生外延层130所需的厚度，可以通过改变热处理(例如，热处理的时间)来实现。并且，再生外延层的质量(例如，缺陷密度和电阻率)可以根据所需的应用而改变(例如，通过在再生过程中改变环境)。更具体地，在图2所示的传统结构中，这个外延硅层用于形成被转移的器件层，而本发明中提出的方案是利用半导体部分的额外层，即转移层101，来提供额外的功能性。此转移层可以包括互连结构，例如电线，以及电路信号校正元件，例如电阻、去耦电容、转发器，并且如果需要，可以有封装部分。在本发明的方法中，热再生外延层可以用于在制造印花之前或之后形成半导体器件层，或者结束转移过程之前或之后(包括分离)。
如果转移层101包括互连结构层，则在转移印花之后，它可以用于将热再生外延层130中形成的半导体器件连接到接收器结构的半导体元件层103中存在的器件层。在热再生外延层130中可以形成的半导体器件部分包括：器件层、插入结构、功能层以及至少包括上述半导体元件的一种组合，但不限于此。得到的器件-互连-器件组合体代表简单的三维集成电路结构。在适当的设计下(短的布线设计)，器件-互连-器件组合体提供不同器件(例如，不同层之间)之间连接的快速路径，形成适于高性能CMOS应用的结构。
但是，热再生外延层130，适合于用于不同应用，包括但不局限于：高性能CMOS技术的新器件层形成。这里提供的技术，能从热再生外延层130形成插入结构。这种选择特别用于需要具有优化的输入/输出密度并提供额外功能的新封装界面的应用(例如去耦电容和电阻)，以及提供存储器和混合信号器件堆层的应用。控制热再生外延层130的厚度，能形成插入结构，为最终结构中提供机械支撑和散热功能，例如用于具有分级电阻率的射频(RF)元件。这种方法增加的功能包括但不局限于：特殊的封装界面(具有优化的输入/输出连接密度)、通过结合无源元件(如，去耦电容和电阻)增加去耦、允许芯片连接到光电子、光子、微机电(MEM)或存储器元件的用户定制结构以及包括至少一种或多种上述功能的组合。
根据需要，层转移过程可以重复多次。重复转移过程多次可以用于形成多层三维集成结构。
为了在层转移后得到平滑表面，可将一种选择性的覆盖阻挡层或封顶涂层增加在多孔区120的顶上，或在热再生外延层130的顶上，作为层转移的一部分过程。封顶涂层可以是间隔膜，用作硬掩模或作为CMP阻挡或作为刻蚀阻挡。封顶涂层，与其它材料(如多孔硅)相比表现出在去除速率方面的高选择性。因此，在结束分离过程后，可以使用CMP均匀地加工多孔区120，并终止在封顶层上，得到最小的长范围和短范围表面形貌。
封顶涂层的材料可以从公知的CMOS电介质阻挡材料中选择，包括但不限于：氧化硅、氮化硅、碳化硅由硅、碳、氧、氢组成的非晶膜，或它们的组合。封顶涂层可以利用任何适合的沉积技术沉积，包括：旋转涂层、等离子增强沉积、物理气相沉积、化学气相沉积、构图方法以及包括至少一种上述沉积技术的组合，但不限于此。
在整个层转移之后，增加的封顶涂层也可以作为其它用途。例如，一旦结束多孔区120的去除，就可以在其上面制造适当的接线通孔和触点，并且接线通孔和触点穿过使用标准CMOS加工步骤的封顶涂层。这样，得到低成本所有权方案，其中增加的覆盖阻挡层不但是在去除过程中的牺牲层，而且有助于随后的加工步骤。
封顶涂层也可以包括增加在下层多孔区120的顶上的热和/或电传导层，例如含金属的传导层或类金刚石碳层。包括间隔膜的传导层，可以作为硬掩模或作为接地保护层，并通过绝缘的通孔连接到转移层101上选择的器件或线上。并且，传导层可以在最终结构中提供散热功能，这在使用此方法进行器件的三维堆积时特别有益。
在商用方法中，基于多孔硅的技术通常集中于p型硅衬底的使用，这将产生硼污染的问题。当高温循环的延长周期是加工方案的一部分时，这个问题变得更加关键。也可以适当地选择封顶涂层，起到扩散阻挡层的作用，防止待转移的转移层101产生可能的退化，同时对转移层101提供好的附着。
如果以这种方式控制多孔区120，从而在分离后保留厚区，则在这种区域的孔充满导热材料时，这种厚区可以作为热沉。这个过程的实现是通过形成双层多孔区120，该双层多孔区120包括靠近载体衬底100表面的低孔隙度的一个多孔层，即层121，以及在其下面的较高孔隙度的另一个多孔层，即层122。两个多孔层，层121和122，每个都可以具有彼此相同或不同的受控厚度。
如果多孔区120含有氢，例如，如果多孔区120注入氢，或者如果在多孔区120中加入含氢气体混合物(特别是如果使用每平方厘米1×1016个氢离子(H+/cm2)的高浓度时)，热处理(即热激活)具有引起多孔区120中微小空洞生长的作用，导致形成微分离或微裂纹。使用多种分离技术时，这种过程导致层的过早分离，特别是在使用低温循环时。适合的分离技术包括：超声波、热应力(加热或冷冻)、从边缘的氧化、插入固体楔、使用水喷射插入流体楔以及包括至少一种上述分离技术的组合，但不限于此。
具有这种双层多孔区120后，由于存在晶格错配以及引起的应力，会平行于这两个多孔层的界面而发生分离。分离之后，较高孔隙度的层即层122，保留在接收器结构上。层122可以浸入BHF中去除表面氧化物并且用CMOS兼容的导热材料填充，如铜、类金刚石碳以及类似的材料，形成有效的热沉和散热层。形成这种热沉层是非常有益的，特别是如果这种层夹在高性能器件之间时。这种层将为局部发热区提供快速和有效的冷却。
这里描述的技术可以用于转移不同的半导体元件。例如，印花和接收器结构都可以包括与微电子、光电、光子以及微机械系统相关的有源的、无源的、互连的和其它的功能元件。
半导体元件层103，虽然在印花结构上，但可以含有封装部分，例如插入层，如上所述。半导体部分层103也可以基于非CMOS的元件，当与基于接收器CMOS结构组合时，能导致混合技术系统的形成。这些混合技术系统允许非均质材料、器件和信号的集成，以及允许器件结构、系统设计和工艺路线的灵活性。例如，可以实现存储器和逻辑元件的堆层，以及/或者数字、模拟和RF电路置于不同层上。
由于使用掺杂(即，在再生过程中使用含掺杂剂的环境)或离子注入形成具有特殊电阻率的热再生外延层130，因此热再生外延层130可以进一步用于特殊应用，例如用于形成特殊的器件型层。例如，允许在不同层上形成nMOS和pMOS器件，例如通过选择适当的接触材料使每种类型的性能大大提高。
分级电阻率也使RF元件中形成插入层。甚至原始载体衬底100包括高p型掺杂晶片(需要形成多孔双层)，通过生长较厚的热再生外延层130可以调制最终的硼浓度，因为硼的迁移是限制扩散的过程。
必须在用于形成双层多孔区120的特殊工艺、用于将印花结构与接收器结构匹配的键合工艺以及形成印花结构中使用其它后续工艺中做出选择。用于将印花结构与接收器结构匹配的键合工艺通常是通过结合这些结构进行的。由于键合强度表示结构的机械稳定性，因此多孔层之间的粘结强度需要低于允许可靠加工的键合强度(包括剥离步骤，如上所述)。双层多孔区120的孔隙度和力学性能，需要根据特殊的用途进行调制。例如，可以在衬底的阳极氧化过程中进行多孔区120的孔隙度的最终调制。
例如，如果半导体元件层103是使用低温工艺制造和键合的(大多数CMOS兼容工艺需要在低于450℃的温度下进行)，得到的热循环不足以改变多孔区120内的阳极氧化态硅的孔隙度。但是，如果所用的键合技术或其它加工步骤包括较长时间的高温处理，初始的较高孔隙度结构需要抵消孔隙的任何烧结和闭合，使印花释放。并且，这种结构不可以应用于包括高压、高应力的处理，因为双层界面可以由于结合步骤的热机械应力而过早地松离，导致低的转移量。
这里描述的技术，可以应用于光电子器件结构。但是，在这种应用中，用于形成层(即转移层101)的材料类型，可以用其它材料替代，包括由其它半导体构成的材料，如砷化锗或磷化铟，以及那些由有机材料构成的材料。所用材料需要根据具体应用选择。载体衬底100可以用作光电子结构的集成部分，包括三维电路堆层，允许在单个晶片上集成复杂的多功能和混合技术系统或元件。
这里的技术为高频和高速计算应用的集成三维IC提供一种有效的支撑结构。基于多孔硅的转移技术可以用于形成具有集成功能部分的、完整的高密度互连结构。这种低成本所有权方案，使用低温无应力多孔硅基晶片大小的层转移工艺，可以用于形成具有功能元件的三维集成结构。
虽然这里描述了本发明的图示实施例，但应该理解的是，本发明并不限于那些准确的实施例，但是在不偏离本发明的范围或精神的情况下，本领域的一般技术人员可以做出不同的其它变化和个性。下面提供的实施例用于说明本发明的范围和精神。因为给出的实施例仅仅是用于说明目的，因此其中实施的本发明并不具有限制性。
实施例
综合使用离子注入和阳极氧化形成分离层的方法：
将元素注入硅衬底中：
起始载体衬底：掺杂硼(约1×1019cm-3)的硅或衬底是具有约2微米未掺杂外延硅的掺杂硼(约1×1019cm-3)的硅。
工艺步骤：
1.注入：硼，160到220千电子伏(keV)，1-5×1016cm-2，+硅，200到400keV，1×1015-1×1016cm-2，优选的，--＞160keV B+，2×1016cm-2+硅，220keV，2×1015cm-2。
2.硼电子激活退火：在炉子中550到800℃/15分到3小时，或者快速热退火(RTA)800到1100℃/5到500秒，优选的，在炉子中650℃/165分。
3.阳极氧化：以衬底作为正极，铂板作为负极，电流密度(0.05到50毫安培(mA)cm-2)。
这个工艺得到典型的多孔结构，其中具有注入引起的分离平面，如图3所示。

Claims (48)

1.一种层转移结构，包括具有多孔区的载体衬底，所述多孔区具有调制的孔隙度以及在其中限定分离平面的注入元素。
2.如权利要求1所述的层转移结构，其特征在于所述分离平面是由注入元素的位置和数量限定的。
3.如权利要求1所述的层转移结构，其特征在于还包括在载体衬底上的转移层。
4.如权利要求1所述的层转移结构，其特征在于还包括可调制的热再生外延层。
5.如权利要求4所述的层转移结构，其特征在于在可调制热再生外延层中形成从如下组中选择的一个部分：器件层、插入结构、功能层和包括至少一个上述部分的组合。
6.如权利要求1所述的层转移结构，其特征在于所述多孔区包括变化的孔隙度。
7.如权利要求1所述的层转移结构，其特征在于所述多孔区包括至少两个不同的孔隙度。
8.如权利要求1所述的层转移结构，其特征在于所述注入的元素是从如下组中选择的：掺杂剂、非掺杂剂离子以及包括至少一种上述元素的组合。
9.如权利要求1所述的层转移结构，其特征在于所述注入的元素包括硅离子。
10.如权利要求1所述的层转移结构，其特征在于所述载体衬底包括硅。
11.如权利要求3所述的层转移结构，其特征在于所述转移层形成是通过从如下组中选择的方法而形成的：旋转涂层、等离子增强沉积、物理气相沉积、化学气相沉积、构图方法以及包括至少一种上述方法的组合。
12.一种形成层转移结构的方法，所述方法包括以下步骤：
提供载体衬底；以及
加工载体衬底以便形成具有调制的孔隙度以及在其中限定分离平面的注入元素的多孔区。
13.如权利要求12所述的方法，其特征在于所述分离平面是通过注入元素的位置和数量确定的。
14.如权利要求12所述的方法，其特征在于所述加工步骤还包括如下步骤：阳极氧化包括注入元素的多孔区的区域，以形成所述分离平面。
15.如权利要求12所述的方法，其特征在于所述加工步骤还包括如下步骤：
注入包括硼的第一元素；以及
注入第二不同元素。
16.如权利要求12所述的方法，其特征在于所述多孔区被热处理形成再生外延层。
17.如权利要求12所述的方法，其特征在于所述多孔区被注入包括氢气的气体。
18.如权利要求12所述的方法，其特征在于所述加工步骤还包括如下步骤：通过阳极氧化载体衬底最终调制多孔区的孔隙度。
19.如权利要求16所述的方法，其特征在于再生外延层的形成包括调制再生外延层的厚度。
20.如权利要求16所述的方法，其特征在于在再生过程中使用含有掺杂剂的环境将所述再生外延层处理，形成具有特定电阻率的器件层。
21.如权利要求16所述的方法，其特征在于通过离子注入将所述再生外延层处理，形成具有特殊电阻率的器件层。
22.如权利要求16所述的方法，其特征在于再生外延层用于在不同层上形成nMOS器件。
23.如权利要求16所述的方法，其特征在于再生外延层用于在不同层上形成pMOS器件。
24.如权利要求16所述的方法，其特征在于在再生过程中使用含有掺杂剂的环境将所述再生外延层处理，形成具有特定电阻率的插入层结构。
25.如权利要求16所述的方法，其特征在于通过离子注入将所述再生外延层处理，形成具有特定电阻率的插入层结构。
26.如权利要求16所述的方法，其特征在于所述再生外延层用于从如下组中选择的特殊用途：形成具有分级电阻率的射频元件的插入层，形成具有优化输入和输出密度的新封装界面，提供额外的功能性，提供存储器器件堆层，提供混合信号器件堆层，形成用户定制的结构，以及包括至少一种上述特殊用途的组合。
27.如权利要求12所述的方法，其特征在于所述加工步骤还包括如下步骤：在载体衬底上制造可转移的印花层。
28.如权利要求27所述的方法，其特征在于所述印花层包括功能半导体部分和互连。
29.如权利要求27所述的方法，其特征在于将所述多孔区热处理，以形成再生外延层，在所有印花层形成之前加工所述再生外延层形成器件层。
30.如权利要求27所述的方法，其特征在于将所述多孔区热处理，以形成再生外延层，所述再生外延层为印花层增加功能性。
31.一种形成三维集成结构的方法，所述方法包括如下步骤：
将载体衬底上包括转移层的印花结构结合在接收器结构上，所述衬底具有多孔区，所述多孔区具有调制的孔隙度以及在其中限定分离平面的注入元素；以及
在多孔区的分离平面处使转移层与衬底分离。
32.如权利要求31所述的方法，其特征在于所述接收器结构包括基本衬底和元件层。
33.如权利要求31所述的方法，其特征在于所述元件层包括半导体元件。
34.如权利要求31所述的方法，其特征在于所述元件层包括从如下组中选择的半导体元件：半导体器件元件、电路元件、存储器元件、薄膜层、无源元件、有源元件、互连元件、微机电元件、光学元件、光电元件、光子元件以及包括至少一种上述元件的组合。
35.如权利要求31所述的方法，其特征在于将所述多孔区热处理以形成再生外延层。
36.如权利要求35所述的方法，其特征在于在执行分离之后，将所述再生外延层处理以形成器件层。
37.如权利要求35所述的方法，其特征在于将所述再生外延层处理以形成提供机械支撑和散热功能的插入层结构。
38.如权利要求31所述的方法，其特征在于将所述结合和分离步骤重复多次，形成多层三维集成结构。
39.如权利要求31所述的方法，其特征在于从衬底上分离转移层是在分离平面处开始的。
40.如权利要求31所述的方法，其特征在于从衬底上分离转移层包括使用封顶涂层。
41.如权利要求40所述的方法，其特征在于封顶涂层包括从如下组中选择的材料：氧化硅、氮化硅、碳化硅、非晶膜以及包括至少一种上述化合物的组合。
42.如权利要求40所述的方法，其特征在于所述封顶涂层中包括互连。
43.如权利要求40所述的方法，其特征在于所述封顶涂层用作硬掩模。
44.如权利要求31所述的方法，其特征在于在分离之后，一部分多孔区保留在转移层上。
45.如权利要求44所述的方法，其特征在于将分离后保留在转移层上的部分多孔区，通过金属化处理以形成热沉。
46.如权利要求31所述的方法，其特征在于将印花结构结合到接收器结构上包括直接结合从如下组中选择的材料：氧化物、氮化物、硅和包括至少一种上述材料的组合。
47.如权利要求31所述的方法，其特征在于将印花结构结合到接收器结构上包括间接结合从如下组中选择的中间层：含金属的层、含聚合物的层、低k材料基的粘结剂层以及包括至少一种上述层的组合。
48.如权利要求31所述的方法，其特征在于将转移层从衬底上分离是使用从如下组中选择的分离技术：超声波、加热或冷却引起的热应力、从边缘的氧化、插入固体楔、插入流体楔以及包括至少一种上述分离技术的组合。
CNA2004100850638A 2003-10-15 2004-10-12 一种层转移结构及其方法 Pending CN1607638A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/685,636 US20050082526A1 (en) 2003-10-15 2003-10-15 Techniques for layer transfer processing
US10/685,636 2003-10-15

Publications (1)

Publication Number Publication Date
CN1607638A true CN1607638A (zh) 2005-04-20

Family

ID=34520647

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100850638A Pending CN1607638A (zh) 2003-10-15 2004-10-12 一种层转移结构及其方法

Country Status (2)

Country Link
US (4) US20050082526A1 (zh)
CN (1) CN1607638A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764185A (zh) * 2008-12-24 2010-06-30 斯坦雷电气株式会社 半导体器件以及半导体器件制造方法
CN102610707A (zh) * 2011-01-24 2012-07-25 晶能光电（江西）有限公司 缓解铟镓铝氮薄膜应力的半导体器件的制造方法
CN103000493A (zh) * 2011-09-12 2013-03-27 英飞凌科技奥地利有限公司 制造半导体器件的方法
CN103077922A (zh) * 2013-01-11 2013-05-01 陆伟 硅中介层制作方法
CN106252280A (zh) * 2015-06-05 2016-12-21 索泰克公司 用于双层转移的机械分离的方法
CN109661722A (zh) * 2016-09-02 2019-04-19 高通股份有限公司 用于集成电路结构的多孔半导体层转移
WO2021018037A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN114171475A (zh) * 2021-11-29 2022-03-11 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Families Citing this family (277)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708342B2 (ja) 2003-07-25 2011-06-22 デックスコム・インコーポレーテッド 埋設可能な装置に用いる酸素増大膜システム
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101368748B1 (ko) 2004-06-04 2014-03-05 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US20060115919A1 (en) * 2004-11-30 2006-06-01 Gogoi Bishnu P Method of making a microelectromechanical (MEM) device using porous material as a sacrificial layer
US7354809B2 (en) * 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
WO2008029607A1 (en) * 2006-09-07 2008-03-13 Nec Electronics Corporation Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US7960218B2 (en) 2006-09-08 2011-06-14 Wisconsin Alumni Research Foundation Method for fabricating high-speed thin-film transistors
TWI438827B (zh) 2006-09-20 2014-05-21 Univ Illinois 用於製造可印刷半導體結構、裝置及裝置元件的脫離對策
JP4786518B2 (ja) * 2006-12-19 2011-10-05 株式会社東芝 半導体装置の製造方法
US9507320B2 (en) * 2007-02-15 2016-11-29 Leibniz-Institut Fuer Neue Materialien Gemeinnuetzige Gesellschaft Mit Beschraenkter Haftung Method for transferring surface textures, such as interference layers, holograms and other highly refractive optical microstructures
DE102007008073A1 (de) * 2007-02-15 2008-08-21 Leibniz-Institut für Neue Materialien gem. GmbH Verfahren zum Übertragen von Oberflächenstrukturierungen, wie Interferenzschichten, Hologrammen und anderen hochbrechenden optischen Mikrostrukturen
US7666723B2 (en) * 2007-02-22 2010-02-23 International Business Machines Corporation Methods of forming wiring to transistor and related transistor
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8624357B2 (en) * 2008-08-28 2014-01-07 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
EP2349440B1 (en) 2008-10-07 2019-08-21 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8372726B2 (en) * 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
EP2422365B1 (fr) * 2009-04-22 2014-08-20 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de transfert d'au moins une couche micro-technologique
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
FR2944914B1 (fr) * 2009-04-22 2011-05-20 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
TWI592996B (zh) 2009-05-12 2017-07-21 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8183126B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Patterning embedded control lines for vertically stacked semiconductor elements
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US9385088B2 (en) 2009-10-12 2016-07-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
EP2547258B1 (en) 2010-03-17 2015-08-05 The Board of Trustees of the University of Illionis Implantable biomedical devices on bioresorbable substrates
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
WO2012015550A2 (en) * 2010-07-30 2012-02-02 Monolithic 3D, Inc. Semiconductor device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8617952B2 (en) 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
FR2967294B1 (fr) * 2010-11-10 2012-12-07 Commissariat Energie Atomique Procédé de formation d'une structure multicouches
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
WO2012129184A1 (en) * 2011-03-18 2012-09-27 Crystal Solar, Inc. Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
MY167902A (en) * 2011-05-26 2018-09-26 Solexel Inc Method and apparatus for reconditioning a carrier wafer for reuse
JP2014523633A (ja) 2011-05-27 2014-09-11 エムシー１０ インコーポレイテッド 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
WO2013006865A2 (en) * 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2013089867A2 (en) 2011-12-01 2013-06-20 The Board Of Trustees Of The University Of Illinois Transient devices designed to undergo programmable transformations
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
WO2013149181A1 (en) 2012-03-30 2013-10-03 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8518807B1 (en) 2012-06-22 2013-08-27 International Business Machines Corporation Radiation hardened SOI structure and method of making same
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
FR3002812B1 (fr) * 2013-03-01 2016-08-05 St Microelectronics Crolles 2 Sas Procede de transfert de couche
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
KR20160094416A (ko) * 2013-12-02 2016-08-09 주식회사 스트라티오코리아 탄화규소용 층 전사 기술
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
KR101637711B1 (ko) * 2014-10-30 2016-07-07 현대자동차주식회사 연료전지의 고분자 전해질막-전극 접합체용 전극의 분리방법과 그 장치
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10677647B2 (en) 2015-06-01 2020-06-09 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
US11029198B2 (en) 2015-06-01 2021-06-08 The Board Of Trustees Of The University Of Illinois Alternative approach for UV sensing
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
FR3045935B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques.
FR3045934B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
FR3052293B1 (fr) 2016-06-07 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un empilement de dispositifs electroniques
DE102016214573A1 (de) * 2016-08-05 2018-02-08 Robert Bosch Gmbh Verfahren zum Herstellen eines Schichtstapels und/oder einer Topologie, Schichtstapel und Verfahren zum Erfassen eines Magnetfelds
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US10665581B1 (en) 2019-01-23 2020-05-26 Sandisk Technologies Llc Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110838435B (zh) * 2019-10-14 2023-01-31 宁波大学 一种外延层转移方法
US20210335627A1 (en) * 2020-04-23 2021-10-28 Microchip Technology Incorporated Backside interconnect for integrated circuit package interposer
EP4454005A1 (en) * 2021-12-20 2024-10-30 Adeia Semiconductor Bonding Technologies Inc. Direct bonding and debonding of elements
GB2617811A (en) * 2022-01-31 2023-10-25 Iqe Plc A layered structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
EP0757377B1 (en) * 1995-08-02 2003-04-09 Canon Kabushiki Kaisha Semiconductor substrate and fabrication method for the same
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JP3647191B2 (ja) * 1997-03-27 2005-05-11 キヤノン株式会社 半導体装置の製造方法
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6582999B2 (en) * 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
US6093632A (en) * 1998-12-07 2000-07-25 Industrial Technology Research Institute Modified dual damascene process
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764185B (zh) * 2008-12-24 2013-12-11 斯坦雷电气株式会社 半导体器件以及半导体器件制造方法
CN101764185A (zh) * 2008-12-24 2010-06-30 斯坦雷电气株式会社 半导体器件以及半导体器件制造方法
CN102610707A (zh) * 2011-01-24 2012-07-25 晶能光电（江西）有限公司 缓解铟镓铝氮薄膜应力的半导体器件的制造方法
CN103000493B (zh) * 2011-09-12 2017-09-05 英飞凌科技奥地利有限公司 制造半导体器件的方法
CN103000493A (zh) * 2011-09-12 2013-03-27 英飞凌科技奥地利有限公司 制造半导体器件的方法
CN103077922A (zh) * 2013-01-11 2013-05-01 陆伟 硅中介层制作方法
CN103077922B (zh) * 2013-01-11 2015-11-18 武汉新芯集成电路制造有限公司 硅中介层制作方法
CN106252280A (zh) * 2015-06-05 2016-12-21 索泰克公司 用于双层转移的机械分离的方法
CN106252280B (zh) * 2015-06-05 2020-01-31 索泰克公司 用于机械地分离层的方法
US10910250B2 (en) 2015-06-05 2021-02-02 Soitec Method of mechanical separation for a double layer transfer
US11742233B2 (en) 2015-06-05 2023-08-29 Soitec Method of mechanical separation for a double layer transfer
CN109661722A (zh) * 2016-09-02 2019-04-19 高通股份有限公司 用于集成电路结构的多孔半导体层转移
WO2021018037A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN114171475A (zh) * 2021-11-29 2022-03-11 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Also Published As

Publication number Publication date
US20080280416A1 (en) 2008-11-13
US20050082526A1 (en) 2005-04-21
US20070281439A1 (en) 2007-12-06
US20090233079A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN1607638A (zh) 一种层转移结构及其方法
CN1836323A (zh) 混合晶向衬底上的高性能cmos soi器件
TWI777986B (zh) 用於垂直整合元素及複合半導體的方法及系統
GB2409336A (en) Multi-layered storage device with cleaved layers
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
CN1630087A (zh) 具有通过层叠模板层的局部非晶化和再结晶而形成的选定半导体晶向的平坦衬底
CN1875473A (zh) 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
CN1513204A (zh) 将至少一个元件从初始载体到最终载体的选择传递方法
CN1581497A (zh) 采用晶片键合和simox工艺的不同晶体取向自对准soi
CN1877795A (zh) 半导体器件及其制造方法
CN1933157A (zh) 半导体器件及其制造方法
KR101372018B1 (ko) 집적 회로들의 형성 방법들 및 결과적인 구조들
US8476099B2 (en) Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
CN1055789C (zh) 绝缘基体上的硅及其生产方法
CN101079386A (zh) 三维集成电路的实现方法
CN1622310A (zh) 具有沟道隔离结构的半导体装置及其制造方法
CN1897286A (zh) 半导体结构及其制造方法
CN1816897A (zh) 用于应力系统的衬底组合件
CN100454563C (zh) 固态图像传感装置及其制造方法
CN102742004B (zh) 键合半导体结构及其形成方法
CN102487024B (zh) 采用三维排气孔装置的soi/iii-v整片晶片键合方法
CN1624921A (zh) 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
CN105164800A (zh) 集成的硅和iii-n半导体器件
KR101003542B1 (ko) 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치
EP1605503A2 (en) Transfer method for the manufacturing of electronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication