CN106252280A - 用于双层转移的机械分离的方法 - Google Patents

用于双层转移的机械分离的方法 Download PDF

Info

Publication number
CN106252280A
CN106252280A CN201610391128.4A CN201610391128A CN106252280A CN 106252280 A CN106252280 A CN 106252280A CN 201610391128 A CN201610391128 A CN 201610391128A CN 106252280 A CN106252280 A CN 106252280A
Authority
CN
China
Prior art keywords
layer
substrate
carrier substrates
active layer
mechanical separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610391128.4A
Other languages
English (en)
Other versions
CN106252280B (zh
Inventor
M·波卡特
I·拉杜
迪迪埃·朗德吕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN106252280A publication Critical patent/CN106252280A/zh
Application granted granted Critical
Publication of CN106252280B publication Critical patent/CN106252280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

用于双层转移的机械分离的方法。本发明涉及一种用于机械地分离层的方法，特别是在双层转移工艺中。本发明更具体地涉及一种用于机械地分离层的方法，所述方法包括以下步骤：设置包括处理衬底的层(204)以及具有前主侧(209)和与所述前主侧(209)相反的后主侧(211)的有源层(202)的半导体复合体(206)，其中，处理衬底的层(204)被附接至有源层(202)的前主侧(209)；然后将载体衬底的层(207)设置至所述有源层(202)的后主侧(211)上；以及然后，启动处理衬底的层(204)的机械分离，其中，处理衬底的层(204)和载体衬底的层(207)被设置有基本上对称的机械结构。

Description

用于双层转移的机械分离的方法
技术领域
本发明涉及用于机械地分离层的方法，特别是在双层转移工艺中机械地分离层的方法。本发明更具体地涉及根据权利要求1的前序的一种用于机械地分离层的方法。
背景技术
使用晶圆键合的电子器件的层转移普遍用于若干半导体应用中。当升级半导体器件时，有源层器件的双层转移(DLT)尤为重要，例如，当利用提供有源层器件的更好性能的由不同材料制成的新的载体衬底替换承载有源层的初始载体衬底时。
图1示意性地例示了用于利用新的载体衬底替换有源层器件100的初始载体衬底的已知DLT工艺的示例。在该已知的工艺中，有源层器件100包括承载有源器件层102的初始Si或玻璃载体衬底101，其中，埋氧层(BOX)103在初始Si或玻璃载体衬底101和有源器件层102之间。
根据已知的工艺和如图1进一步所示，然后，将临时Si处理衬底104附接至有源层器件100的与初始Si载体衬底101相反侧上的有源层102，从而形成中间复合体105。
如进一步所示，然后，通常通过使用插在初始Si载体衬底101和BOX层103之间的界面处的刀片或边缘进行的机械分离或，另选地通过研磨和/或蚀刻，将初始Si载体衬底101从中间复合体105分离，从而形成随后的中间复合体106。在该阶段，在机械分离的情况下，由于通过刀片和边缘在初始载体衬底101上产生的应力，导致初始载体衬底101冒着受到损坏并且甚至折断的风险。在研磨和/或蚀刻的情况下，存在颗粒插入的危险。因此，在该阶段，存在初始载体衬底101不能再循环利用的风险。根据为了其它工艺是否期望再使用初始载体衬底101，这样的风险可能是可接受的。
然后，图1例示了例如通过直接接合或通过任何合适的层转移技术将最终高电阻率(HR)载体衬底107(而不是分离的初始Si载体衬底101)随后在BOX层103处附接至有源器件层102，从而形成随后的中间复合体108。依赖于应用，已知针对最终HR衬底107使用同质(例如，RF衬底)或复合(例如，多层)衬底。此外，已知分离步骤可能需要表面制备的额外的复杂步骤。
然后，通过机械分离来分离在DLT工艺期间使用的临时Si处理衬底104。鉴于获得期望的最终有源层器件110，在有源层102和临时Si处理衬底104之间的界面处引入刀片或边缘以启动沿着该界面的机械分离。
然而，在该阶段，去除临时Si处理衬底104所需的机械力影响接合结构的完整性。因此，在该机械分离步骤期间，可能发生晶圆破损，尤其是有源层102的表面109的损坏和/或最终HR载体衬底107的损坏。
还已知另选的DLT工艺，其中，从复合体106开始，聚合物材料的最终载体衬底被过模制(over-moulded)至有源层102的背侧上，而不是通过直接接合或层转移技术附接至有源层102的背侧。已知在所得到的复合体中，在临时Si处理衬底的机械分离之前，最终载体衬底也在临时Si处理衬底的边缘区域处附接至临时Si处理衬底。
因此，关于晶圆破损的前述风险，已知的另选DLT工艺也存在不能恰当地实现临时Si处理衬底的完全分离的风险，尤其是在临时处理衬底和载体衬底的附接的重叠边缘区域处。
发明内容
因此，考虑到前述问题，本发明的目的是提供一种用于替换有源层器件的初始载体衬底的改善的DLT工艺。
尤其是，本发明的目的是改善临时处理衬底从有源层的机械分离，防止晶圆破损和有源层的表面的损坏。
利用根据权利要求1的用于机械地分离层的方法来实现本发明的目的。在从属权利要求中描述了有利的特征，并且还将在下面详细地描述了有利的特征。
在上下文中，“基本上对称的机械结构”是指，即使临时处理衬底的层和最终载体衬底的层相对于彼此具有不同的内在机械性能(弹性/刚度、断裂韧度等)和/或不同的几何形状(厚度、形状等)，它们也被提供成使得当启动机械分离时，有源层的任一侧上的全局机械性能基本上相同。因此，机械分离步骤期间的机械约束条件被均匀分布在有源层的任意侧上，这避免了如将在下面详细描述的晶圆破损或不完全分离。
替换载体衬底的诸如刚度和厚度这样的机械和几何性能可以与临时处理衬底的机械和几何性能非常不同，临时处理衬底被初始选择以在已知DLT工艺的前期步骤中实现原始载体衬底的成功的机械分离。当替换载体衬底被设置为具有不同机械性能的材料的复合叠层时，这些机械和/或几何不对称性可以更大。
发现临时处理衬底和最终HR载体衬底之间的机械不对称(弹性/刚度、断裂韧度等)影响去除临时Si处理衬底所需的机械力。还发现最终载体衬底和临时处理衬底之间的几何不对称(厚度、形状等)还可以影响机械分离。
因此，在将替换载体衬底设置至有源层上之后，为了临时处理衬底的随后的机械分离，本发明允许机械约束条件在临时处理衬底和替换载体衬底之间均匀地散布。这最小化了在机械分离期间材料中的最大应力水平。
具体地，在有利的实施方式中，发现对于临时处理衬底和载体衬底，具有类似的衬底材料的杨氏模量与层的厚度的立方的乘积(或E.t3的乘积)允许获得相似的变形。此处，“类似的E.t3乘积”意味着两个E.t3的乘积之间的差应该优选地在约20％或更小以内。因此，可以避免晶圆破损。相比之下，使用具有非常不同的E.t3乘积的临时处理衬底和替换载体衬底很可能导致晶圆破损。
在一些实施方式中，提供具有一个或更多个倒角边缘的替换载体衬底使得可以避免临时处理衬底和替换载体衬底之间的直接接触可以是有利的。鉴于启动临时处理衬底的机械分离，这具有帮助在机械分离界面处插入刀片或边缘使得可以将压力均匀地施加在临时处理衬底上和载体衬底上的优点。
发现在替换载体衬底可以被过模制到有源器件层上的DLT工艺的实施方式中，这尤其是有利的。确实，由于替换载体衬底必须对有源层或电路的背侧具有高粘着性，当所述替换载体衬底被过模制到有源层上时，像例如在图2中例示的已知DLT工艺中，临时处理衬底和替换载体衬底的边缘也具有对彼此的高粘着性，并且因此，由于它们受到压缩的过度影响，在机械分离期间折断。
还发现在替换载体衬底可以被设置为预形成层的实施方式中，这也是有利的，该预形成层(可能在可选表面制备步骤之后)被附接至有源层的背侧。在这样的实施方式中，在该替换载体衬底层附接至有源层的背侧之前和/或之后，可以例如通过抛光或蚀刻，在替换载体衬底层上设置倒角边缘。
在一些实施方式中，可以设置允许有源层从临时处理衬底转移至具有复合结构的最终或替换载体衬底上的构造。例如，发现具有例如聚合物的“软”层的替换载体衬底对于在临时处理衬底的机械分离期间限制晶圆破损的风险可以是有利的。具体地，对于复合替换载体衬底，发现将替换载体衬底的机械结构复制至临时处理衬底上是有利的。
因此，本发明有利地提供了在临时处理衬底的机械分离之前，对DLT接合的晶圆的非对称行为的修正。具体地，为了避免晶圆破损并且允许临时处理衬底的完全分离，最终载体衬底的结构可以被复制至临时处理衬底上。发现本发明对具有复合结构的最终载体衬底尤为有利。
附图说明
基于结合以下附图描述的有利的实施方式，将在下面更详细地描述本发明：
图1示意性地例示了已知DLT工艺；
图2示意性地例示了根据本发明的机械分离的方法的第一示例性实施方式；
图3示意性地例示了根据本发明的机械分离的方法的第二示例性实施方式；以及
图4示意性地例示了根据本发明的机械分离的方法的第三示例性实施方式。
具体实施方式
图2示意性地例示了本发明的第一示例性实施方式。在该实施方式中，根据本发明的用于机械地分离层的方法的变型例将被用于被执行以利用新的、优选地性能增强的载体衬底207来替换现有的有源层器件200的原始载体衬底201的DLT工艺。图2所示的DLT工艺的S200至S202的第一步骤可以类似于图1所示的已知DLT工艺的步骤。
因此，在第一实施方式中，在步骤S200中，初始有源层器件200被设置并且包括承载有源器件层202的初始载体衬底的层201。在第一实施方式中，初始载体衬底201可以是Si载体衬底，但是在其它实施方式中，初始载体衬底201可以是玻璃或蓝宝石或砷化镓等。可选地，如图2所示，根据用于设置初始有源层器件200的工艺，有源层202还可以包括位于其背侧或在与初始载体衬底层201的界面211处的埋氧层(BOX)203。由于BOX层203在下面描述的所有实施方式中是可选的，所以将无差别地使用界面211来描述附接至载体衬底层201的有源层202的背侧或BOX层203的背侧。
然后，如图2进一步所示，在步骤S201中，临时Si处理衬底的层204被附接至有源层202的前侧209，该有源层202的前侧209是与初始Si载体衬底的层201的界面211相反的自由侧，从而形成中间复合体205。虽然Si通常被选作用于临时处理衬底204的材料，但是技术人员应该清楚，可以选择其它材料，尤其依赖于如将在下面解释的初始载体衬底201或新载体衬底207的性能。
然后，在步骤S202中，如图2进一步所示，将初始Si载体衬底的层201从中间复合体205分离。使用插在临时Si处理衬底的层204和初始Si载体衬底的层201之间的或位于初始Si载体衬底的层201和BOX层203之间的界面211处的刀片或边缘，可能地使用临时Si处理衬底的层204作为用于对初始Si载体衬底的层201施加压力的支点，来实现机械分离。由于仅临时使用Si处理衬底的层204，所以在该步骤中Si处理衬底的层204是否损坏是不重要的。通过该机械分离，分离了初始Si载体衬底的层201，从而形成另一中间复合体206，在该另一中间复合体206中背侧211现在为自由的。
然后，在步骤S203中，如图2进一步所示，例如，诸如SU-8的聚合物、或玻璃、或陶瓷胶、或具有至少10kΩ·cm的电阻率的材料制成的高电阻材料均质层207被过模制到有源层202的背侧211和/或BOX层203上。与图1所示的已知DLT工艺相比，这避免了使用表面制备的复杂的步骤。在该步骤中，由于模制，新的载体衬底的层207和临时Si处理衬底的层204在边缘区域212处彼此粘附。
为了避免当启动临时Si处理衬底的层204的机械分离时的晶圆破损，新的载体衬底的层207应该优选地设置有相似的机械结构。具体地，根据本发明的有利变型例，可以选择具有杨氏模量E2和厚度t2使得其E2.t2 3乘积与临时Si处理衬底的层204的对应的E1.t1 3乘积相匹配(即，E2.t2 3≈E1.t1 3，优选地在约20％或更小以内)的新的载体衬底的层207。因此，可以相应地选择用于新的载体衬底的层207的材料。事实上，在优选的实施方式中，根据在临时处理衬底204的材料或新的载体衬底207的材料之间首先选择了哪种材料，能够选择具有适当的杨氏模量和厚度以便在约20％或更小的给定容差范围内满足以上关系的层，特别是另一层的材料。换言之，可以选择临时载体衬底的层204和/或新的处理衬底的层207，使得它们的E.t3乘积相似，尤其在约20％或更小以内。相反地，如果预定厚度t2是新的载体衬底的层207所期望的，则也能够添加临时Si处理衬底的层204的中间、可选、减薄步骤，使得其厚度t1允许E.t3乘积之间的前述的对应。以这种方式，能够设置具有基本上对称的机械结构和性能的新的载体衬底的层207和临时Si处理衬底的层204，因此有助于临时Si处理衬底层204的完全的后续的机械分离。
然后，在步骤S204中，如图2进一步所示，另选地或除了调节E.t3乘积之外，根据本发明的另一有利的变型例，还可以在与临时Si处理衬底的层204重叠的边缘区域212处对新的载体衬底的层207的边缘213进行倒角，使得在新的载体衬底的层207和临时Si处理衬底的层204之间不存在或几乎不存在接触。例如，可以通过诸如蚀刻尤其是化学蚀刻或斜面抛光的已知方法来完成。以这种方式，在临时Si处理衬底的层204和新的载体衬底的层207之间插入刀片或边缘以发起临时Si处理衬底的层204的机械分离变得更容易。
此外，由于现在是临时Si处理衬底的层204需要被分离，所以在机械分离期间，新的载体衬底的层207可以是使用刀片或边缘的支点。然后，在机械分离期间，倒角边缘213还可以有利地防止新的载体衬底的层207被刀片或边缘的杠杆作用损坏。
因此，在第一实施方式中，发明的方法允许分离临时Si处理衬底的层204而无需冒着晶圆破损的风险且无需损坏新的载体衬底的层207或有源层202。图2中的步骤S205进一步例示了一旦分离了临时Si处理衬底的层204，就获得了最终的新的有源层器件210，其中，新的、性能增强的载体衬底207已经替换了初始有源层器件200的初始Si载体衬底201。
图3示意性地例示了本发明的第二示例性实施方式。在该实施方式中，根据本发明的用于机械地分离层的方法的变型例将用于另一DLT工艺中，该另一DLT工艺不同于第一实施方式的工艺，执行该另一DLT工艺以利用新的、优选地性能增强的载体衬底307替换现有的有源层器件的原始载体衬底。
如图3所示，在步骤S302中，设置了半导体复合体306，半导体复合体306包括附接至有源层302的前侧309的Si处理衬底的层304。所述有源层302可选地包括在其背侧311处的氧化物的层303。在该实施方式中，半导体复合体306可以在各个方面类似于第一实施方式的中间复合体206。因此，在第二实施方式中，虽然前两个步骤未在图3中例示，但是可以已经在分别地对应于第一实施方式的步骤S200至S202的步骤S300至S302中设置复合体306。因此，在这方面参照回上面的描述。
如图3所示，在步骤S303中，设置均质高电阻率材料层307，例如RF衬底或诸如SU-8的聚合物、或玻璃、或陶瓷胶、或具有至少10kΩ·cm的电阻率的材料。然而，不同于图2中所示的涉及新的载体衬底的层207被过模制至有源层202的背侧211上的DLT工艺的第一实施方式，第二实施方式涉及其中新的载体衬底的层307被设置为具有配置为附接或接合至有源层302的背侧311的侧314的已经预形成的层的DLT工艺。
然后，如图3进一步所示，在步骤S304中，根据本发明的有利变型例，可以对侧314的边缘区域313进行倒角。可以通过诸如蚀刻、减薄、抛光等的已知方法来完成该步骤。
然后，如图3进一步所示，在步骤S305，具有倒角边缘313的新的载体衬底的层307被附接至有源层302的背侧311，形成类似于第一实施方式的步骤S204中的复合体208的中间复合体308并且呈现出相同的优点。因此，为了更多的细节参考回第一实施方式。例如，实现了关于刀片或边缘的插入以启动机械分离的相同优点。
技术人员应该理解，在第二实施方式的变型例中，在将新的载体衬底的层307附接至复合体306的步骤S305之后，还可以实现对新的载体衬底的层407的边缘区域313进行倒角的步骤S304。
此外，根据用于将新的载体衬底的层307附接至有源层302的技术，表面制备的可选的中间步骤可能是需要的，但是对执行本发明不是必不可少的。此外，与第一实施方式相同，使临时Si处理衬底的层304和新的载体衬底的层307的对应的E.t3乘积匹配也是优选的。因此，使临时Si处理衬底的层304变薄的可选的附加步骤也可能是有利的。
因此，在第二实施方式中，发明的方法还允许分离临时Si处理衬底的层204而无需冒着晶圆破损的风险并且无需损坏新的载体衬底的层307或有源层302。图3中的步骤S305进一步例示了一旦分离临时Si处理衬底的层304，就会获得最终的新的有源层器件310，其中，具有倒角边缘313的新的、性能增强的载体衬底307已经替换了初始有源层器件的初始Si载体衬底。
图4示意性地例示了本发明的第三示例性实施方式。在该实施方式中，根据本发明的用于机械地分离层的方法的变型例将用于又一类型的DLT工艺中，执行该又一类型的DLT工艺以利用新的、优选地性能增强的载体衬底407替换现有的有源层器件的原始载体衬底。
如图4所示，在步骤S402中，设置了半导体复合体406，半导体复合体406包括附接至有源层402的前侧409的Si处理衬底的层404。与先前的实施方式相同，所述有源层402可以可选地包括在其背侧411处的氧化物的层403。在该实施方式中，半导体复合体406可以在各个方面类似于先前实施方式的中间复合体206和306。因此，在第三实施方式中，虽然前两个步骤未在图4中例示，但是还可以已经在分别地对应于例如第一实施方式中描述的步骤S200至S202的步骤S400至S402中设置复合体406。因此，在这方面参照回上面的描述。
在第三实施方式中，新的载体衬底的层407被设置为复合或多层衬底。
如图4所示，在步骤S403中，设置了诸如单晶或多晶Si晶圆的机械支撑层415。诸如玻璃或蓝宝石或砷化镓等的其它材料也可能是合适的。
然后，如图4进一步所示，在步骤S404中，在机械支撑层415上淀积诸如陶瓷胶、聚合物、多晶硅、或具有至少10kΩ·cm的电阻率的材料的至少一个高电阻率(HR)材料的层416。在可选实施方式中，HR层416还可以被设置为彼此叠加地淀积至机械支撑层415上的HR材料的叠层。例如，可以淀积具有介于约30μm到约200μm之间的厚度的层416。
如图4进一步所示，在第三实施方式中，在步骤S405中，接着本发明的有利的变型例，将复合衬底层407的机械结构，尤其是HR材料的一个或更多个层416的结构，复制至与复合体406的有源层402相反的自由侧417上。因此，还以与用于新的载体衬底的层407相同的顺序将基本上相同的层或层的堆叠件416淀积至第一复合体406的自由表面417上，从而形成另一中间复合体418，其中，临时Si处理衬底的层404和淀积的HR层416形成用于处理有源层402的新的临时处理复合体419。
然后，在步骤S406中，堆叠件的最上层的或单层416的自由表面414被附接至有源层402的背侧411，其可以是可选氧化物层403的背侧，从而形成可与先前实施方式的中间复合体208和308相比较的另一随后的中间复合体408并且呈现相似的优点，由于复合的新的载体衬底的层407的机械性能和中间复合体418的机械性能基本上对称，因而有助于随后的机械分离步骤。
技术人员应该理解，在第三实施方式的变型例中，在将新的载体衬底的层407附接至有源层402的背侧411的步骤S406之后，还可以实现将复合衬底层407的机械结构，尤其是其HR材料的一个或更多个层416的结构，复制至与复合体406的有源层402相反的自由侧417上的步骤S405。
先前实施方式的其它有利方面也可与第三实施方式兼容。例如，在变型例中，如在第二实施方式中描述的，还可以可选地对复合载体衬底的层407的边缘区域进行倒角。
根据用于将复合的新的载体衬底的层407附接至有源层402的背侧411的技术，表面制备的可选的中间步骤可能是需要的，但是对执行本发明不是必不可少的。此外，如在先前实施方式中，在复合的新的载体衬底的层407和临时处理复合体419之间尽可能多地匹配对应的E.t3乘积也是优选的。因此，在将复合的新的载体衬底层407的机械结构复制至复合体406的自由侧417上的步骤S405之前，可以可选地执行临时Si处理衬底的层404的附加的减薄步骤。
在第三实施方式中，在步骤S406之后，然后，例如通过在临时处理复合体的层419和复合的新的载体衬底的层407之间插入刀片或边缘，来在中间复合体408中启动机械分离。发明的方法允许包括具有复制的HR层416的临时Si处理衬底的层404的临时处理复合体419的完全分离，而无需冒着晶圆破损的风险病且无需损坏新的载体衬底的层407或有源层402。图4中的步骤S407进一步例示了一旦完全地分离临时处理复合体419，就会获得最终的新的有源层器件410，其中，新的、性能增强的复合载体衬底407已经替换了初始有源层器件的初始载体衬底。
通过提供一种用于机械地分离层的方法，其中，将替换载体衬底的机械结构复制至临时处理衬底上，本发明避免了在DLT工艺的机械分离步骤期间晶圆破损或有源层或新的载体衬底的损坏的风险。

Claims (10)

1.一种用于机械地分离层的方法，该方法具体地用于双层转移工艺，所述方法包括以下步骤：
设置第一半导体复合体(206、306、406)，所述第一半导体复合体(206、306、406)包括处理衬底的层(204、304、404)以及具有前主侧(209、309、409)和与所述前主侧(209、309、409)相反的后主侧(211、311、411)的有源层(202、302、402)，其中，所述处理衬底的层(204、304、404)被附接至所述有源层(202、302、402)的所述前主侧(209、309、409)；然后
将载体衬底的层(207、307、407)设置到所述有源层(202、302、402)的所述后主侧(211、311、411)上；以及然后
启动所述处理衬底的层(204、304、404)的机械分离，以获得包括在所述有源层(202、302、402)的所述后主侧(211、311、411)处的所述载体衬底的层(207、307、407)的第二半导体复合体(210、310、410)；
该方法特征在于，
所述处理衬底的层(204、304、404)和所述载体衬底的层(207、307、407)设置有基本上对称的机械结构。
2.根据权利要求1所述的方法，其中，所述载体衬底的层(207、307)和/或所述处理衬底的层(204、304)被选择成使得所述载体衬底的层(207、307)和/或所述处理衬底的层(204、304)的E.t3乘积相似，特别是在约20％或更小以内。
3.根据权利要求1或2中任一项所述的方法，其中，所述载体衬底(207、307)设置有倒角边缘区域(213、313)。
4.根据权利要求1至3中任一项所述的方法，其中，所述载体衬底(207、307)被设置为均质高电阻材料的层，特别是具有至少10kΩ·cm的电阻率的材料的层。
5.根据权利要求1至3中任一项所述的方法，其中，所述载体衬底的层(407)被设置为复合叠层，所述复合叠层包括：
机械支撑层(415)；以及
淀积在所述机械支撑层(415)上的高电阻材料(416)的至少一个层；并且
其中，高电阻率材料(416)的最上层被设置在所述有源层(402)的所述后主侧(411)上，特别是被附接到所述有源层(402)的所述后主侧(411)上。
6.根据权利要求5所述的方法，所述方法还包括：在启动机械分离的步骤之前，将所述高电阻率材料(416)的至少一个层复制到临时载体衬底(404)上，特别是复制到所述临时载体衬底(404)的与所述有源层(402)相反的自由侧(417)上的步骤。
7.根据权利要求5或6中任一项所述的方法，其中，所述机械支撑层(415)是单晶或多晶Si晶圆。
8.根据权利要求5至7中任一项所述的方法，其中，所淀积的材料(416)的厚度在30μm到200μm之间的范围内。
9.根据权利要求5至8中任一项所述的方法，其中，所述高电阻率材料(416)是陶瓷胶、聚合物或具有至少10kΩ·cm的电阻率的材料。
10.根据前述权利要求中任一项所述的方法，所述方法还包括：在启动机械分离的步骤之前，使所述处理衬底的层(204、304、404)变薄的步骤。
CN201610391128.4A 2015-06-05 2016-06-03 用于机械地分离层的方法 Active CN106252280B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015210384.6 2015-06-05
DE102015210384.6A DE102015210384A1 (de) 2015-06-05 2015-06-05 Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung

Publications (2)

Publication Number Publication Date
CN106252280A true CN106252280A (zh) 2016-12-21
CN106252280B CN106252280B (zh) 2020-01-31

Family

ID=56511277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610391128.4A Active CN106252280B (zh) 2015-06-05 2016-06-03 用于机械地分离层的方法

Country Status (11)

Country Link
US (3) US10910250B2 (zh)
JP (1) JP6413129B2 (zh)
KR (1) KR101840718B1 (zh)
CN (1) CN106252280B (zh)
AU (1) AU2016203094B2 (zh)
BE (1) BE1023710B1 (zh)
DE (1) DE102015210384A1 (zh)
FR (1) FR3037189B1 (zh)
IL (1) IL245492B (zh)
SG (1) SG10201604535PA (zh)
TW (1) TWI694509B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
FR3093715B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Dispositif de maintien pour un ensemble à fracturer
FR3103313B1 (fr) * 2019-11-14 2021-11-12 Commissariat Energie Atomique Procédé de démontage d’un empilement d’au moins trois substrats

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607638A (zh) * 2003-10-15 2005-04-20 国际商业机器公司 一种层转移结构及其方法
CN101512721A (zh) * 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
CN101791780A (zh) * 2009-01-29 2010-08-04 硅绝缘体技术有限公司 用于抛光半导体衬底的边缘的设备
CN103875062A (zh) * 2011-10-04 2014-06-18 法国原子能及替代能源委员会 双层转移方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
FR2844634B1 (fr) 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
CA2654858A1 (en) 2006-06-30 2008-01-10 Tele Atlas North America, Inc. Nearest search on adaptive index with variable compression
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
RU2010129076A (ru) 2008-01-24 2012-01-20 Брюэр Сайенс Инк. (Us) Способ обратимого крепления полупроводниковой пластины со сформированными устройствами к несущей подложке
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2246882B1 (en) * 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
KR20110062365A (ko) 2009-12-03 2011-06-10 현대자동차주식회사 터보차저 일체형 배기매니폴드 구조
JP5644134B2 (ja) 2010-02-25 2014-12-24 ブラザー工業株式会社 画像記録装置
US9827757B2 (en) * 2011-07-07 2017-11-28 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
FR2985371A1 (fr) 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
FR2995447B1 (fr) * 2012-09-07 2014-09-05 Soitec Silicon On Insulator Procede de separation d'au moins deux substrats selon une interface choisie
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
FR2997553A1 (fr) 2012-10-31 2014-05-02 Soitec Silicon On Insulator Procede de separation mecanique d'une structure formee de deux substrats monocristallins
FR2997554B1 (fr) 2012-10-31 2016-04-08 Soitec Silicon On Insulator Procede de modification d'un etat de contrainte initial d'une couche active vers un etat de contrainte final
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
US10036734B2 (en) * 2013-06-03 2018-07-31 Snaptrack, Inc. Ultrasonic sensor with bonded piezoelectric layer
FR3019374A1 (fr) * 2014-03-28 2015-10-02 Soitec Silicon On Insulator Procede de separation et de transfert de couches
JP2018522426A (ja) * 2015-06-19 2018-08-09 キューエムエイティ・インコーポレーテッド 接合剥離層転写プロセス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1607638A (zh) * 2003-10-15 2005-04-20 国际商业机器公司 一种层转移结构及其方法
CN101512721A (zh) * 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
CN101791780A (zh) * 2009-01-29 2010-08-04 硅绝缘体技术有限公司 用于抛光半导体衬底的边缘的设备
CN103875062A (zh) * 2011-10-04 2014-06-18 法国原子能及替代能源委员会 双层转移方法

Also Published As

Publication number Publication date
BE1023710B1 (fr) 2017-06-22
IL245492A0 (en) 2016-08-31
KR101840718B1 (ko) 2018-05-04
US20160358805A1 (en) 2016-12-08
JP6413129B2 (ja) 2018-10-31
US20240021461A1 (en) 2024-01-18
TWI694509B (zh) 2020-05-21
JP2017005245A (ja) 2017-01-05
FR3037189B1 (fr) 2020-02-28
US10910250B2 (en) 2021-02-02
DE102015210384A1 (de) 2016-12-08
SG10201604535PA (en) 2017-01-27
BE1023710A1 (fr) 2017-06-22
US11742233B2 (en) 2023-08-29
AU2016203094B2 (en) 2018-03-08
IL245492B (en) 2021-08-31
KR20160143523A (ko) 2016-12-14
TW201643953A (zh) 2016-12-16
FR3037189A1 (fr) 2016-12-09
CN106252280B (zh) 2020-01-31
AU2016203094A1 (en) 2016-12-22
US20210118717A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US11742233B2 (en) Method of mechanical separation for a double layer transfer
US8343851B2 (en) Wafer temporary bonding method using silicon direct bonding
RU2018113268A (ru) КОМПОЗИТНАЯ SiC-ПОДЛОЖКА И СПОСОБ ЕЕ ИЗГОТОВЛЕНИЯ
CN104718599B (zh) 具有改善的单晶材料使用效率的伪衬底
CN104115267B (zh) 暂时连接产品衬底与基座衬底的方法
CN111936676A (zh) 金刚石或铱材料单晶层的制造方法和外延生长金刚石或铱材料单晶层的衬底
CN111902571A (zh) AlN材料单晶层的制造方法和外延生长AlN材料单晶膜的衬底
US11549195B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxtial growth of a monocrystalline layer of GaAs material
CN104662649A (zh) 直接键合工艺
TWI811258B (zh) 用來製造可撓性片材上之膜的方法
CN110234800B (zh) 制造六方晶体结构的二维膜的方法
US20150340264A1 (en) Method of application of a carrier to a device wafer
CN105563993A (zh) 基板贴合装置
US11828000B2 (en) Method for producing a monocrystalline layer of lithium niobate by transferring a seed layer of yttria-stabilized zirconia to a silicon carrier substrate and epitaxially growing the monocrystalline layer of lithium niobate and substrate for epitaxial growth of a monocrystalline layer of lithium niobate
US9362154B2 (en) Method for treatment of a temporarily bonded product wafer
US20230422619A1 (en) Method for producing a crystalline layer of pzt material by transferring a seed layer of srtio3 to a silicon carrier substrate and epitaxially growing the crystalline layer of pzt, and substrate for epitaxial growth of a crystalline layer of pzt
CN106409692B (zh) 用于从单晶衬底转移层的方法
TW202304638A (zh) 單面減薄系統和單面減薄方法
JP2013115307A (ja) Ｉｉｉ族窒化物複合基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant