CN101791780A - 用于抛光半导体衬底的边缘的设备 - Google Patents

用于抛光半导体衬底的边缘的设备 Download PDF

Info

Publication number
CN101791780A
CN101791780A CN201010003394A CN201010003394A CN101791780A CN 101791780 A CN101791780 A CN 101791780A CN 201010003394 A CN201010003394 A CN 201010003394A CN 201010003394 A CN201010003394 A CN 201010003394A CN 101791780 A CN101791780 A CN 101791780A
Authority
CN
China
Prior art keywords
pad
substrate
polishing pad
polishing
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010003394A
Other languages
English (en)
Inventor
沃尔特·施瓦岑贝格
塞巴斯蒂安·凯尔迪勒
阿齐兹·哈拉米-艾蒂里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101791780A publication Critical patent/CN101791780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种用于化学地和机械地抛光半导体衬底的边缘的设备，所述半导体衬底包括由基于离子注入步骤、结合步骤以及分离步骤的诸如Smart-CutTM的层转移工艺所产生的、在所述衬底的外围区域中的突出的残留形貌。为了能除去该台阶状区域，所述设备包括抛光垫，其中所述抛光垫被布置和构造成使得在与衬底保持器的表面垂直的平面中的所述抛光垫的横截面是弯曲的。本发明还涉及用于所述设备的垫保持器和用于抛光包括突出的残留形貌的半导体衬底的方法。

Description

用于抛光半导体衬底的边缘的设备
技术领域
本发明涉及一种用于抛光半导体衬底的边缘的设备、用于这种设备的抛光垫以及用于再生包括突出的残留形貌(topography)的半导体衬底的表面的方法，其中所述半导体衬底包括在所述衬底的外围区域中由包括离子注入步骤的层转移所产生的突出的残留形貌。
背景技术
图1所示的所谓的Smart CutTM(智能剥离)工艺提供了高质量的绝缘体上硅(SOI)衬底。在该工艺期间，称为操作衬底(handle substrate)101和供体衬底(donor substrate)103的两个衬底，通常是硅片，经历一定数量的工序步骤以将具有给定厚度的供体衬底103的层转移到操作衬底101之上。在该工艺期间，通常在供体衬底103上生成氧化层105(例如通过热氧化作用或氧化物的沉积作用)以稍后形成SOI结构的氧化埋层(BOX)，并且应用离子注入步骤以形成限定待转移的层的预定分裂区域107。随后，源衬底103特别是经粘接而利用范德瓦耳斯力附接到操作衬底101，以得到源-操作化合物109。在机械和/或热处理时，半导体层111和氧化埋层113一起在预定分裂区域107发生分离，以使该两个层转移到操作衬底101之上而获得所希望的绝缘体上硅结构115。
供体衬底101的剩余部分117，也称为底片，能作为新的供体衬底或操作衬底在Smart CutTM式工艺中再循环并且再使用。该Smart CutTM式SOI制造工艺由于再循环工艺而具有重大经济效益。实际上，该工艺提供了对于诸如硅片的原料的最优化利用。
如图1所示，底片具有在边缘区域中呈现突出的残留物119a和119b的特征形貌，该特征形貌与由于初始的晶片103和/或101的边缘的形状而没有发生层转移的区域相对应。突出的区域119a和119b实际上属于在横截面中所见为一个基本上环形的残留物。突出的残留物119a和119b之间的底片117的表面具有第一内部区域121，在该第一内部区域121上发生分离以提供操作衬底109上的转移层111，并且该第一内部区域121具有相当粗糙的表面，与标准硅片的1-3
Figure G2010100033948D00021
比较，具有由AFM测量的接近于60-70
Figure G2010100033948D00022
RMS的粗糙度值。具有突出的残留物119a和119b的剩余部分117的边缘实际上具有斜面形状并且还包括从内部区域121所见为台阶状的结构123，该台阶状的结构123包括氧化埋层125的剩余部分和在离子注入的预定分裂区域129的剩余部分之上的非转移硅127。底片117的边缘131和背部133由此也被氧化物覆盖。
底片117的台阶123通常具有大约1.000-10.000的硅和100-10.000
Figure G2010100033948D00024
的二氧化硅的厚度，并且具有1-2mm量级的沿横向的宽度w。
在将底片117作为供体衬底103或操作衬底101再使用之前，需要除去突出的残留形貌119a和119b。例如从EP1156531A1和US7,402,520B2已知这样做的方法。通常，下列工艺用于除去突出的残留形貌：再生工艺以脱氧步骤开始，以除去剩余部分117的边缘上的突出的残留形貌的顶部上的以及剩余部分117的侧部131和背部133上的氧化层125。例如能利用高频浴实现脱氧，其中酸消耗氧化层125、131以及133。随后，执行衬底1的边缘区域的第一抛光步骤以至少部分除去突出的硅部分127和注入残留物。然后执行双侧抛光(DSP)步骤以改善内部区域121的表面粗糙度而且进一步沿突出的残留形貌119a和119b的方向除去台阶123。在DSP工艺期间，除去了大约10μm(衬底的每一侧上5μm)的衬底。最后，为在剩余部分117的前表面上获得适当的表面粗糙度，执行化学机械抛光步骤(CMP)。
突出的硅部分119a和119b的去除实际上不能用CMP工艺来执行，就这种高材料去除而言，再生衬底的几何形状会退化。使用DSP，能保持所希望的几何性质，这是因为晶片经受浮式抛光。实际上，在DSP的情况下，晶片浮在两个抛光垫之间，而在CMP的情况下，晶片在背部固定到支架，这在抛光期间可能导致机械约束并且从而导致平面度退化。
发明内容
本发明的目的在于提供一种改良的再生工艺和执行所述改良的再生工艺的设备，以使具有大量材料去除的双侧抛光步骤不再使用。
使用用于抛光半导体衬底的边缘的设备来实现此目的，所述半导体衬底的边缘包括在所述衬底的外围区域中的突出的残留形貌，该突出的残留形貌由基于离子注入步骤、结合步骤以及分离步骤的、特别是根据Smart-CutTM式工艺的转移工艺所产生。根据本发明的所述设备包括抛光垫和用于容纳所述半导体衬底的衬底保持器，其中所述抛光垫被布置并且构造为使得在与所述衬底保持器的表面垂直的平面中的所述抛光垫的横截面是弯曲的。
所述弯曲的横截面具有的优点在于所述突出的残留形貌能在其整个径向延伸范围内被除去，以使如现有技术中使用的双侧抛光步骤不再是必需的。这具有的独特优点在于，由于使用根据本发明的所述设备，因此能执行与已知的应用DSP的工艺相比消耗更少材料的抛光工艺。同时，利用弯曲的垫的抛光具有的进一步优点在于，能选择横截面使得特别是所述边缘区域中的、所述衬底的几何形状能保持不变，这意味着在再使用所述衬底的情况下，由重复利用的衬底制得的产品的质量保持稳定。因而再生工艺能更快地并且以更低的成本执行。
事实上，因为所述抛光垫的横截面在与所述衬底保持器的表面垂直的平面中是弯曲的，所以所述抛光垫的横截面相对于定位在所述衬底保持器上的所述衬底的表面也是弯曲的。关于此点，所述弯曲的表面朝向所述衬底保持器布置，从而当定位在所述衬底保持器上时面向衬底。在一个优选实施方式中，与所述衬底保持器的表面垂直的所述平面由所述衬底保持器的法线(因此由定位在所述衬底保持器上的衬底的法线)以及定位在所述衬底保持器上的所述衬底的径向所限定。
优选地，所述抛光垫能附接到垫保持器，所述垫保持器布置并构造成使得在与所述衬底保持器的表面垂直的平面中的所述垫保持器的横截面是弯曲的。通过提供所述弯曲的垫保持器，可适用任何适当的(例如柔性的)抛光垫，使得其抛光侧根据本发明而弯曲。
根据优选实施方式，所述抛光垫和/或所述垫保持器的横截面可包括凹形部分。因而，所述抛光垫或所述垫保持器具有在面向所述衬底保持器的侧部上向内弯曲的表面。关于此点，进一步优选地所述凹形与所述半导体衬底的所希望的最终形状相对应，特别是与不具有突出的形貌的边缘区的最终形状相对应，所述最终形状保持所述衬底的最初几何形状，从而具有斜面边缘区域。此特殊形状具有的优点在于，通常与所述衬底的外围边缘处的台阶状冠部相对应的突出部分能在一个步骤中被完全除去，并且甚至仅用沿一个方向(竖直或倾斜)的一个平移运动就能被完全除去，并且能通过所述垫/所述保持器或所述衬底保持器来完成所述突出部分的完全除去。因而，仅在技术上还易于实现的一个步骤中就能去除不需要的突出区域，而且同时能保持所述衬底的最初几何形状。通过连续的弯曲或相续直线能获得所述凹形。
根据优选实施方式，所述抛光垫和/或所述垫保持器的横截面能具有至少一个凸形部分。所述凸形具有能实现局部抛光的优点。因而，通过编程设计所述抛光垫/抛光保持器在待抛光的所述衬底的表面之上的移动，所述台阶状突出的形貌也能被完全除去。最后，当使用这种抛光垫时，能应用附加的边缘抛光步骤，利用例如被水平(或径向)控制的边缘抛光技术并且抛光所述衬底的外围区域的外部和所述衬底的侧部。由此，在晶片的斜面边缘上剩余的注入层也能被除去。
根据本发明的优选变型，所述抛光垫和/或所述垫保持器的横截面能具有定位在两个凸形部分之间的凹形部分。在本发明的此实施方式中，所述抛光垫或垫保持器的凹形部分具有与所述衬底的所述边缘区域的所希望的最终形状相对应的形状。所述凸形部分提供所述突出部分的台阶状部分和发生分离的所述衬底的内表面之间的平滑过渡。所述抛光垫/垫保持器和所述衬底/衬底保持器之间的相对运动也仅需要沿一个方向(竖直/倾斜)进行。
根据变型，所述抛光垫和/或所述垫保持器的横截面能具有定位在凸形部分和/或凹形部分之间的至少一个平面部分。这种抛光垫/垫保持器易于实现并且允许有效地除去所述突出的形貌的台阶状部分，从而允许有效地除去定位在发生分离的表面之上的部分。所述平面部分的横向延伸适应于所述残留物的横向宽度。对于斜面边缘部分，能执行附加的边缘抛光以同样地抛光所述衬底的所述边缘区域。
优选地，特别在具有300mm直径的晶片的情况下，所述抛光垫和/或垫保持器能横向延伸至少1.5mm，优选地横向延伸至少3mm。关于此点，所述横向延伸涉及所述抛光垫/垫保持器沿所述衬底的径向延伸成与待抛光的所述衬底接触。通过提供至少1.5mm的延伸，能除去在具有突出部分的所述衬底的圆周上的整个边缘区域。而且通过提供至少3mm的延伸，更可以除去在半导体片的凹口区中的、指示所述衬底的晶体方向的任何突出部分。从而在一次运行中可以有效地抛光所述圆周边缘区域和所述凹口区域以除去所述突出部分。因此能进一步使工艺最优化。
根据优选实施方式，所述抛光垫和/或所述垫保持器在与所述衬底保持器的表面平行的平面中是至少一段以上的环形。通过在与所述衬底表面平行的平面中以大的角范围延伸所述抛光垫和/或所述垫保持器，能提供大的抛光相互作用表面以使所述抛光工艺能快速执行。关于此点，特别优选所述抛光垫/垫保持器的形状是完整的环形，使得所述垫保持器和所述衬底之间简单的竖直平移就足以除去所述突出区域。
有利地，所述抛光垫和/或所述垫保持器能由多个段形成。通过提供多个段来代替一个环，能以简单的方式获得所希望的大的抛光表面。
优选地，所述设备还可包括控制单元，所述控制单元构造成垂直于所述衬底保持器的所述表面移动所述抛光垫和/或所述垫保持器。从而根据所述弯曲的表面的形状，仅提供一个平移就足以能够除去所述衬底的所述边缘区域中的整个残留的突出形貌。
根据优选实施方式，所述控制单元也可构造成在与所述衬底保持器的表面平行的平面中移动所述抛光垫和/或所述垫保持器。在凹面或凸面的垫保持器/抛光垫的情况下，所述整个边缘区域仍能被抛光，因而所述突出部分和所述斜面区域也能被抛光。
本发明还涉及用于在根据上文所述的特征的设备中使用的垫保持器，其中，所述表面构造成容纳具有弯曲表面的抛光垫。使用此垫保持器，能实现如上文所述的关于所述设备的优点。
本发明也能用根据权利要求14的方法实现，因而用于再生半导体衬底的表面的方法包括以下步骤：利用上文所述的设备抛光所述表面的方法，其中所述半导体衬底的表面包括由离子注入和层转移工艺产生的、在所述衬底的外围区域中的突出的残留形貌。因而使用本方法，可以再生半导体衬底而不必执行如现有技术中的双侧抛光，以使所述衬底能在Smart CutTM式层转移工艺中被更经常地再使用。
优选地，能执行所述方法使得在抛光期间能除去更多的所述形貌的所述突出部分，特别是，所述衬底的侧部上的、特别是在斜面区域中的边缘部分。
更优选地，所述方法可包括脱氧步骤以除去存在于所述突出的形貌上的所有氧化物。这进一步使所述抛光工艺变得容易。
有利地，所述方法还可包括边缘抛光步骤。根据所述抛光垫/垫保持器的形状，所述边缘抛光步骤能用来除去所述衬底的边缘/侧部上的不希望有的材料。所述抛光方法基本上是机械抛光，但是也能作为化学机械抛光而执行。
附图说明
现将相对于附图描述本发明的有利的实施方式：
图1示出导致包括突出的残留形貌的供体衬底的剩余部分的SmartCutTM式转移工艺；
图2示出用于抛光半导体衬底的边缘的设备的第一实施方式；
图3示出根据本发明的第一抛光垫的剖视图；
图4示出根据本发明的第二抛光垫的剖视图；
图5示出根据本发明的第三抛光垫的剖视图；
图6示出根据本发明的第四抛光垫的剖视图；以及
图7a和7b示出根据本发明的抛光垫的顶视图。
具体实施方式
图2示意性地示出了根据本发明的用于抛光半导体衬底的边缘的设备1的剖视图。设备1包括衬底保持器3和垫保持器7，该衬底保持器3构造成用于容纳不属于设备1的半导体衬底5，该垫保持器7具有附接到其上的、面向半导体衬底5的抛光垫9。抛光用设备1还包括控制单元11，该控制单元11构造成允许垫保持器7和衬底保持器3之间的相对运动。此相对运动优选地如图中所指示地是沿竖直方向的，但是根据变型能沿如图2所指示的其它方向。衬底5相应于图1所示的底片117。
如图2所示，垫保持器7的横截面具有在附图平面中的弯曲形状，由此抛光垫9的横截面具有在附图平面中的弯曲形状。附图平面与容纳半导体衬底5的衬底保持器3的表面13垂直。该附图平面因而也是与如序言部分所说明的发生分离的衬底5的表面15垂直的平面。此外图2所示的横截面对应于不但包括衬底保持器表面13和衬底5的表面15的法线n而且包括相对于定位在衬底保持器3上的衬底5的中央的径向r的平面。
在图2中，示出垫保持器7与独立的抛光垫9相结合，然而也能代替为两个元件用一个单一的工件来制造。为执行抛光，当垫和衬底接触时，抛光垫9/垫保持器7和/或衬底保持器3实际上围绕轴线n旋转。
图3示出了根据本发明的垫保持器7和抛光垫9的第一实施方式。此时两个元件示出为一个单元。图3所示的剖视图与图2所示的剖视图相同。
垫保持器7/抛光垫9的横截面具有面向定位在衬底保持器3上的衬底5的凹形部分21。垫保持器7/抛光垫9具有的凹部21至少沿横向、因而沿衬底5的图2中的径向r延伸宽度w1，该宽度w1相应于承载突出的残留形貌23(也参见图1)的衬底5的边缘部分的宽度w2。通常，宽度w2约为1.5mm，从而w1也至少1.5mm。
根据该变型，宽度w1选择为至少3mm。在这种情况下，也有可能除去在半导体片的凹口区域中的突出形貌。
选择垫保持器7/抛光垫9的凹形21，使得其与用于衬底5的边缘区域的所希望的最终形状的底片相对应。因而如图3所示，利用抛光垫9的形状，可以除去台阶23并且同时也除去了边缘区域25。通常，对图2所示的控制单元11编程，使得去除至少如上文关于图1所述并且在图3中用虚线27示出的、定位在由注入的离子限定的预定分裂区域之上的边缘区中的区域。因为精确的结束点相当难以实现，其中在该精确的结束点处边缘区域中的表面应该与发生分离的衬底5的表面15相对应，所以控制单元11能构造成使得抛光超过表面15的水平以获得反台阶(counterstep)。该反台阶由图3中的点虚线29示出。
箭头31和33示出了关于垫保持器7/抛光垫9相对于衬底5和衬底保持器3的移动的两个变型，所述移动由控制单元11控制。为除去台阶状的突出部分23，能执行竖直移动31以使抛光垫9/垫保持器7和衬底5的表面接触，或者，代替地，能执行仍然是仅沿一个单一方向的倾斜移动33。
在图3中，利用连续的曲线形状而获得凹形。代替地，也能通过相续的直线而获得凹形。
在除去突出的形貌后，执行标准的CMP抛光步骤以抛光衬底5的整个表面，从而为再使用半导体衬底作准备。
图4示出了根据本发明的垫保持器7’/抛光垫9’的第二实施方式。如同图3所示的第一实施方式，垫保持器7’/抛光垫9’具有面向定位在衬底保持器3上的衬底5的曲面。和第一实施方式不同，在本实施方式中，本实施方式的表面具有凸形41。使用该垫保持器7’/抛光垫9’，可以通过如箭头43和45所示地在衬底5的表面上移动垫保持器7’/抛光垫9’而从衬底5的台阶状边缘区域23局部地除去材料。然而，使用垫保持器7’/抛光垫9’，能通过适当地对控制单元11编程以除去衬底5的边缘区域的一部分，该衬底5的边缘区域的一部分在预定分裂区域27之上延伸乃至超过而获得由点虚线29示出的反台阶，使得如同在前的实施方式一样不必进行DSP抛光。
根据变型，垫保持器7’/抛光垫9’也能仅沿一个方向移动，如图3的实施方式所示沿箭头31或33的方向移动。在这种情况下，台阶23被除去，并且执行附加的边缘抛光处理步骤以除去衬底5的侧部47上的不需要的材料。
图5示出了垫保持器7”和抛光垫9”的第三实施方式。面向定位在衬底保持器3上的衬底5的横截面的形状具有定位在两个凸形部分53、55之间的平面部分51。此形状特别适于除去衬底5的边缘区域中的台阶23，特别是在其与图2示出的、由控制单元11所控制的沿箭头57的竖直移动相关联时。此实施方式具有易于实现的优点。此实施方式能与附加的边缘抛光步骤相关联，以除去定位在衬底5的侧部上的预定分裂区域27之上的不需要的部分。
图6示出了垫保持器7”’和抛光垫9”’的第四实施方式，该垫保持器7”’和抛光垫片9”’结合了中央凹形部分61和两个凸形部分63、65以及面向衬底5的表面15的侧部。在此实施方式中，在沿箭头67或69的一个平移方向情况下，因而也是在沿竖直方向或倾斜方向的情况下，用一个抛光步骤就能获得衬底5的所希望的最终形状，特别是在衬底5的侧部25上也获得所希望的最终形状，使得不再使用附加的边缘抛光步骤。此外，由于凹形部分和凸形部分之间的平滑过渡，在具有台阶23的区域和不具有台阶的衬底5的表面15上的区域(发生分离的地方)之间过渡也是平滑的。
本发明的所有实施方式都具有能完全除去衬底的外围区域中的不希望有的突出的残留形貌的优点。因而如现有技术中的双侧抛光不再是必需的。从而，能将衬底再生期间的材料去除通常限制到大约2000至12000
Figure G2010100033948D00091
以使与具有双侧抛光的工艺相比较，衬底能更经常地并且低成本地重复利用。
因而，根据本发明的重复利用工艺包括脱氧步骤、如上文所述利用根据本发明的抛光设备的突出的残留形貌抛光步骤以及取决于所使用的垫保持器/抛光垫的最后的边缘抛光步骤。该工艺以传统的化学机械抛光步骤作为结束，以获得如图1所示将衬底作为供体衬底或操作衬底而重复使用所必需的希望的表面粗糙度。
图7a和7b示出了图2所示的根据本发明的抛光用设备的顶视图。
图7a示出了根据本发明的实施方式，在该实施方式中垫保持器7具有环形形状，以使抛光垫7和定位在衬底保持器上的衬底5之间的相互作用表面最大化。在这种情况下，能使用根据第一实施方式和第四实施方式的垫保持器7、7”’/抛光垫9、9”’的几何形状。在这种情况下，控制单元11提供竖直移动以使垫保持器/抛光垫与衬底5的表面接触。代替完整的环，可提供围绕衬底/衬底保持器的圆周分布的若干段。
图7b示出了又一个变型，如同第二实施方式和第三实施方式，可在垫保持器必须沿两个方向移动的情况下应用该变型。

Claims (17)

1.一种用于抛光半导体衬底的边缘的设备，所述半导体衬底包括由基于离子注入步骤、结合步骤以及分离步骤的层转移工艺所产生的、在所述衬底的外围区域中的突出的残留形貌，所述设备包括：
用于容纳所述半导体衬底的衬底保持器，和
抛光垫，
其中，所述抛光垫被布置并且构造成使得在与所述衬底保持器的表面垂直的平面中的所述抛光垫的横截面是弯曲的。
2.根据权利要求1所述的设备，其中，所述抛光垫附接到垫保持器，所述垫保持器被布置并且构造成使得在与所述衬底保持器的所述表面垂直的所述平面中的所述垫保持器的横截面是弯曲的。
3.根据权利要求1或2所述的设备，其中，所述抛光垫和/或所述垫保持器的所述横截面包括凹形部分。
4.根据权利要求3所述的设备，其中，所述凹形对应于所述半导体衬底的所希望的形状，特别是对应于不具有突出的形貌的边缘区域的形状。
5.根据权利要求1至4中的任一项所述的设备，其中，所述抛光垫和/或所述垫保持器的所述横截面具有至少一个凸形部分。
6.根据权利要求3至5中的一项所述的设备，其中，所述抛光垫和/或所述垫保持器的所述横截面具有定位在两个凸形部分之间的所述凹形部分。
7.根据权利要求3至6中的一项所述的设备，其中，所述抛光垫和/或所述垫保持器的所述横截面具有定位在凸形部分和/或凹形部分之间的至少一个平面部分。
8.根据权利要求1至7中的一项所述的设备，其中，所述抛光垫和/或所述垫保持器横向延伸至少1.5mm，优选地延伸至少3mm。
9.根据权利要求1至8中的一项所述的设备，其中，所述抛光垫和/或所述垫保持器在与所述衬底保持器的所述表面平行的平面中是至少一段以上的环形。
10.根据权利要求9所述的设备，其中，所述抛光垫和/或所述垫保持器由多个段形成。
11.根据权利要求1至10中的一项所述的设备，该设备还包括控制单元，所述控制单元构造成使所述抛光垫和/或所述垫保持器垂直于所述衬底保持器的所述表面移动。
12.根据权利要求1至11中的一项所述的设备，其中，所述控制单元构造成使所述抛光垫和/或所述垫保持器在与所述衬底保持器的所述表面平行的平面中移动。
13.用于在根据权利要求1至12中的一项所述的设备中使用的垫保持器，其中，构造成容纳抛光垫的所述表面具有弯曲表面。
14.用于再生半导体衬底的表面的方法，其中所述半导体衬底包括由基于离子注入步骤、结合步骤以及分层步骤的层转移工艺所产生的、在所述衬底的外围区域中的突出的残留形貌，所述方法包括以下步骤：
利用根据权利要求1至12中的一项所述的设备来抛光所述表面。
15.根据权利要求14所述的方法，其中，在抛光期间，除去所述形貌的更多的突出部分。
16.根据权利要求14或15所述的方法，该方法还包括脱氧步骤，以除去存在于所述突出的形貌上的所有氧化物。
17.根据权利要求14至16中的一项所述的方法，该方法还包括边缘抛光步骤。
CN201010003394A 2009-01-29 2010-01-19 用于抛光半导体衬底的边缘的设备 Pending CN101791780A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09290064A EP2213415A1 (en) 2009-01-29 2009-01-29 Device for polishing the edge of a semiconductor substrate
EP09290064.6 2009-01-29

Publications (1)

Publication Number Publication Date
CN101791780A true CN101791780A (zh) 2010-08-04

Family

ID=40718726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010003394A Pending CN101791780A (zh) 2009-01-29 2010-01-19 用于抛光半导体衬底的边缘的设备

Country Status (7)

Country Link
US (1) US20100190416A1 (zh)
EP (1) EP2213415A1 (zh)
JP (1) JP2010177664A (zh)
KR (1) KR20100088064A (zh)
CN (1) CN101791780A (zh)
SG (1) SG163468A1 (zh)
TW (1) TW201030829A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102717324A (zh) * 2012-05-29 2012-10-10 深圳莱宝高科技股份有限公司 基板处理装置
CN105990163A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆的键合方法和化学机械平坦化方法
CN106252280A (zh) * 2015-06-05 2016-12-21 索泰克公司 用于双层转移的机械分离的方法
CN111527584A (zh) * 2017-12-05 2020-08-11 索泰克公司 用于制备供体基底的剩余物的方法、通过所述方法生产的基底和这种基底的用途
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658937B2 (en) 2010-01-08 2014-02-25 Uvtech Systems, Inc. Method and apparatus for processing substrate edges
US20110147350A1 (en) * 2010-12-03 2011-06-23 Uvtech Systems Inc. Modular apparatus for wafer edge processing
US8721392B2 (en) * 2011-06-28 2014-05-13 Corning Incorporated Glass edge finishing method
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
US20160167192A1 (en) * 2013-08-09 2016-06-16 Fujimi Incorporated Polishing tool and processing method for member
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658189A (en) * 1994-09-29 1997-08-19 Tokyo Seimitsu Co., Ltd. Grinding apparatus for wafer edge
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
CN1472034A (zh) * 2003-06-21 2004-02-04 东风汽车公司 金属零件表面微孔快速渗补方法
CN1664992A (zh) * 2003-08-29 2005-09-07 Cmp罗姆和哈斯电子材料控股公司 用于电化学机械抛光的抛光垫
US7115023B1 (en) * 2005-06-29 2006-10-03 Lam Research Corporation Process tape for cleaning or processing the edge of a semiconductor wafer
US20070087526A1 (en) * 2005-10-18 2007-04-19 Nabil Chhaimi Method of recycling an epitaxied donor wafer
EP1808887A1 (en) * 2004-10-27 2007-07-18 Shin-Etsu Handotai Co., Ltd Production method of semiconductor wafer, and semiconductor wafer
WO2007107176A1 (en) * 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081493A (ja) * 1994-06-17 1996-01-09 Shin Etsu Handotai Co Ltd ウェーハ面取部の鏡面研磨方法および鏡面研磨装置
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3334609B2 (ja) * 1998-05-29 2002-10-15 信越半導体株式会社 薄板縁部の加工方法および加工機
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP2001338852A (ja) * 2000-05-30 2001-12-07 Nippon Steel Corp 端部に段差と曲面を有する半導体ウェーハとその加工方法
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
JP2005072070A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
CN100452312C (zh) * 2004-10-15 2009-01-14 株式会社东芝 抛光装置和抛光方法
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US20070238393A1 (en) * 2006-03-30 2007-10-11 Shin Ho S Methods and apparatus for polishing an edge of a substrate
JP2008108837A (ja) * 2006-10-24 2008-05-08 Mitsubishi Electric Corp 半導体ウエハの研削装置および半導体装置の製造方法
JP5006011B2 (ja) * 2006-11-15 2012-08-22 古河電気工業株式会社 円板状基板の製造方法
JP5020603B2 (ja) * 2006-11-15 2012-09-05 ショーダテクトロン株式会社 ガラス基板の面取加工装置
WO2009007003A1 (en) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658189A (en) * 1994-09-29 1997-08-19 Tokyo Seimitsu Co., Ltd. Grinding apparatus for wafer edge
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
CN1472034A (zh) * 2003-06-21 2004-02-04 东风汽车公司 金属零件表面微孔快速渗补方法
CN1664992A (zh) * 2003-08-29 2005-09-07 Cmp罗姆和哈斯电子材料控股公司 用于电化学机械抛光的抛光垫
EP1808887A1 (en) * 2004-10-27 2007-07-18 Shin-Etsu Handotai Co., Ltd Production method of semiconductor wafer, and semiconductor wafer
US7115023B1 (en) * 2005-06-29 2006-10-03 Lam Research Corporation Process tape for cleaning or processing the edge of a semiconductor wafer
US20070087526A1 (en) * 2005-10-18 2007-04-19 Nabil Chhaimi Method of recycling an epitaxied donor wafer
WO2007107176A1 (en) * 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102717324A (zh) * 2012-05-29 2012-10-10 深圳莱宝高科技股份有限公司 基板处理装置
CN105990163A (zh) * 2015-01-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆的键合方法和化学机械平坦化方法
CN105990163B (zh) * 2015-01-30 2019-03-29 中芯国际集成电路制造(上海)有限公司 晶圆的键合方法和化学机械平坦化方法
CN106252280A (zh) * 2015-06-05 2016-12-21 索泰克公司 用于双层转移的机械分离的方法
CN106252280B (zh) * 2015-06-05 2020-01-31 索泰克公司 用于机械地分离层的方法
US10910250B2 (en) 2015-06-05 2021-02-02 Soitec Method of mechanical separation for a double layer transfer
US11742233B2 (en) 2015-06-05 2023-08-29 Soitec Method of mechanical separation for a double layer transfer
CN111527584A (zh) * 2017-12-05 2020-08-11 索泰克公司 用于制备供体基底的剩余物的方法、通过所述方法生产的基底和这种基底的用途
CN111527584B (zh) * 2017-12-05 2023-09-05 索泰克公司 供体基底剩余物制备方法、由该方法生产的基底及其用途
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Also Published As

Publication number Publication date
KR20100088064A (ko) 2010-08-06
JP2010177664A (ja) 2010-08-12
TW201030829A (en) 2010-08-16
EP2213415A1 (en) 2010-08-04
US20100190416A1 (en) 2010-07-29
SG163468A1 (en) 2010-08-30

Similar Documents

Publication Publication Date Title
CN101791780A (zh) 用于抛光半导体衬底的边缘的设备
US7250368B2 (en) Semiconductor wafer manufacturing method and wafer
TW508688B (en) Wafer manufacturing method, polishing apparatus, and wafer
CN101920477B (zh) 半导体晶片的生产方法和处理方法
CN103889655B (zh) 双面研磨方法
KR101565026B1 (ko) 양면 연마 장치용 캐리어 및 이를 이용한 양면 연마 장치, 및 양면 연마 방법
CN101148025B (zh) 用于抛光半导体晶片的方法及用该方法制造的半导体晶片
KR100577627B1 (ko) 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
KR101486764B1 (ko) 에피택셜 웨이퍼를 제조하는 방법 및 에피택셜 웨이퍼
CN102049723B (zh) 抛光半导体晶片的方法
US20090130960A1 (en) Method For Producing A Semiconductor Wafer With A Polished Edge
JP2010525561A (ja) 基板の薄層化方法
US10076818B2 (en) Polishing pad and method for making the same
CN101866824A (zh) 用于再生衬底的表面的方法
TW201127552A (en) Method and apparatus for conformable polishing
KR20140056046A (ko) 각형 금형용 기판
CN101877308A (zh) 从施主衬底到处理衬底的层转移方法
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
KR101271444B1 (ko) 고정 연마 입자 가공 장치 및 고정 연마 입자 가공 방법, 그리고 반도체 웨이퍼 제조 방법
CN105189045B (zh) 工件的研磨装置
CN102371532A (zh) 化学机械研磨工艺的返工方法
JP2013507764A (ja) ウェーハ支持部材、その製造方法及びこれを備えるウェーハ研磨ユニット
KR20200116155A (ko) 반도체 웨이퍼의 연마 방법
TWI501303B (zh) 局部拋光半導體晶圓的方法
CN102034681A (zh) 一种修复晶圆表面划伤的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100804