CN101877308A - 从施主衬底到处理衬底的层转移方法 - Google Patents
从施主衬底到处理衬底的层转移方法 Download PDFInfo
- Publication number
- CN101877308A CN101877308A CN2010101995771A CN201010199577A CN101877308A CN 101877308 A CN101877308 A CN 101877308A CN 2010101995771 A CN2010101995771 A CN 2010101995771A CN 201010199577 A CN201010199577 A CN 201010199577A CN 101877308 A CN101877308 A CN 101877308A
- Authority
- CN
- China
- Prior art keywords
- substrate
- donor substrate
- layer
- remove
- remainder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 163
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 7
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 239000000463 material Substances 0.000 description 21
- 239000012212 insulator Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 12
- 238000011084 recovery Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000006392 deoxygenation reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003134 recirculating effect Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002242 deionisation method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明涉及一种从施主衬底到处理衬底的层转移方法,其中在分离后,施主衬底的剩余部分被再利用。为除去由于衬底的倒角几何形状而形成的不想要的突出边缘区域,本发明提出在分离发生前实施附加的刻蚀工艺。
Description
技术领域
本发明涉及一种从施主衬底向处理衬底进行层转移并回收施主衬底以进行再利用的方法。
背景技术
如附图1所示的被称为智能剥离(SmartCutTM)的工艺提供了高质量的绝缘体上硅(SOI)衬底。在该工艺(图1a)期间,通常为硅晶片的被称作是处理衬底101和施主衬底103的两个衬底,经过一定数量的工艺步骤将施主衬底103上给定厚度的层转移到处理衬底101。在该工艺期间,施主衬底103通常被氧化(105)以稍后形成S0I结构的埋氧化层(BOX),应用将离子如氢或稀有气体离子(氦,氩,......)注入施主衬底103的离子注入步骤以形成一个预定分割区107,该预定分割区107定义了将被转移的层。随后(图1b),特别地通过利用范德华力的键合将源衬底103附接至处理衬底101,以获得源—处理复合体109。经过机械处理和/或热处理,在预定分割区107发生半导体层111连同埋氧化层113一起的分离,使得这两个层被转移到处理衬底101以获得所需的绝缘体上硅结构115(图1c)。层111的厚度取决于注入离子的能量。
施主衬底101剩余部分117(也被称为底片(negative))能够再循环并再次用在智能剥离型工艺中作为新的施主衬底或处理衬底。该智能剥离型SOI制造工艺由于该再循环工艺而具有显著的经济优势。的确,该工艺提供了对原材料(例如硅晶片)的最优使用。
底片117(图1c)具有表示边缘区域中的突出残留物119a和119b的典型形貌,如图1所示,其对应于由于初始晶片103和/或101的边缘的倒角形状而没有发生层转移的区域。底片117的位于突出残留物119a与119b之间的表面具有第一内部区域121,在该第一内部区域121处发生分离以在处理衬底109上提供转移层111,且该第一内部区域121具有通过原子力显微镜(AFM)测得的典型地接近RMS的相当粗糙的表面(与标准硅晶片相比,为)。具有突出残留物119a和119b的剩余部分117的边缘实际上具有倒角形状且进一步包括一个从内部区域121看来的阶梯状结构123,该阶梯状结构123包括埋氧化层125的剩余部分和在离子注入预定分割区129的剩余部分上的未转移的硅127。底片117的边缘131和背面133也附带着被氧化物覆盖。
在底片117被作为施主衬底103或处理衬底101进行再利用之前,需要减小内部区域121的表面粗糙度且需要去除突出残留形貌119a和119b。该去除必须是完全的,这是因为在热处理过程中由于剩余离子注入区域129的存在而使得倒角区域发生脱落时,任何残留的突出材料都会生成粒子污染物。例如在EP1156531A1和US7402520B2中已知实现上述操作的方法。典型地,使用下述工艺来除去突出残留物形貌:底片117的回收工艺开始于脱氧步骤以移除剩余部分117的边缘以及侧面131和其背面133上的突出残留物形貌顶部的氧化物层125。例如可以通过HF浴进行该脱氧,在该HF浴中酸消耗了氧化层125、131和133。随后,实施衬底1的边缘区域的第一抛光步骤以至少部分去除该边缘的突出的硅部分127。然后,实施双面抛光(DSP)步骤来改善内部区域121的表面粗糙度并且进一步不但在突出残留物形貌119a和119b方向上去除阶梯123,而且除去离子注入的剩余残留物。最后,为获得剩余部分117前表面的一个合适的表面粗糙度,实施化学机械抛光步骤(CMP)。
虽然通过所描述的回收工艺能获得再循环的衬底并将其重新用于智能剥离工艺,但本发明的一个目标是提供一种改进的且更经济的回收工艺,其不再需要双面抛光步骤来回收施主衬底的剩余部分。实际上,该DSP工艺步骤的主要缺点是,抛光期间,高达10μm(衬底每侧5μm)的材料被去除以消除突出残留物形貌119a和119b。
发明内容
可通过如权利要求1的方法实现该目标。相应地,该方法包括以下步骤:a)提供分别具有倒角边缘区域的施主衬底和处理衬底,该施主衬底具体地为半导体衬底,b)在所述施主衬底内以深度h形成预定分割区,c)对所述施主衬底和所述处理衬底进行附接以得到施主—处理复合体,该附接具体地通过键合实现,其中在所述施主衬底和所述处理衬底二者的倒角边缘区域内,在两个衬底之间没有发生附接,然后d)对所述倒角区域进行刻蚀,使得在未发生附接的区域中从所述施主衬底至少去除厚度约h的层,具体而言去除厚度大于h的层,然后e)使得施主衬底的剩余部分与施主—处理衬底分离,其中在所述预定分割区发生分离,以及f)对所述施主衬底的所述剩余部分进行再利用,具体而言在表面处理步骤之后对所述施主衬底的所述剩余部分进行再利用。根据一个优选实施方式,在步骤d)期间,厚度大于h的层被除去。
因此,不同于现有技术的工艺,施主衬底的剩余部分不再存在如图1所示的突出部分119a、119b,因为两个附接的衬底之间未发生附接的倒角区域在分离之前被去除。由于在施主衬底剩余部分的表面不再存在任何突出区域这一事实,因此不必实施现有技术中强制的用于除去突出部分的边缘去除步骤和双面抛光步骤。因而,能以更简单的方式实现对施主衬底的剩余部分的回收,而不需要昂贵的附加工具来实施边缘抛光和双面抛光工艺步骤。同时,由于不需要双面抛光步骤,因此即使在如上所述的工艺中多次使用一个施主衬底,也能够保持该施主衬底的初始几何形状。另外,由于在步骤d)期间去除倒角区域中的注入区这一事实,还改善了所得到的衬底的质量,这是因为能够减小在导致倒角区域部分去除的升高温度期间产生粒子的风险。
优选地,该方法使用包括电介质层的施主衬底,这种情况下该方法进一步包括在步骤c)和d)之间的一个步骤g),用于从所述施主衬底去除至少位于所述倒角区域中而不在附接区域中的所述电介质。因而,即使在通过上述工艺制备绝缘体上半导体衬底时使用电介质的情况下,也能实现该方法的优势,因为不仅施主衬底的倒角区域本身并且它的电介质层都在分离之前被去除。
需要指出的是用于去除电介质层的去除步骤不是必须实施的附加步骤。实际上,在现有技术中,在回收期间电介质层也被去除。因而,对比现有技术,可简单地将步骤g)从分离后移到分离前。
根据一种变型,处理衬底可以包括电介质层。在这种情况下,该电介质层由处理衬底提供用于形成绝缘体上半导体衬底。这种变型的优势在于只需在步骤d)中去除衬底材料就能实现本发明的优势,因为施主衬底没有提供附加的电介质层。因而,在这种变型中,与通过施主衬底提供电介质层的变型相比需要更少的工艺步骤。
有利的是,电介质层可以是氧化物,具体而言是硅氧化物。该氧化层可通过热处理或沉积提供。有利的是,步骤e)和/或g)为湿法或干法刻蚀步骤。这是比现有技术中使用的边缘抛光和双面抛光步骤更经济的材料去除步骤。
优选地,可以使用非选择性和/或各向同性刻蚀法执行步骤e)和g)。使用非选择性刻蚀工艺,能够在一个步骤中去除电介质层以及施主衬底的下面部分(例如半导体材料)。使用各向同性刻蚀方法,该工艺更进一步简化,这是因为不必考虑相比于衬底其它部分而言在倒角区域中结晶方向的不同而引起的刻蚀速度变化。这简化了工艺的控制。
不依赖于是否从施主和/或处理衬底(在处理衬底上也存在电介质的情况下)去除电介质层的电介质材料去除步骤不会对埋层电介质的质量产生影响,因为埋层电介质夹在施主衬底和处理衬底之间。
有利的是,在步骤d)期间,在施主衬底的未附接区域中去除厚度约的层,具体而言去除的层。相比于先用技术中必须去除大量的材料(即每侧以5μm量级)以消除突出部分的强制双面抛光步骤,根据本发明的工艺中被去除的材料较少,因此相比于现有工艺一个施主衬底能更多次地(例如,大于10次)再利用。基于回收的施主衬底保持在关于衬底尺度的半标准内的事实,这也成为可能。
优选地,在低于500℃的温度下(优选低于350℃)执行步骤d)和/或g)。因而,直到分离为止的全部工艺在低温下实施,因此在未附接区域的不会发生分离,该分离会导致最终产品中不想要的离子污染物。
根据一个优选的实施方式,表面处理步骤至多包括一个抛光步骤,具体而言为CMP抛光和在抛光步骤之前和/或之后的清洗步骤。因而,相比于现有技术,能够实施极大简化的回收工艺。该抛光步骤用于得到施主衬底的回收的剩余部分的所需表面质量,典型地为镜面抛光质量,且如现有技术中已知的清洗步骤使回收的施主衬底可以再利用。因此,代替三级回收工艺:i)边缘抛光,ii)双面抛光,iii)晶面抛光加各种清洗步骤,本发明提供了仅通过一个简单的镜面抛光步骤实施回收工艺的可能。
在本文中,权利要求1中使用的术语“约h厚度”涉及剩余部分仅通过一个CMP工艺平整的厚度。这意味着权利要求1中步骤d)去除的层具有至少h减去约50nm的厚度。这会导致施主衬底剩余部分中的突出区域具有约50nm的高度,其能够通过一个简单的CMP抛光工艺来处理。
有利的是,在CMP抛光期间,可以从发生分离的表面去除小于3μm的层(优选地小于1μm的层)。如上所述,该有限的材料去除带来了在层转移工艺中一个施主衬底可更多次(具体而言,多于10次)再利用的好处。
附图说明
将结合附图描述有利实施方式。
图1a到1c例示了根据智能剥离技术的现有技术的层转移工艺,
图2a到2d例示了本发明的方法的第一实施方式,
图3a到3e例示了本发明的方法的第二实施方式,
图4a到4d例示了本发明的方法的第三实施方式。
具体实施方式
图2a-2d例示了将一个层从施主衬底转移到处理衬底的本发明的方法的第一实施方式。图2a例示了如已在图1b中例示的源—处理复合体109。该源—处理复合体109具有前述的所有性质因此不再详述,但可参见图1。
然而仍需要提及的是,处理衬底101可以是任何适当的处理衬底,尤其是硅晶片,但也可以是玻璃或石英型衬底。施主衬底103可以是半导体衬底,尤其选自硅、碳化硅、硅锗、氮化镓或锗衬底中的一种,并且绝缘电介质层105可以选自二氧化硅、氮化硅,氮氧化硅或Al2O3等中的一种。
下面,将描述本发明的方法,并不局限于特定的选择,不限于处理衬底101为硅晶片、施主衬底103为硅晶片以及电介质层105为二氧化硅。
图2b例示了刻蚀步骤后获得的源—处理复合体201,在该刻蚀步骤期间从施主衬底的背面203、侧面205以及倒角区域207和209去除电介质层105。电介质层105’仍然夹在施主衬底103与处理衬底101之间并形成将来的埋氧化层。
在该实施方式中,材料的去除通过刻蚀步骤实现。该刻蚀可以是适合去除具有达1000nm厚度但典型地具有10-200nm厚度的电介质氧化物层的干法或湿法刻蚀。
随后,如图2c所示,实施附加的刻蚀步骤来去除存在于倒角区域207’和209’中的硅。该刻蚀步骤也可以是湿法或干法刻蚀且优选为各向同性刻蚀,例如使用HF/HNO3的湿法刻蚀或者使用等离子的干法刻蚀。根据一种变型,电介质刻蚀和半导体刻蚀采用相同工艺实施。
实施刻蚀使至少施主衬底103的倒角区域207’和209’的材料被去除且被去除的层具有与预定分割区107的深度h相对应的厚度h1。典型地,材料去除不仅发生在施主衬底103的倒角区域并且发生在侧面和背面,还发生在处理衬底101的倒角区域211和213。
通过这样做,存在于施主衬底103的如图2b所示的倒角部分207和209的离子注入区域129被去除。
下一步是分离步骤,其结果如图2d所示且采用前面所述的相同的方法,即使用机械和/或热能。分离后获得一个绝缘体上半导体,这里是绝缘体上硅衬底215,如图2d的右手侧所示。该结构215包括处理衬底101、来自施主衬底103的转移的氧化层105’和转移的硅层111。由于刻蚀工艺,衬底215进一步包括位于处理衬底101的倒角边缘区域211和213内的阶梯状的肩部217,这使绝缘体上半导体衬底215的几何形状略微地不同于图1c所示。
在施主衬底103的剩余部分219上本发明方法的效果更加明显,如图2d的左手侧所示。根据本发明,施主衬底的剩余部分219在其边缘区域不再具有突出部分,这与如现有技术中图1c的左手侧所示的根据现有技术的结构117完全相反。
发生分离的表面部分221具有相当粗糙的表面,与现有技术中类似,粗糙度值接近然而,由于不存在突出部分的事实,可以通过简单的CMP抛光工艺来改善表面粗糙度,在该CMP抛光工艺期间从表面去除少于3μm(优选地少于1μm,或甚至仅约50nm)的材料以获得用于再利用回收的剩余部分219的所表面质量。
该化学/机械抛光步骤可伴随着如现有技术中的标准清洗工艺。
相比于现有技术,根据该第一实施方式的方法具有的优势是,在分离后,边缘区域不存在突出部分,这与现有技术完全相反,参见图1中附图标记119a,119b。因而,极大简化了对施主衬底219剩余部分进行修复以使之能够减少的回收工艺。不再需要边缘抛光和双面抛光且一个简单的CMP工艺就足以获得所需的表面质量特性,最后伴随一个或两个清洗步骤。因此,由于工艺所需设备减少,该再循环工艺不仅实施起来更便宜,而且一个施主衬底可以被更多次地再利用。不同于现有技术中典型地去除10μm的材料,实施本发明的工艺极大减少了材料的去除(其量级少于3μm,典型地为0.5-1μm)。甚至可能仅从表面221去除约50nm便能够实施该回收工艺。因而,与现有技术相比,一个施主衬底103能再循环更多次,即至少约10次。基于不再需要DSP的事实,初始衬底的几何形状也得以保留。此外,另一个重要优势是,可避免或者至少减少在步骤e)(即导致分离的热处理或者随后的任何热处理步骤)中产生粒子,因为在倒角区域中,剩余的离子注入部分被去除,所以在随后的热处理中不会爆裂开,从而可以减少甚至避免产生不期望的粒子。
图3a-3e例示了本发明将一个层从施主衬底103转移到处理衬底101方法的第二实施方式。图3a再次例示了源—处理复合体109,这里不再赘述但引入参考图2a的描述。其同样适用于图3b,例示了电介质材料去除步骤后得到的结构201。
第一实施方式和第二实施方式的区别在于,在施主衬底103的倒角区域207”和209”刻蚀过程中,材料的去除超过预定分割区107、129的深度,如图3c中附图标记h2所示。同样地,该预定分割区107仍然存在于施主衬底103内。由于该刻蚀工艺更长,处理衬底101倒角区域211’和213’的材料去除也在h2量级。
相比于第一实施方式,该附加材料去除具有的优势在于其确保了位于倒角区域207和209中的全部注入区域129均被去除。
在分离步骤后,获得了如图3c的右手侧所示绝缘体上半导体衬底301,其在本质上对应于图2d的右手侧例示的结构215。然而,在倒角区域211’和213’与埋氧化层105’之间过渡区处的阶梯状区域303比图2d的绝缘体上半导体结构215更高(h2)。
不同于图2d所示剩余部分217,在本实施方式中施主衬底305的剩余部分也具有阶梯高度h2的阶梯状肩部307。然而,如同第一实施方式,由于离子注入而使得发生分离处的表面309仍然具有缺陷并因而需要抛光。在第二实施方式,实施抛光去除阶梯状结构307从而可以再利用施主衬底311,如图3e所示。除倒角区域外,该衬底311同原始衬底103一样也是平坦的,但具有减少了的厚度。
第二实施方式也能够实现与第一实施方式相同的优势。
根据本发明的一种变型,代替提供一种绝缘体上半导体衬底,该工艺可在没有介入其中的电介质层的情况下实施,这被称为直接硅键合工艺。在这种情况下,可在没有去除电介质105步骤的情况下实施第一和第二实施方式,如图2b和3b所示。
附图4a-4d例示了本发明的第三实施方式。该实施方式相比第一和第二实施方式有微小的不同,这里,在处理衬底侧提供电介质层且施主衬底是一个裸半导体晶片,例如硅晶片。在该实施方式中使用的材料对应于第一和第二实施方式的材料。
图4a的左侧示出了具有预定分割区403的施主衬底401,右侧示出了在这种情况下也包括电介质层407(诸如硅氧化物)的处理衬底405。
图4b例示了通过键合施主衬底401和处理衬底405形成的源处理复合体409。与第一和第二实施方式类似,在发生键合的表面侧可以观察到未附接区域411和413,这归因于两个衬底的倒角边缘区域。
随后,如图4c所示,实施刻蚀步骤来去除在未附接边缘区域411’和413’中与预定分割区403的深度h对应的厚度为h1的层。因此,与第一和第二实施方式类似,通过该步骤去除位于施主衬底401的边缘区域内的离子注入区域129。由于施主衬底401没有被电介质层所覆盖,这与第一和第二实施方式形成对比,因此在本实施方式中不需要氧化物去除步骤。
在通过热和/或机械处理实现分离后,得到了SOI衬底415,其包括被转移层417和埋氧化层419,该埋氧化层419仍为覆盖处理衬底405的原始电介质层407的一部分。最终,实施脱氧步骤来去除除了被埋部分415之外的电介质层407从而得到如图2d或3d所示的SOI衬底。
原始施主衬底401的剩余部分421具有与图2d所示的一样的结构。一个简单的CMP抛光工艺足以去除发生分离的表面423上的缺陷。
最后,根据一种变型,与第二实施方式类似,也可实施图4c所示的材料去除步骤以去除比预定分割区403的深度h更大的厚度h2。
根据一种变型,也可以在不存在埋氧化层105’时实施该第一至第三实施方式。在这种所谓的直接硅键合技术中,典型地一个硅晶片具有表面100而另一个硅晶片具有表面110的两个硅晶片被键合在一起。在这种情况下所述工艺以相同的方式实施而不需要通过刻蚀除去氧化物的步骤。此外需要提及的是,通过CMP仍能去除在材料去除没有达到深度h处或超过该深度的情况下可能存在于边缘区域中的约50nm的剩余突出部分。
下面描述根据本发明的实例。
根据本发明的例子1:通过使用如图2b所示源处理衬底的刻蚀工艺得到具有厚度145nm的埋层热氧化物和厚度250nm的转移层的绝缘体上硅衬底。在该例子中使用HF刻蚀氧化物然后使用HF/HNO3刻蚀硅,使得h1=h=250nm+/-5%。使用CMP工艺去除厚度0.5μm的层,从而对施主衬底的剩余部分进行再循环。在该例子中,实施了两步选择性刻蚀:首先,HF去除氧化物但不刻蚀Si,然后使用CH3COOH酸最终稀释的HF/HNO3第二浴来刻蚀硅。
根据本发明的例子2:通过使用HF/H2O2/H2O且h1=250nm同时h为300nm的刻蚀工艺得到具有厚度145nm的埋层热氧化物和厚度300nm的转移层的绝缘体上硅衬底。通过EP和CMP步骤实现剩余部分的再循环。在这个例子中HF/H2O2浴是非选择性的,可在同一个步骤中刻蚀氧化物层和硅层。由于材料去除没有达到h处或超过了h(h1~h-50nm),执行边缘抛光以除去边缘的任何潜在的注入层残留物,但是剩余的50nm也能通过CMP去除而不需要EP抛光。
根据本发明的例子3:通过使用等离子(干法)刻蚀得到具有厚度10nm的埋层热氧化物和厚度250nm的转移层的绝缘体上硅衬底,使得h1=h=250nm+/-5%。在该干法刻蚀期间,基于CF4或CHF3的第一等离子体对氧化物进行刻蚀,然后基于SF6的第二等离子体对硅进行刻蚀。这种情况下,两个衬底中的一个(优选地为施主衬底)具有被称为背面的一个主表面,该主表面位于防止刻蚀背面的衬底支撑体上。在这种情况下,施主衬底的回收包括用于去除背面的氧化物的附加的脱氧步骤加上用于抛光前表面并去除约1μm硅的CMP步骤。
根据本发明的例子4:绝缘体上硅衬底具有145nm的埋绝缘体层和一个或多个SiO2层,该145nm的埋绝缘体层包括SiOxN,使用HF和H3PO4然后使用HF/HNO3进行刻蚀,使得h1=h=250nm+/-5%。
Claims (10)
1.一种从施主衬底到处理衬底进行层转移并对该施主衬底的表面进行回收再利用的方法,该方法包括以下步骤:
a)提供分别具有倒角边缘区域的施主衬底和处理衬底,该施主衬底具体地为半导体衬底,
b)在所述施主衬底内以深度h形成预定分割区,
c)对所述施主衬底和所述处理衬底进行附接以得到施主—处理复合体,该附接具体地通过键合实现,其中在所述施主衬底和所述处理衬底二者的倒角边缘区域内,在两个衬底之间没有发生附接,然后
d)对所述倒角区域进行刻蚀,使得在未发生附接的区域中从所述施主衬底至少去除厚度约h的层,具体而言去除厚度大于h的层,然后
e)使得所述施主衬底的剩余部分与施主—处理衬底分离,其中在所述预定分割区发生分离,以及
f)对所述施主衬底的所述剩余部分进行再利用,具体而言在表面处理步骤之后对所述施主衬底的所述剩余部分进行再利用。
2.根据权利要求1所述的方法,其中所述施主衬底包括电介质层,并且该方法包括在步骤c)和d)之间执行的步骤g),该步骤g)至少在所述倒角区域中,但不在附接区域中,从所述施主衬底去除所述电介质。
3.根据权利要求1或2所述的方法,其中所述处理衬底包括电介质层。
4.根据权利要求2或3所述的方法,其中所述电介质层是氧化物,具体而言是硅氧化物。
5.根据权利要求1至4中任一项所述的方法,其中步骤e)和/或步骤g)是湿法刻蚀步骤或干法刻蚀步骤。
6.根据权利要求5所述的方法,其中使用非选择性的和/或各向同性的刻蚀法来执行步骤e)和步骤g)。
8.根据权利要求1至7中任一项所述的方法,其中在低于500℃的温度下执行步骤d)和/或g),优选地在低于350℃的温度下执行步骤d)和/或g)。
9.根据权利要求1至8中任一项所述的方法,其中所述表面处理步骤至多包括抛光步骤以及位于所述抛光步骤之前和/或之后的清洗步骤,具体而言所述抛光步骤是CMP抛光。
10.根据权利要求9所述的方法,其中在CMP抛光期间从发生分离的表面去除小于3μm的层,优选地去除小于1μm的层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09290314.5A EP2246882B1 (en) | 2009-04-29 | 2009-04-29 | Method for transferring a layer from a donor substrate onto a handle substrate |
EP09290314.5 | 2009-04-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101877308A true CN101877308A (zh) | 2010-11-03 |
CN101877308B CN101877308B (zh) | 2016-03-09 |
Family
ID=41116012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010199577.1A Active CN101877308B (zh) | 2009-04-29 | 2010-03-23 | 从施主衬底到处理衬底的层转移方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8476148B2 (zh) |
EP (1) | EP2246882B1 (zh) |
JP (1) | JP2010263187A (zh) |
KR (1) | KR101650166B1 (zh) |
CN (1) | CN101877308B (zh) |
SG (1) | SG166047A1 (zh) |
TW (1) | TWI487014B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103875061A (zh) * | 2011-10-17 | 2014-06-18 | 信越半导体株式会社 | 剥离晶片的再生加工方法 |
CN105324837A (zh) * | 2013-06-19 | 2016-02-10 | Soitec公司 | 用于转移电路层的工艺 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2246882B1 (en) * | 2009-04-29 | 2015-03-04 | Soitec | Method for transferring a layer from a donor substrate onto a handle substrate |
FR3036223B1 (fr) * | 2015-05-11 | 2018-05-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats |
DE102015210384A1 (de) * | 2015-06-05 | 2016-12-08 | Soitec | Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
FR3076393A1 (fr) * | 2017-12-28 | 2019-07-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
TWI741911B (zh) * | 2020-12-16 | 2021-10-01 | 環球晶圓股份有限公司 | 磊晶層去除方法 |
CN117393422B (zh) * | 2023-12-11 | 2024-03-01 | 青禾晶元(天津)半导体材料有限公司 | 一种制造碳化硅复合衬底的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1272684A (zh) * | 1999-02-02 | 2000-11-08 | 佳能株式会社 | 衬底及其制造方法 |
US20060115986A1 (en) * | 2004-11-26 | 2006-06-01 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
CN1868054A (zh) * | 2003-10-14 | 2006-11-22 | 特拉希特技术公司 | 制备和组装基材的方法 |
CN1959952A (zh) * | 2005-10-18 | 2007-05-09 | S.O.I.Tec绝缘体上硅技术公司 | 再循环外延施予晶片的方法 |
US20080102601A1 (en) * | 2006-10-27 | 2008-05-01 | Konstantin Bourdelle | Method for producing a semiconductor substrate |
CN101355013A (zh) * | 2007-06-06 | 2009-01-28 | S.O.I.Tec绝缘体上硅技术公司 | 制备无排除区的外延用结构的工艺 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288858A (ja) * | 1998-01-30 | 1999-10-19 | Canon Inc | Soi基板の再生方法及び再生基板 |
JP3932369B2 (ja) * | 1998-04-09 | 2007-06-20 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
KR100359483B1 (ko) * | 2000-10-24 | 2002-10-31 | 고려용접봉 주식회사 | 가스 쉴드 아아크 용접용 플럭스 코어드 와이어 |
FR2852445B1 (fr) * | 2003-03-14 | 2005-05-20 | Soitec Silicon On Insulator | Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique |
JP4415588B2 (ja) * | 2003-08-28 | 2010-02-17 | 株式会社Sumco | 剥離ウェーハの再生処理方法 |
WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
EP1911085B1 (en) * | 2005-07-08 | 2011-10-12 | S.O.I.Tec Silicon on Insulator Technologies | Method of production of a film |
CN2923902Y (zh) * | 2006-07-27 | 2007-07-18 | 白宝鲲 | 点支式幕墙的吊装系统 |
EP2246882B1 (en) | 2009-04-29 | 2015-03-04 | Soitec | Method for transferring a layer from a donor substrate onto a handle substrate |
-
2009
- 2009-04-29 EP EP09290314.5A patent/EP2246882B1/en active Active
-
2010
- 2010-02-25 JP JP2010040332A patent/JP2010263187A/ja active Pending
- 2010-02-25 US US12/712,938 patent/US8476148B2/en active Active
- 2010-03-12 SG SG201001743-2A patent/SG166047A1/en unknown
- 2010-03-15 TW TW099107511A patent/TWI487014B/zh active
- 2010-03-15 KR KR1020100022964A patent/KR101650166B1/ko active IP Right Grant
- 2010-03-23 CN CN201010199577.1A patent/CN101877308B/zh active Active
-
2013
- 2013-07-02 US US13/933,779 patent/US8728913B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1272684A (zh) * | 1999-02-02 | 2000-11-08 | 佳能株式会社 | 衬底及其制造方法 |
CN1868054A (zh) * | 2003-10-14 | 2006-11-22 | 特拉希特技术公司 | 制备和组装基材的方法 |
US20060115986A1 (en) * | 2004-11-26 | 2006-06-01 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
CN1959952A (zh) * | 2005-10-18 | 2007-05-09 | S.O.I.Tec绝缘体上硅技术公司 | 再循环外延施予晶片的方法 |
US20080102601A1 (en) * | 2006-10-27 | 2008-05-01 | Konstantin Bourdelle | Method for producing a semiconductor substrate |
CN101355013A (zh) * | 2007-06-06 | 2009-01-28 | S.O.I.Tec绝缘体上硅技术公司 | 制备无排除区的外延用结构的工艺 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103875061A (zh) * | 2011-10-17 | 2014-06-18 | 信越半导体株式会社 | 剥离晶片的再生加工方法 |
CN103875061B (zh) * | 2011-10-17 | 2016-07-06 | 信越半导体株式会社 | 剥离晶片的再生加工方法 |
US9496130B2 (en) | 2011-10-17 | 2016-11-15 | Shin-Etsu Handotai Co., Ltd. | Reclaiming processing method for delaminated wafer |
CN105324837A (zh) * | 2013-06-19 | 2016-02-10 | Soitec公司 | 用于转移电路层的工艺 |
CN105324837B (zh) * | 2013-06-19 | 2018-04-24 | Soitec公司 | 用于转移电路层的工艺 |
Also Published As
Publication number | Publication date |
---|---|
US8476148B2 (en) | 2013-07-02 |
CN101877308B (zh) | 2016-03-09 |
JP2010263187A (ja) | 2010-11-18 |
SG166047A1 (en) | 2010-11-29 |
US8728913B2 (en) | 2014-05-20 |
KR20100118932A (ko) | 2010-11-08 |
EP2246882A1 (en) | 2010-11-03 |
US20130295696A1 (en) | 2013-11-07 |
TW201113939A (en) | 2011-04-16 |
KR101650166B1 (ko) | 2016-08-23 |
TWI487014B (zh) | 2015-06-01 |
US20100279487A1 (en) | 2010-11-04 |
EP2246882B1 (en) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101877308B (zh) | 从施主衬底到处理衬底的层转移方法 | |
US8481409B2 (en) | Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate | |
US7253081B2 (en) | Surface finishing of SOI substrates using an EPI process | |
US6171965B1 (en) | Treatment method of cleaved film for the manufacture of substrates | |
US5985742A (en) | Controlled cleavage process and device for patterned films | |
US7972939B2 (en) | Transfer method with a treatment of a surface to be bonded | |
US7348257B2 (en) | Process for manufacturing wafers of semiconductor material by layer transfer | |
US7833877B2 (en) | Method for producing a semiconductor substrate | |
KR20160002814A (ko) | 하이브리드 기판의 제조 방법 및 하이브리드 기판 | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
KR20120055711A (ko) | 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 soi 기판의 제작 방법 | |
US20050247668A1 (en) | Method for smoothing a film of material using a ring structure | |
US20220319910A1 (en) | Process for hydrophilically bonding substrates | |
JP2008263010A (ja) | Soi基板の製造方法 | |
JP2005228988A (ja) | Soiウェーハの製造方法 | |
TW201611101A (zh) | 適用於次奈米製程的晶圓及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: French Boerning Applicant after: Soitec Silicon On Insulator Address before: French clise Applicant before: Silicon on Insulator Technologies S. A. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SOITEC SILICON ON INSULATOR TO: SAWTEK INC. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |