TWI487014B - 自施體基板轉移一層至處理基板之方法 - Google Patents
自施體基板轉移一層至處理基板之方法 Download PDFInfo
- Publication number
- TWI487014B TWI487014B TW099107511A TW99107511A TWI487014B TW I487014 B TWI487014 B TW I487014B TW 099107511 A TW099107511 A TW 099107511A TW 99107511 A TW99107511 A TW 99107511A TW I487014 B TWI487014 B TW I487014B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- donor substrate
- donor
- layer
- region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 179
- 238000000034 method Methods 0.000 title claims description 61
- 238000005498 polishing Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000001172 regenerating effect Effects 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 description 12
- 239000012212 insulator Substances 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 7
- 238000012876 topography Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229940119177 germanium dioxide Drugs 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- HQZPMWBCDLCGCL-UHFFFAOYSA-N tantalum telluride Chemical compound [Te]=[Ta]=[Te] HQZPMWBCDLCGCL-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本發明係關於一種自一施體基板轉移一層至一處理基板且再生該施體基板的表面以供再使用之方法。
圖1中所繪示的所謂的智慧型切割(Smart CutTM
)程序提供高品質的絕緣體上矽(SOI)基板。在此程序中(圖1a)，兩個基板，一者被稱為處理基板101且一者被稱為施體基板103(通常均為矽晶圓)經歷某數目之處理步驟，以將該施體基板103的具有一給定厚度之一層轉移至該處理基板101上。在此程序中，該施體基板103一般被氧化105，以隨後形成該SOI結構的掩埋式氧化物層(BOX)，且採用一離子植入步驟來形成界定該有待轉移的層之一預定分裂區域107，在該離子植入步驟中，離子(諸如氫離子或稀有氣體離子(He、Ar...))被植入該施體基板103中。隨後(圖1b)，該源基板103被附接至該處理基板101，特別係藉由利用Van der Waal(凡得瓦爾)力而結合，以獲得一種源一處理化合物109。進行一機械及/或熱處理後，半導體層111連同該掩埋式氧化物層113會在該預定分裂區域發生分離，因此該兩個層被轉移至該處理基板101上，以獲得所需要的絕緣體上矽結構115(圖1c)。該層111的厚度係由該等被植入離子的能量所決定。
該施體基板101的剩餘部分117，亦被稱為負片，係可回收且再用作該Smart CutTM
類型程序中一新的施體基板或處理基板。該Smart CutTM
類型SOI製程由於其回收程序而在經濟角度表現出優勢。事實上，該程序使得原材料(例如矽晶圓)的使用最佳化。
該負片117(圖1c)具有一特徵性表面形貌，其表示一邊緣區域中的突出殘餘物119a及119b，如圖1中所繪示，該邊緣區域對應於一不發生層轉移之區域，而不發生層轉移之原因在於該初始晶圓103及/或101的邊緣之斜切形狀。該負片117的介於該突出殘餘物119a與119b之間的表面具有一第一內區域121，於此其等發生分離以將該經轉移層111提供至該處理基板109上且由一原子力顯微鏡檢查(AFM)測量，該第一內區域121的一相對粗略表面接近60-70RMS，而相比之下，標準矽晶圓的表面為1-3。該剩餘部分117與該等突出殘餘物119a及119b的邊緣實際上具有一斜切形狀且此外包括一結構123，自內區域121看，該結構123似階梯狀，該內區域121包括在該經離子植入預定分裂區域129的剩餘部分上之該掩埋式氧化物層125之剩餘部分及未轉移矽127。需順便提及的是，該負片117的邊緣131及背側133亦由氧化物所覆蓋。
該負片117的階梯部123一般具有厚度為約100至10000之間的矽，最常介於1000至3000之間，且具有厚度為100至10000間之氧化矽且該階梯部在側向方向上的寬度w為約0.5至3 mm之間。
在將該負片117再用作施體基板103或處理基板101之前，需減小該內區域121的表面粗糙度且需移除該等突出殘餘物表面形貌119a及119b。該移除需完全，其原因在於，在一熱處理期間，該斜切區域中會因剩餘的經離子植入區域129之存在而發生脫落，從而任何剩餘的突出材料會造成顆粒污染。移除之方法可見於例如EP 1 156 531 A1及US 7,402,520 B2。一般地，採用下列程序來消除突出剩餘物表面形貌。對負片117的再生程序始於一去氧化步驟，以移除剩餘部分117的邊緣上的突出殘餘物表面形貌的頂部上以及該剩餘部分117的側131及其背側133上的氧化物層125。可使用例如一HF浴來實行該去氧化，其中酸會消耗氧化物層125、131及133。隨後，對基板101的邊緣區域實行一第一拋光步驟，以至少部分移除該邊緣上的突出矽部分127。接著實行一雙側拋光(DSP)步驟，以改良該內部區域121的表面粗糙度，但亦進一步移除該突出殘餘物表面形貌119a及119b的方向上的該階梯部123，但亦移除形成該離子植入物之殘餘物殘留。最後，實行一化學機械拋光(CMP)步驟，以在該剩餘部分117的前表面上獲得一合適的表面粗糙度。
即使可使用所描述的再生程序來獲得一回收基板且該基板可再使用於Smart CutTM
程序中，本發明之一目的在於提供一種改良的且更具經濟效益之再生程序，該程序不再需要為再生該施體基板的剩餘部分而實行雙側拋光步驟。事實上，DSP(雙側拋光)處理步驟的主要缺點在於，在拋光期間，為了消除突出殘餘物表面形貌119a及119b，材料被移除達10 μm(該基板的每側上被移除5 μm)。
此目的係藉由如技術方案1之方法而達成。據此，該方法包括下列步驟：a)提供一施體基板(特別是一半導體基板)及一處理基板，其各具有若干斜切邊緣區域，b)在該施體基板的內側形成一深度為h之預定分裂區域，c)附接(特別係藉由黏合)該施體基板與該處理基板，以獲得一施體-處理化合物，其中在該施體基板及處理基板的斜切邊緣區域中，該兩個基板之間不發生附接，接著d)蝕刻該斜切區域，使得至少一個具有厚度約h之層被自該施體基板於不發生附接之區域移除，接著e)將該施體基板的一剩餘部分自該施體處理基板分離，其中分離發生於該預定分裂區域處；及f)再使用該施體基板的該剩餘部分，尤其是在表面處理步驟之後。根據一較佳實施例，在步驟d)期間，移除一厚度大於h之層。
因此，不同於先前技術之程序，該施體基板的剩餘部分將不再存在圖1中所繪示的一突出部分119a、119b，其原因在於，兩個經附接基板之間不發生附接之該斜切區域在分離之前被移除。由於該施體基板的剩餘部分的表面處不再存在任何突出區域這一事實，則無需實行邊緣移除步驟及該雙側拋光步驟，該等步驟在先前技術中為強制性以移除該突出部分。因此，可以一較為簡單的方式來實行對該施體基板的剩餘部分之再生，該方式無需昂貴的額外工具來實行邊緣拋光及雙側拋光處理步驟。同時，由於省略了雙側拋光步驟，即使一施體基板在如上所述的一程序中被多次使用，該施體基板的初始幾何形狀仍可得以保持。此外，由於該斜切區域中的經植入區域在步驟d)期間被移除這一事實，因在溫度上升期間產生顆粒而導致該斜切區域被部分移除之風險降低，所獲得的基板的品質亦得以改良。
較好，該方法可使用一包括一介電質層之施體基板，在此情形下，該方法可進一步於步驟c)與步驟d)之間執行一步驟g)，該步驟g)包括：將介電質自該施體基板至少於該斜切區域但並非該經附接區域中移除。因此，即使存在一種介電質，以使用上文程序形成一絕緣體上半導體基板之情形下，仍可達成該方法的優點，其原因在於，不僅該施體基板本身的斜切區域而且其介電質層的斜切區域在分離之前被移除。
需要指出的是，為移除該介電質層而實行之移除步驟並不表示一必須實行之額外步驟。事實上，在先前技術中，該介電質層亦於再生期間被移除。因此，較之於先前技術，自分離之後至分離之前，步驟g被省略。
根據一變體，該處理基板可包括一介電質層。在此情形下，該介電質層係由該處理基板所提供以形成一絕緣體上半導體基板。此變體的優點在於，在步驟d)中僅需要移除該基板的材料即可達成本發明的優點，其原因在於，該施體基板上未設有額外的介電質層。因此，較之於經由該施體基板而提供該介電質之變體，此變體中所需的處理步驟少。
較佳，該介電質層可為一種氧化物，特別是氧化矽。可藉由或一熱程序或沉積而提供此氧化物層。較佳步驟e)及/或g)可為濕式或乾式蝕刻步驟。較之於先前技術中所使用的邊緣拋光步驟及雙側拋光步驟，此步驟為一種更具經濟效益之材料移除步驟。
較佳，可使用一種非選擇性及/或各向同性蝕刻溶液來執行步驟e)及g)。使用該非選擇性蝕刻程序，可在一個步驟中移除該施體基板的介電質層及下伏部分(例如，一種半導體材料)二者。藉由使用一各向同性蝕刻溶液，該程序可得以進一步簡化，其原因在於，無需考量不斷變化的蝕刻速率，蝕刻速率係取決於結晶方向，而(該基板的)該斜切區域與該基板的剩餘部分的結晶方向不同。這可簡化對該程序的控制。
不論該介電質層係自該施體及/或該處理基板被移除(在該處理基板上亦存在一種介電質之情形下)，該介電質材料移除步驟對該掩埋式介電質層的品質不會產生影響，其原因在於該掩埋式介電質層被夾持於施體基板與處理基板之間。
較佳，在步驟d)期間，可自該施體基板的該非附接區域中移除一厚度為約100-10,000，具體為1000-3000之層。較之於先前技術中所強制性的雙側拋光步驟(在該步驟中，為了消除該等突出部分，需移除大量材料(即，每側約5 μm))，根據本發明的程序中的材料移除較少，因此較之於先前技術程序，一施體基板可更經常再使用，例如，使用十次以上。所再生的施體基板就基板尺寸而言仍屬於半標準範圍之一事實亦促成此多次使用成為可能。
較佳可於一小於500℃，較佳小於350℃之溫度下實行步驟d)及/或g)。因此，直到分離之整個程序係於低溫下實行，因此該等非附接區域中不會發生分離，若發生，則會導致最終產品中產生不希望的顆粒污染。
根據一較佳實施例，該表面處理步驟可至多包括：一拋光步驟(尤其是一CMP拋光)及該拋光步驟之前及/或之後之一清潔步驟。因此，較之於先前技術，可實行一大為簡化之再生程序。使用拋光步驟目的在於使所再生的該施體基板的剩餘部分的表面品質(一般為鏡面拋光品質)合乎需要，且此項技術中所知之清潔步驟則將所再生的施體基板備妥供再使用。因此，本發明使得僅以一簡單鏡面拋光步驟而實行再生程序成為可能，從而取代一個三個層次之再生程序：i)邊緣拋光，ii)雙側拋光。iii)鏡面拋光加上各種清潔步驟。
在此上下文中，技術方案1中所使用的術語「約厚度h」係關於那些令僅使用一CMP程序而對該剩餘部分進行平面化成為可能之厚度。這意味著，在技術方案1之步驟d)中，一被移除的層的一厚度至少為h減去約50 nm。這將在該施體基板的剩餘部分中產生一高度為約50 nm之突出區域，可藉由一簡單的CMP拋光步驟來處理該突出區域。
較佳在CMP拋光期間，自發生分離之表面移除一小於3 μm，較佳小於1 μm之層。如上所述，此有限的材料移除的優點在於，在該層轉移程序中，可更經常地(具體而言，十次以上)再使用一施體基板。
現將結合附加的圖式來描述有利的實施例。
圖式2a-2d說明用於自一施體基板轉移一層至一處理基板之發明方法的一第一實施例。圖2a說明源－處理化合物109，如圖1b中已繪示。此源－處理化合物109所具有的所有屬性在引文中已作描述且因此不再詳盡描述，但可參考圖1。
然而，應提及的是，該處理基板101可為任何合適的處理基板，尤其是一矽晶圓，但亦可為玻璃或石英類型基板。該施體基板103可為一半導體基板，尤其是矽、碳化矽、鍺化矽、氮化鎵或鍺基板中的一者且該隔離介電質層105可為二氧化矽、氮化矽、氧氮化矽或Al2
O3
等等中的一者。
下文將描述本發明之方法，但本發明不限於此特定選擇，不限於處理基板101為一矽晶圓，施體基板103為一矽晶圓且該介電質層105為二氧化矽。
圖2b說明在一蝕刻步驟之後所得之源－處理化合物201，在該蝕刻步驟期間，介電質層105業已被自該施體基板的背側203、側205及斜切區域207及209移除。一介電質層105'仍保持夾持於該施體基板103與該處理基板101之間且形成未來之掩埋式氧化物層。
在此實施例中，使用一蝕刻步驟即可達成材料移除。蝕刻可為適於移除該一般厚度達1000 nm，但一般為10-200 nm之介電質氧化物層之乾式或濕式蝕刻。
隨後，如圖2c中所示，實行一額外的蝕刻步驟以移除存在於斜切區域207'及209'中的矽。該蝕刻步驟可再次為濕式蝕刻或乾式蝕刻且較佳為各向同性蝕刻，例如使用以HF/HNO3
之濕式蝕刻或使用電漿之乾式蝕刻。根據一變體，使用相同的程序來實行該介電質蝕刻及該半導體蝕刻。
實行該蝕刻使得在將材料自至少該施體基板103的該斜切區域207'及209'移除且使得該經移除的層具有之厚度h1
對應於該預定分裂區域107的深度h。一般地，材料移除不僅發生於該施體基板103的該斜切區域中，亦發生於該施體基板103的側及背側上且亦發生於該處理基板101的斜切區域211及213中。
藉此，存在於該施體基板103的斜切部分207及209(圖2b中所示)中的經離子植入區域129得以移除。
下一步驟在於分離步驟，其結果如圖2d中所示且係以與引言中所述的方式相同的方式實行，因此或使用機械能及/或熱能。在分離之後，獲得一絕緣體上半導體，此處為如圖2d的右手側所示的絕緣體上矽基板215。此結構215包括該處理基板101、自該施體基板103所轉移之氧化物層105'及矽層111。由於該蝕刻程序，該基板215進一步包括該處理基板101的斜切邊緣區域211及213中的一階梯狀肩部217，該階梯狀肩部217令該絕緣體上半導體基板215與圖1c中所示的基板115在幾何形狀上稍有不同。
在圖2d之左手側所示的該施體基板103的剩餘部分219上，本發明的方法之效果更顯著。根據本發明，該施體基板219的剩餘部分在其邊緣區域中不再具有一突出部分，這與圖1c之左手側所示的根據先前技術之結構117截然相反。
發生附接之表面部分221具有一相對粗糙之表面，在先前技術中，其粗糙度值接近60-70。然而，歸因於現不存在該突出部分這一事實，可藉由一簡單的CMP拋光程序來改良該表面粗糙度，在該CMP拋光程序中，自該表面移除小於3 μm，較佳小於1 μm或甚至僅約50 nm之材料，以使所再生的剩餘部分219達到可供再使用所希望的表面品質。
該化學/機械拋光步驟可伴隨有如先前技術中的標準清潔程序。
較之於先前技術，根據該第一實施例之方法的優點在於，在分離之後，該等邊緣區域中不存在突出部分，這與先前技術截然相反，參考圖1中的參考號119a、119b。因此，為對該施體基板219的剩餘部分予以再調節使之變薄之再生程序得以大為簡化。不再需要邊緣拋光及雙側拋光且一簡單的CMP程序即足以獲得所希望的表面品質屬性，最終再進行一或兩個清潔步驟。因此，由於該程序所需的設備較少，因此該再生程序實行起來成本較低，同時一個施體基板可得以更經常地再使用。然而，在先前技術中，一般必須移除10 μm之材料，而在實行本發明之程序之情形下，材料移除大為減少，約為小於3 μm，一般為0.5 μm至1 μm之間。甚至可藉由僅自該表面221移除約50 nm材料即可實行該再生程序。因此，較之於先前技術，一施體基板103可得以更經常地回收，即約至少10次。歸因於無需DSP這一事實，初始基板的幾何形狀亦可得以維持。此外，另一重要優點在於，可防止或至少減少在步驟e)(即，熱處理)期間產生顆粒而需要進行的分離或任何後續熱處理步驟，其原因在於，在該斜切區域，該剩餘的經離子植入部分被移除，因此該部分不會在一後續熱處理期間破裂且因此可減少或甚至防止不希望的顆粒之產生。
圖3a-3b說明用於自一施體基板103轉移一層至一處理基板101上之發明方法的一第二實施例。圖3a再次說明該源－處理化合物109，對其之描述不再重複而是以引用之方式併入圖2a的描述中。此情形同樣適用於圖3b，圖3b說明在介電質材料移除步驟之後所得之結構201。
該第一實施例與該第二實施例之間的差異在於，在對施體基板103的斜切區域207"及209"的蝕刻中，材料移除程度大於該預定分裂區域107、129之深度，如圖3c中所示，由參考號h2表示。同時，該預定分裂區域107仍存在於該施體基板103內。由於該蝕刻程序持續時間較長，該處理基板101的斜切區域211'及213'中的材料移除為約h2。
較之於該第一實施例，額外的材料移除的優點在於可確保存在於該斜切區域207及209中的所有植入區域129得以移除。
在該分離步驟之後，獲得圖2d的右手側所示的該絕緣體上半導體基板301，該基板301對應於圖2d的右手側所示的一基板215。然而，該斜切區域211'及213'與該掩埋式氧化物層105'之間的過渡部的階梯狀區域303的高度(h2)大於圖2d之絕緣體上半導體結構215中的階梯狀區域之高度。
不同於圖2d中所示的該剩餘部分217，此實施例中的該施體基板305的剩餘部分亦具有一階梯高度h2之階梯狀肩部307。然而，與該第一實施例相同，發生分離之表面309仍因離子植入而存在缺陷且因此需要拋光。在該第二實施例中，實行該拋光步驟，使得該階梯狀結構307得以移除，從而獲得一備妥待再使用之施體基板311，如圖3e中所示。除了該斜切區域，此基板311亦為平坦的，該斜切區域與初始基板103中的斜切區域相同，只是厚度有所減小。
使用該第二實施例，可達成與使用該第一實施例相同之優點。
根據本發明的一變體，無需提供一絕緣體上基板，而是在不使用一中間介電質層之情形下實行該程序，該程序被稱為直接矽結合程序。在此情形下，可於不執行移除該介電質105之步驟(如圖2b及3b中所示)下實行該第一及第二實施例。
圖4a-4d說明本發明的一第三實施例。此實施例與該第一及第二實施例稍微有所不同，此處，該介電質層被設於該處理基板側上且該施體基板為一裸半導體晶圓，例如一矽晶圓。可用於此實施例中的材料對應於該第一及第二實施例中的材料。
圖4a的左側說明具有一預定分裂區域403之施體基板401且該圖的右側說明該處理基板405，該處理基板405在此情形下亦包括一介電質層，例如氧化矽407。
圖4b說明藉由結合該施體基板401與處理基板405而達成之源處理化合物409。與該第一及第二實施例中相同，由於兩個基板之斜切邊緣區域，可於發生結合之表面側上觀察到一非附接區域411及413。
隨後且如圖4c中所示，執行一蝕刻步驟以移除一厚度為h1
之層，h1
係對應於該等非附接邊緣區域411'及413'中所移除的該預定分裂區域403之深度h。因此，與該第一及第二實施例中相同，該施體基板401的該邊緣區域中的經離子植入區域129藉由此步驟而得以移除。由於與第一及第二實施例中相反，該施體基板401未由該介電質層所覆蓋，因此在此實施例中無需氧化物移除步驟。
在藉由一熱及/或機械處理而達成分離之後，獲得一SOI基板415，該基板415包括一經轉移層417且一掩埋式氧化物層419仍為覆蓋該處理基板405之初始介電質層407之一部分。最後可實行一脫氧化步驟，以移除除了該掩埋式部分415以外之該介電質層407，以獲得一SOI基板，如圖2d及3d中所示。
該初始施體基板401的剩餘部分421與圖2d中的剩餘部分具有相同的結構。一簡單的CMP拋光程序即足以移除發生分離之該表面423上的缺陷。
最後，根據一變體，亦可實行圖4c中所示的材料移除步驟，從而移除一厚度h2
，h2
大於該預定分裂區域403之深度h，正如該第二實施例中。
根據一變體，亦可於不存在一掩埋式氧化物層105'之情形下實行該第一至第三實施例。在該所謂的直接矽結合技術中，兩個Si晶圓(一者具有一表面100且另一者具有一表面110)被結合在一起。在此情形下，以相同的方式實行所述之程序，只是無需藉由蝕刻來實行移除氧化物之步驟。此外，應提及的是，仍可藉由CMP來移除一約50 nm之剩餘突出部分，該部分在材料移除未達到或超過h之情形下存在於該邊緣區域中。
下文將描述根據本發明的實施性實例。
根據本發明的實例一：使用對如圖2b中所示的該源處理基板的蝕刻程序來達成一絕緣體上矽基板，該基板具有厚度為145 nm之一掩埋式熱氧化物且及厚度為250 nm之經轉移層。在此實例中，使用HF來蝕刻該氧化物且接著使用HF/HNO3
來蝕刻Si，因此h1
=h=250 nm +/- 5%。使用一CMP程序回收該施體基板的剩餘部分，該CMP程序移除一厚度為0.5 μm之層。在此實例中，實行一個有兩步驟選擇性蝕刻：首先HF移除該氧化物，但不蝕刻Si，且使用HF/HNO3
之第二浴(最終使用CH3
COOH酸來加以緩衝)蝕刻矽。
根據本發明的實例二：使用採取HF/H2
O2
/H2
O之蝕刻程序來達成一絕緣體上矽基板，該矽基板具有厚度為145 nm之一掩埋式熱氧化物及厚度為300 nm之經轉移層之，且h1
=250 nm，而h為300 nm。藉由EP及CMP步驟來實行該剩餘部分之回收。在此實例中，該HF/H2
O2
浴並非選擇性而可在一個步驟中蝕刻兩個層(該氧化物層及該矽層)。由於材料移除未達到或超過h(h1
~h-50 nm)，執行邊緣拋光以消除該邊緣上的經植入層的任何可能之殘餘物，但是亦可以一CMP步驟且無需EP拋光來移除剩餘的50 nm。
根據本發明的實例三：使用電漿(乾式)蝕刻來達成一絕緣體上矽基板，使得h1
=h=250 nm +/- 5%，該矽基板具有厚度為10 nm之一掩埋式熱氧化物及厚度為250 nm之經轉移層。在該乾式蝕刻期間，以CF4
或CHF3
為主之第一電漿蝕刻該氧化物且接著以基於SF6
之一第二電漿蝕刻矽。在此情形下，該兩個基板中的一者(較佳該施體基板)的若干主表面之一(被稱為背面)位於一表面固持物上，其防止對背側蝕刻。在此情形下，對該施體基板的剩餘部分的再生包括自該背側將氧化物移除之額外去氧化步驟，再加上拋光該前表面且移除約1 μm之矽的CMP步驟。
根據本發明之實例四：首先使用HF及H3
PO4
且接著使用HF/HNO3
來蝕刻一絕緣體上矽基板，使得h1
=h=250 nm +/- 5%，該基板具有一145 nm之掩埋式絕緣體層(包括SiOx
Ny
)及一層或以上之SiO2
層。
100．．．表面
101．．．處理基板
103．．．施體基板
105．．．介電質層
105'．．．介電質層
107．．．預定分離區域
109．．．源-處理化合物
110．．．表面
111．．．矽層
117．．．階梯狀肩部
119a．．．邊緣區域
119b．．．邊緣區域
129．．．經離子植入區域
201．．．源-處理化合物
203．．．背側
204．．．側
207．．．斜切區域
209．．．斜切區域
207'．．．斜切區域
209'．．．斜切區域
207"．．．斜切區域
209"．．．斜切區域
211．．．斜切區域
213．．．斜切區域
211'．．．斜切區域
213'．．．斜切區域
215．．．基板
217．．．剩餘部分
219．．．施體基板
221．．．表面部分
301．．．絕緣體上半導體基板
303．．．階梯狀區域
305．．．施體基板
307．．．階梯狀肩部
309．．．表面
311．．．施體基板
401．．．施體基板
403．．．分離區域
403．．．處理基板
407．．．氧化矽
409．．．源處理化合物
411．．．非附接區域
413．．．非附接區域
411'．．．非附接邊緣區域
413'．．．非附接邊緣區域
415．．．SOI基板
417．．．經轉移之層
419．．．掩埋式氧化物層
421．．．初始施體基板401的剩餘部分
423．．．表面
圖1a至1c說明根據SmartCutTM
技術之先前技術層轉移程序，
圖2a至2d說明本發明的方法之一第一實施例，
圖3a至3e說明本發明的方法之一第二實施例，及
圖4a至4d說明本發明的方法之一第三實施例。
101．．．處理基板
105'．．．介電質層
111．．．矽層
211．．．斜切區域
213．．．斜切區域
215．．．基板
217．．．剩餘部分
219．．．施體基板
221．．．表面部分
Claims (10)
- 一種用於自施體基板轉移一層至處理基板且再生該施體基板的表面以供再使用之方法，其包括以下步驟：a)提供一施體基板，尤其是一半導體基板，及一處理基板，其各具有若干斜切邊緣區域，b)在該施體基板的內側形成一第一深度為h之預定分離區域，c)附接，尤其是藉由黏合，該施體基板與該處理基板，以獲得一施體-處理複合物，其中在該施體基板及該處理基板的斜切邊緣區域中，兩個基板之間不發生附接，接著d)各向同性地蝕刻該施體基板之至少一暴露表面並將來自於該施體基板之至少一暴露表面之材料移除至大於該第一深度h之一第二深度，並移除該施體基板之斜切邊緣區域中該預定分離區域之一部份，接著e)將該施體基板的一剩餘部分自該施體-處理基板分離，其中分離發生於該預定分離區域，及f)再使用該施體基板的剩餘部分，尤其是在一表面處理步驟之後。
- 如請求項1之方法，其中該施體基板包括一介電質層且其中該方法包括於步驟c)與d)之間實行之一步驟g)，步驟g)在於將該介電質自該施體基板於至少該斜切區域但並非該附接區域中移除。
- 如請求項1或2之方法，其中該處理基板包括一介電質 層。
- 如請求項2之方法，其中該介電質層為一種氧化物，尤其是氧化矽。
- 如請求項1或2之方法，其中步驟e)及/或g)為濕式或乾式蝕刻步驟。
- 如請求項5之方法，其中使用一非選擇性及/或各向同性蝕刻溶液執行步驟e)及g)。
- 如請求項1或2之方法，其中在步驟d)期間，自該施體基板的該非附接區域中移除厚度為約100Å至10.000Å之間，尤其是1000Å至3000Å之間之層。
- 如請求項1或2之方法，其中於小於500℃，較佳小於350℃之溫度下實行步驟d)及/或g)。
- 如請求項1或2之方法，其中該表面處理步驟至多包括一拋光步驟，尤其是一CMP拋光步驟，及在該拋光步驟之前及/或之後的一清潔步驟。
- 如請求項9之方法，其中該CMP拋光期間，自發生分離之該表面移除小於3μm，較佳小於1μm之層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09290314.5A EP2246882B1 (en) | 2009-04-29 | 2009-04-29 | Method for transferring a layer from a donor substrate onto a handle substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201113939A TW201113939A (en) | 2011-04-16 |
| TWI487014B true TWI487014B (zh) | 2015-06-01 |
Family
ID=41116012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099107511A TWI487014B (zh) | 2009-04-29 | 2010-03-15 | 自施體基板轉移一層至處理基板之方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8476148B2 (zh) |
| EP (1) | EP2246882B1 (zh) |
| JP (1) | JP2010263187A (zh) |
| KR (1) | KR101650166B1 (zh) |
| CN (1) | CN101877308B (zh) |
| SG (1) | SG166047A1 (zh) |
| TW (1) | TWI487014B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2246882B1 (en) | 2009-04-29 | 2015-03-04 | Soitec | Method for transferring a layer from a donor substrate onto a handle substrate |
| JP5799740B2 (ja) | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
| FR3036223B1 (fr) * | 2015-05-11 | 2018-05-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats |
| DE102015210384A1 (de) * | 2015-06-05 | 2016-12-08 | Soitec | Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| FR3076393A1 (fr) * | 2017-12-28 | 2019-07-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
| TWI741911B (zh) * | 2020-12-16 | 2021-10-01 | 環球晶圓股份有限公司 | 磊晶層去除方法 |
| CN117393422B (zh) * | 2023-12-11 | 2024-03-01 | 青禾晶元(天津)半导体材料有限公司 | 一种制造碳化硅复合衬底的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026728A2 (en) * | 1999-02-02 | 2000-08-09 | Canon Kabushiki Kaisha | Substrate and method of manufacturing the same |
| CN1868054A (zh) * | 2003-10-14 | 2006-11-22 | 特拉希特技术公司 | 制备和组装基材的方法 |
| EP1882789A1 (en) * | 2006-07-27 | 2008-01-30 | Baokun Bai | A point-fixed curtain wall hanging system |
| TWI295819B (en) * | 2003-03-14 | 2008-04-11 | Soitec Silicon On Insulator | A method of producing substrates or components on substrates involving transfer of a useful layer, for microelectronics, optoelectronics, or optics |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288858A (ja) * | 1998-01-30 | 1999-10-19 | Canon Inc | Ｓｏｉ基板の再生方法及び再生基板 |
| JP3932369B2 (ja) * | 1998-04-09 | 2007-06-20 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
| JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
| KR100359483B1 (ko) * | 2000-10-24 | 2002-10-31 | 고려용접봉 주식회사 | 가스 쉴드 아아크 용접용 플럭스 코어드 와이어 |
| FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
| JP4415588B2 (ja) * | 2003-08-28 | 2010-02-17 | 株式会社Ｓｕｍｃｏ | 剥離ウェーハの再生処理方法 |
| WO2006037783A1 (fr) * | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
| US7402520B2 (en) | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| KR101015158B1 (ko) * | 2005-07-08 | 2011-02-16 | 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 | 필름의 제조 방법 |
| FR2907966B1 (fr) * | 2006-10-27 | 2009-01-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat. |
| FR2917232B1 (fr) * | 2007-06-06 | 2009-10-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion. |
| EP2246882B1 (en) | 2009-04-29 | 2015-03-04 | Soitec | Method for transferring a layer from a donor substrate onto a handle substrate |
-
2009
- 2009-04-29 EP EP09290314.5A patent/EP2246882B1/en active Active
-
2010
- 2010-02-25 JP JP2010040332A patent/JP2010263187A/ja active Pending
- 2010-02-25 US US12/712,938 patent/US8476148B2/en active Active
- 2010-03-12 SG SG201001743-2A patent/SG166047A1/en unknown
- 2010-03-15 KR KR1020100022964A patent/KR101650166B1/ko active IP Right Grant
- 2010-03-15 TW TW099107511A patent/TWI487014B/zh active
- 2010-03-23 CN CN201010199577.1A patent/CN101877308B/zh active Active
-
2013
- 2013-07-02 US US13/933,779 patent/US8728913B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026728A2 (en) * | 1999-02-02 | 2000-08-09 | Canon Kabushiki Kaisha | Substrate and method of manufacturing the same |
| TWI295819B (en) * | 2003-03-14 | 2008-04-11 | Soitec Silicon On Insulator | A method of producing substrates or components on substrates involving transfer of a useful layer, for microelectronics, optoelectronics, or optics |
| CN1868054A (zh) * | 2003-10-14 | 2006-11-22 | 特拉希特技术公司 | 制备和组装基材的方法 |
| EP1882789A1 (en) * | 2006-07-27 | 2008-01-30 | Baokun Bai | A point-fixed curtain wall hanging system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101877308B (zh) | 2016-03-09 |
| TW201113939A (en) | 2011-04-16 |
| US20130295696A1 (en) | 2013-11-07 |
| KR101650166B1 (ko) | 2016-08-23 |
| JP2010263187A (ja) | 2010-11-18 |
| KR20100118932A (ko) | 2010-11-08 |
| EP2246882A1 (en) | 2010-11-03 |
| US8476148B2 (en) | 2013-07-02 |
| US8728913B2 (en) | 2014-05-20 |
| CN101877308A (zh) | 2010-11-03 |
| EP2246882B1 (en) | 2015-03-04 |
| US20100279487A1 (en) | 2010-11-04 |
| SG166047A1 (en) | 2010-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI487014B (zh) | 自施體基板轉移一層至處理基板之方法 | |
| US8481409B2 (en) | Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate | |
| US20060014363A1 (en) | Thermal treatment of a semiconductor layer | |
| US7972939B2 (en) | Transfer method with a treatment of a surface to be bonded | |
| KR101905811B1 (ko) | 박리웨이퍼의 재생가공방법 | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
| KR20130029110A (ko) | 절연체 기판상의 실리콘 마감을 위한 방법 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR20110116036A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
| JPWO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| JPH11288858A (ja) | Ｓｏｉ基板の再生方法及び再生基板 | |
| KR20050047505A (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| US20120199956A1 (en) | Method for recycling a source substrate | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| JP5411438B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP6607207B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| US10347525B2 (en) | Method for producing bonded SOI wafer | |
| JP2007019323A (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法 | |
| TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| JP2014212172A (ja) | 貼り合わせウェーハの製造方法 |