KR20200116155A - 반도체 웨이퍼의 연마 방법 - Google Patents

반도체 웨이퍼의 연마 방법 Download PDF

Info

Publication number
KR20200116155A
KR20200116155A KR1020207025534A KR20207025534A KR20200116155A KR 20200116155 A KR20200116155 A KR 20200116155A KR 1020207025534 A KR1020207025534 A KR 1020207025534A KR 20207025534 A KR20207025534 A KR 20207025534A KR 20200116155 A KR20200116155 A KR 20200116155A
Authority
KR
South Korea
Prior art keywords
polishing
gap
semiconductor wafer
pad
size
Prior art date
Application number
KR1020207025534A
Other languages
English (en)
Other versions
KR102480184B1 (ko
Inventor
알렉산더 하일마이어
블라디미르 두취케
레스첵 미슈투르
토르스텐 올브리히
디르크 마이어
빈센트 엔지
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20200116155A publication Critical patent/KR20200116155A/ko
Application granted granted Critical
Publication of KR102480184B1 publication Critical patent/KR102480184B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

각각 연마 패드(21, 22)로 덮인 상부 연마 플레이트(11)와 하부 연마 플레이트(12) 사이에서 전면과 후면의 양면에서 동시에 연마되는 반도체 웨이퍼를 연마하는 방법으로서, 상기 연마 패드(21, 22)의 내부 엣지(B) 및 외부 엣지(A)에서 상기 반도체 웨이퍼와 접촉하는 상기 상부 연마 패드(21)의 표면과 상기 하부 연마 패드(22)의 표면 사이의 거리 차이에 대응하는 연마 간극(x1+x2)은 연마 방법 중에 단계적으로 또는 연속적으로 가변적으로 크기가 변화되는 것을 특징으로 하는 방법.

Description

반도체 웨이퍼의 연마 방법
본 발명은 반도체 웨이퍼를 연마하는 방법에 관한 것이다.
단결정 반도체 재료로부터 절단된 웨이퍼는 일반적으로 다양한 작업 단계에서 평탄화된다.
a. 기계 가공(랩핑, 연삭)
b. 화학 처리(알칼리 에칭 또는 산성 에칭)
c. 화학 기계적 처리: 연질 연마 패드(CMP)를 사용한 단면 연마, 양면 연마(DSP) 및 단면 헤이즈-프리(haze-free) 또는 경면(mirror) 연마.
반도체 웨이퍼의 기계적 처리는 주로 반도체 웨이퍼의 글로벌 레벨링(global leveling)과 이전의 분리 공정에 의해 야기된 결정질 손상 표면층 및 처리 자국(절단 홈, 절개 마크)의 제거를 위해 사용된다.
에칭의 경우, 오염물 및/또는 자연 산화물이 반도체 웨이퍼의 표면으로부터 화학적으로 제거된다.
반도체 웨이퍼 표면의 최종적인 평탄화는 최종적으로 화학적 기계적 연마에 의해 수행된다.
본 발명은 화학 기계적 처리 단계들의 그룹으로 구성된 방법인 양면 연마(DSP)에 관한 것이다.
특허 명세서 EP 0208315 B1에 기술된 실시예에 따르면, 적절한 치수의 컷아웃을 갖는 금속 또는 플라스틱으로 구성된 캐리어 플레이트의 반도체 웨이퍼가, 기계 및 공정 파라미터에 의해 미리 결정된 경로 상에 연마제가 존재하는 상태에서, 연마 패드로 덮이고 작업 간극이 사이에 형성된 2개의 회전 연마 플레이트 사이로 이동됨으로써 연마가 이루어진다.
DE 10 2013 201 663 A1은 요구되는 웨이퍼의 기하학적 구조가 연마 패드의 처리에 의해 설정된 목표 작업 간극에 의해 달성되고, 상부 연마 패드와 하부 연마 패드 사이의 거리는 외부 영역보다 내부 영역에서 더 큰 것인, 양면 연마 방법을 개시한다.
또한, DE 10 2006 037 490 B4는 기계적으로 제공된 간극과 무관하게 연마 간극을 설정하는 데 사용될 수 있는 장치를 개시한다. 이는 상부 연마 플레이트의 볼록부 또는 오목부가 연속적으로 가변적인 방식으로 설정될 수 있다는 사실에 의해 가능해진다.
DE 11 2013 006 059 T5에 따르면, 작업 간극은 웨이퍼의 평탄도(이미 처리된 웨이퍼의 측정)를 기초로 벨로우즈에 의해 조정된다.
DE 10 2010 024 040 A1에 따르면, 2개의 연마 플레이트 중 하나의 형상은 최적의 작업 간극을 달성하기 위해 기계적으로 또는 열적으로 변형된다.
종래 기술에서 제안된 해법은 반도체 웨이퍼의 기하학적 구조를 최적화하는 것을 목표로 한다. 이를 위해, 연마 공정에 적절한 작업 간극이 설정된다.
하나의 문제점은 형상 최적화 작업 간극의 선택이 일반적으로 낮은 제거율과 그에 따른 낮은 처리량과 관련된다는 사실로 구성된다.
본 발명의 목적은 종래 기술을 개선하고, 특히 반도체 웨이퍼의 연마 중에 최적화된 기하학적 구조 및 높은 제거율을 동시에 달성하는 것이다.
본 발명은 반도체 웨이퍼를 연마하는 방법으로서, 상기 반도체 웨이퍼는 각각 연마 패드(21, 22)로 덮인 상부 연마 플레이트(11)와 하부 연마 플레이트(12) 사이에서 전면 및 후면의 양면에서 동시에 연마되고, 연마 패드(21, 22)의 내부 엣지(B) 및 외부 엣지(A)에서 반도체 웨이퍼와 접촉하는 상부 연마 패드(21)의 표면과 하부 연마 패드(22)의 표면 사이의 각각의 거리의 차이에 대응하는 연마 간극(x1+x2)은 연마 방법 도중에 단계적으로 또는 연속적으로 가변적으로 크기가 변화되는 것인 방법에 관한 것이다.
이 방법의 실시예는 다음의 설명, 도면 및 종속 청구항으로부터 수집될 수 있다.
도 1은 연마 패드로 덮인 2개의 연마 플레이트와 연마 간극을 예시한다.
도 2-7은 각각의 경우에 방법의 바람직한 실시예에 따른 연마 공정의 종료까지 시간에 따른 연마 간극의 변화를 예시한다.
바람직하게, 상부 연마 패드(21)와 하부 연마 패드(22) 사이의 거리는 외부 영역(A)에서보다 내부 영역(B)에서 더 크다. 이 실시예는 도 1에 예시된다. 내부 엣지와 외부 엣지에서의 2개의 거리 사이의 차이 또는 상부 연마 간극(x1)과 하부 연마 간극(x2)의 합은 연마 간극(x1+x2)을 형성한다. 이 경우 작업 간극은 쐐기 형태를 가진다.
마찬가지로, 내부 영역(B)에서 상부 연마 패드(21)와 하부 연마 패드(22) 사이의 거리는 외부 영역(A)에서의 거리와 거의 동일한 크기일 수 있다. 이 경우, 연마 간극(x1+x2)은 매우 작고, 0에 가깝다. 상기 방법의 일 실시예에서, 연마 패스는 공정의 시작 시에 상부 연마 플레이트를 하부 연마 플레이트(22)에 가능한 평행하게 배치함으로써 웨이퍼 파손을 방지하고 공정을 부드럽게 개시하기 위해 더 작은 연마 간극(x1+x2)(거의 평행한 작업 간극, 즉 연마 패드 표면이 거의 평행함)으로 시작된다. 짧은 램프(ramp) 도중에, 연마 간극(x1+x2)은 더 큰 값으로 증가된다.
본 발명에서 필수적인 것은 내부 영역(B) 및 외부 영역(A)에서 상부 연마 패드(21)와 하부 연마 패드(22) 사이의 거리의 차이로 정의되는 연마 간극(x1+x2)이 연마 중에 변화되는 것이다. 이것은 하나 이상의 단계로 또는 이와 달리 연속적으로, 즉 연속적으로 가변적으로 수행될 수 있다.
본 발명에 따른 방법은 양호한 웨이퍼의 기하학적 구조(예, GBIR, ESFQR)를 위해 비교적 작은 연마 간극(x1+x2)이 필요하다는 관찰에 기초하지만, 이는 비교적 작은 제거율을 초래하는 반면, 비교적 큰 연마 간극(x1+x2)은 제거율이 비교적 크지만 기하하적 구조의 열화를 가져온다.
일 실시예에서, 본 발명은 큰 연마 간극(x1+x2)으로 공정을 시작하거나, 작은 연마 간극(x1+x2)으로 부드럽게 시작한 후 큰 연마 간극(x1+x2)으로 전환하는 것을 제공하며, 여기서 작은 연마 간극(x1+x2)은 공정의 종료 측으로 설정된다. 제거율이 작은 최종 연마 단계는 기하학적 구조의 최적화를 위해 사용되는 반면, 이전의 연마 단계(들)는 높은 제거율로 수행된다. 반도체 웨이퍼의 요구되는 기하학적 구조를 보장하기 위해 작은 연마 간극을 갖는 연마 단계가 필수적이다.
연마 간극(x1+x2)은 연마 플레이트(1)의 변형에 의해 설정될 수 있다. 공정이 시작되기 전에, 적절한 경우, 연마 패드(2)가 처리(드레싱)되고, 드레싱 후의 연마 패드(2)의 형상도 연마 간극(x1+x2)에 기여한다. 결국, 작업 간극 및 연마 간극의 기하학적 구조(내부와 외부 영역에서의 거리 사이의 차이)는 연마 플레이트와 연마 패드의 가하학적 구조의 조합으로부터 기인한다.
본 발명의 일 실시예에서, 반도체 웨이퍼의 양면 연마 이전에, 이러한 방식으로 연마 플레이트(1) 상에 고정된 연마 패드(2) 사이에서 소위 패드 드레싱이 수행된다. 이 경우, 연마 공정 이전에, 연마 플레이트(1) 상에 접착 결합된 연마 패드(2)는 연마기의 각각의 개별 연마 플레이트의 형상에 적합화된다. 상응하는 방법이 종래 기술로부터 기본적으로 공지되어 있고, 예를 들어 EP 2 345 505 A2 또는 US 6,682,405 B2에 기재되어 있다. 패드 드레싱은 연마 플레이트(1)가 일반적으로 최대 ±50 ㎛의 국부적 평탄도의 차이를 가질 수 있기 때문에 유리하다. 이는 일반적으로 다이아몬드 연마체를 포함하는 적절한 공구에 의한, 연마 플레이트(1) 상에 위치된 연마 패드(2)의 기계적 처리에 의해 원하는 연마 패드의 기하학적 구조 및 원하는 초기 작업 간극의 기하학적 구조 및 연마 패드(2)의 패드 표면의 원하는 특성을 설정하는 역할을 한다.
본 발명은 적어도 하나의 반도체 웨이퍼의 전면 및 후면의 동시 연마(DSP)에 관한 것으로, 여기서 반도체 재료는 바람직하게는 갈륨 비소화물과 같은 화합물 반도체 또는 주로 실리콘 및 게르마늄과 같은 원소 반도체, 또는 이외의 이들의 층 구조체이다.
DSP 연마 패드(2)는 일반적으로 링 형상이며, 여기서 회전 구동을 위한 회전 샤프트와 같은 연마 기계 기구를 위한 원형 컷아웃이 연마 패드 표면의 중심에 위치된다.
DSP 도중에, 바람직하지 않은 웨이퍼 엣지 라운딩(Edge-Roll-Off, ERO)이 일반적으로 발생한다. 엣지의 기하학적 구조를 불량하게 하는 이러한 라운딩은 특히 반도체 웨이퍼가 연마 중에 상부 연마 패드(21), 하부 연마 패드(22) 또는 양측의 연마 패드(2) 내로 얼마나 깊이 들어가는 지에 의존한다. 반도체 웨이퍼가 연마 패드(2) 내로 들어간 결과, 엣지에 작용하는 재료 제거력은 나머지 표면에 작용하는 것보다 높다.
연마 중에 반도체 웨이퍼가 연마 패드(2) 내로 들어가는 것을 최소화하거나 완전히 방지하기 위해, 패드 경도가 높고 패드 압축성이 낮은 연마 패드(2)가 본 발명에 따른 방법에 바람직하게 사용된다.
바람직하게는, 경질 연마 패드(2)는 쇼어 A에 따른 경도가 바람직하게는 80-100°이다. 하나의 적절한 시판되는 연마 패드(2)는 예를 들어, JIS-A에 따라 경도가 85°인 Nitta Haas Inc.의 EXTERION ™ SM 11D이다. Nitta Haas Inc.의 MH S24A 유형의 패드는 예를 들어, 최대 86 JIS-A(JIS K 6253A)의 경도로 특정되며, 여기서 JIS-A에 따른 경도는 쇼어 A에 따른 경도에 해당한다.
달리 지시되지 않는 한, 모든 파라미터는 주위 대기압, 즉 대략 1000 hPa의 압력 및 50%의 상대 공기 습도에서 측정되었다.
쇼어 A에 따른 경도는 DIN EN ISO 868에 따라 결정된다. 타입 A 경도계(경도 시험 장치 Zwick 3130)가 사용된다. 경화된 강철봉의 선단이 재료 내로 압입된다. 압입 깊이는 0-100의 스케일로 측정된다. 강철 핀은 절두원추형 형상을 가진다. 각각의 경우에 5회의 측정이 수행되고 그 중간 값이 표시된다. 측정 시간은 15초이다. 시험 대상 재료는 표준 조건(23℃, 50% 공기 습도)에서 1시간 동안 보관하였다. 경도계의 압입 중량은 12.5 N ± 0.5이다.
바람직하게는, 압축률이 낮은 연마 패드(2)는 0.2% 내지 3% 미만의 압축률을 가진다. 특히 바람직하게, 연마 패드(2)의 압축률은 2.5% 미만이다. 더 특히 바람직하게는, 연마 패드(2)의 압축률은 2.0% 미만이다.
재료의 압축률은 부피의 특정 변화를 가져오기 위해 모든 면에 대해 어떤 압력 변화가 필요한지 기술한다. 압축률은 JIS L-1096(직물에 대한 시험 방법)과 유사하게 계산된다.
규정된 압력, 예를 들어 300 g/cm2가 패드 표면에 인가된 후, 패드 두께(T1)는 1분 후에 측정된다. 이후, 압력은 제1 압력의 6배, 여기서는 1800 g/cm2로 증가되고, 패드 두께(T2)는 1분 후에 측정된다. T1 및 T2의 값으로부터, 연마 패드의 압축률은 공식 압축률 [%]=(T1-T2)/T1 x 100을 이용하여 계산된다. 발포 연마 패드(2)(발포 패드) 및 섬유 구조의 연마 패드(2)(부직포 패드)는 패드 경도가 높고 패드 압축률이 낮은 연마 패드(2)로서 적합하다.
바람직하게, 연마 패드(2)는 다공성 매트릭스를 가진다. 바람직하게, 연마 패드(2)는 열가소성 또는 열경화성 중합체로 이루어지고, 다공성 매트릭스(발포 패드)를 가진다.
재료로서, 다수의 재료, 바람직하게는 예를 들어, 폴리 우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등이 고려된다.
바람직하게, 연마 패드(2)는 고체 미세 다공성 폴리우레탄으로 구성된다.
또한, 중합체가 함침된 펠트 또는 섬유질 기재 또는 발포 플레이트로 구성된 연마 패드(2)의 사용이 바람직하다(부직포 패드).
본 발명에 따른 방법에서, 연마 패드(2)의 두께는 바람직하게는 0.5 내지 1.3 mm의 범위, 특히 바람직하게는 0.5 내지 0.9 mm의 범위이다.
연마의 목적으로, 반도체 웨이퍼는 캐리어 플레이트의 적절한 치수의 컷아웃 내에 배치된다. 바람직하게, 연마 중에 연마 패드(2)의 작업층 사이에 형성된 작업 간극 내로 액체가 공급된다. 상기 액체는 바람직하게는 연마제 슬러리이다. 적절한 경우 예컨대, 사용 연마제 슬러리로서 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), 수산화 암모늄(NH4OH), 테트라메틸암모늄 수산화물(TMAH)과 같은 첨가제가 포함된 콜로이드 분산 실리카의 사용이 특히 바람직하다.
2개의 연마 플레이트(1)(각각 연마 패드(2)로 덮혀 있음) 사이의 연마 간극(x1+x2)은 0-220 ㎛의 범위이다.
본 발명에 따른 방법에서, 연마 간극(x1+x2)에서의 상이한 거리(높이)는 2개의 연마 플레이트(1) 중 적어도 하나의 변형에 의해 달성된다. 결국, 연마 중에 2개의 연마 플레이트(11, 12) 중 적어도 하나가 타겟화된 방식으로 변형될 수 있는 양면 연마 장치가 바람직하게는 본 발명에 따른 방법에 적합하다.
일 실시예에서, 상기 방법은 130 ㎛ 내지 220 ㎛의 크기의 큰 연마 간극(x1+x2)에 의한 연마 단계 및 50 ㎛ 내지 110 ㎛의 크기의 작은 연마 간극(x1+x2)에 의한 연마 단계를 포함한다.
작업 간극은 선형 및 비선형(볼록 또는 오목) 구성일 수 있다.
연마 간극(x1+x2)은, 작업 간극의 내부 연마 플레이트 엣지(B)에서의 2개의 대응하는 연마 플레이트(1)의 상부 연마 패드(21)의 표면과 하부 연마 패드(22)의 표면 사이의 거리와, 작업 간극의 외부 연마 플레이트 엣지(A)에서의 2개의 대응하는 연마 플레이트(1)의 상부 연마 패드(21)의 표면과 하부 연마 패드(22)의 표면 사이의 거리의 차이에서 얻어지며, 연마 플레이트(1)의 중심은 내부 연마 플레이트 엣지(B)를 형성하는 원형의 컷아웃(회전 드라이브의 회전축 용)을 가진다.
낮은 압축률을 갖는 경질 연마 패드를 사용하여 반도체 웨이퍼를 동시에 양면 연마하는 동안, 측면 당 15 ㎛ 이하의 표면 제거가 바람직하게 수행되며, 이와 관련하여 바람직하게는 4 ㎛ 내지 10 ㎛의 범위가 바람직하다.
상기 방법은 반도체 웨이퍼의 요구되는 기하학적 구조가 달성되는 전반적으로 상당히 높은 제거율이 달성되므로 공지된 DSP 공정과 비교하여 경제성이 향상된다.
본 방법의 일 실시예에서, 작은 연마 간극(x1+x2) 대 큰 연마 간극(x1+x2)의 비율은 바람직하게는 1:4 내지 3:4이다.
다시 말하면, 큰 연마 간극(x1+x2)이 100% 이면, 작은 연마 간극(x1+x2)은 바람직하게는 25% 내지 75%이다.
큰 연마 간극(x1+x2)은 바람직하게는 150-220 ㎛, 특히 바람직하게는 150-190 ㎛인 반면, 작은 연마 간극(x1+x2)은 바람직하게는 0-130 ㎛, 70-120 ㎛, 특히 바람직하게는 50-110 ㎛이다.
일 실시예에서, 방법의 시작 시 제1 단계가 더 큰 연마 간극(x1+x2)을 가지며 방법의 말미에서의 제2 단계가 더 작은 연마 간극(x1+x2)을 가진다는 사실에 의해 2-단계 방법이 포함되며, 여기서 제1 단계는 바람직하게는 연마 시간의 80-90% 동안 지속되고, 제2 단계는 바람직하게는 연마 시간의 10-20% 동안 지속되며, 여기서 연마 간극(x1+x2)은 제1 단계로부터 최종 단계까지 크기가 바람직하게는 60% 내지 20%만큼 감소한다.
큰 연마 간극(x1+x2)을 갖는 연마 단계는 최고의 가능한 제거율을 달성하기 위해 가능한 오래 지속되도록 의도된다. 그러나, 작은 연마 간극(x1+x2)의 단계는 양호한 기하학적 구조를 확보하기에 충분히 길어야 한다.
일 실시예에서, 방법의 시작 시 제1 단계가 큰 연마 간극(x1+x2)을 가지며 방법의 말미에서의 추가의 단계에서 더 작은 연마 간극(x1+x2)을 가진다는 사실에 의해 다단계 방법이 포함되며, 다단계 방법에서, 이전의 더 큰 연마 간극(x1+x2)에 대해 100%로 시작하는 연마 간극(x1+x2)의 감소는 바람직하게는 최종의 선행 연마 간극(x1+x2)의 10% 내지 40%의 범위에 있다.
예를 들어, 초기 연마 간극(x1+x2)은 100%이고, 다음 연마 단계에서, 연마 간극(x1+x2)은 제1 연마 간극(x1+x2)의 75%를 가지므로 25%만큼 감소되거나 또는 다음 연마 단계에서, 연마 간극(x1+x2)은 제1 연마 간극(x1+x2)의 크기의 60%를 가지므로 총 40% 감소된다.
예를 들어, 연마 간극(x1+x2)은 초기에 200 ㎛ 일 수 있다. 제1 단계에서, 연마 간극(x1+x2)은 10% 내지 180%만큼 감소된다. 추가 단계에서, 연마 간극은 33% 내지 120%만큼 감소된다. 최종 단계에서, 연마 간극(x1+x2)은 16.7% 내지 100%만큼 감소된다.
일 실시예에서, 4-단계 연마 방법에서, 큰 연마 간극(x1+x2)을 갖는 처음의 3 단계가 연마 시간의 총 80-90%를 차지하고 최소의 연마 간극(x1+x2)을 갖는 최종 단계는 바람직하게 연마 시간의 10-20%를 차지한다. 원칙적으로, 처음 3단계는 각각 다른 연마 시간을 취할 수 있으며, 이와 관련하여 예를 들어, 제1 단계는 또한 총 연마 시간의 40%, 제2 단계는 30% 및 제3 단계는 20% 및 최종 단계는 10%에 이를 수 있다.
제1 단계에서 연마 간극(x1+x2)의 크기가 100% 이면, 다음 연마 단계, 바람직하게는 제2 단계에서의 연마 간극의 크기는 100%의 초기 크기의 75%이고, 제3 단계에서의 연마 간극(x1+x2)의 크기는 바람직하게는 100%의 초기 크기의 60%이고, 최종 단계에서의 연마 간극(x1+x2)의 크기는 바람직하게는 100%의 초기 크기의 50%이고, 개별 단계에서의 연마 간극(x1+x2)의 크기는 바람직하게는 서로에 대해 상이한 값을 취할 수 있다.
일 실시예에서, 제1 단계에서, 연마 간극(x1+x2)은 연속적으로 감소된다. 제2 단계의 시작 시, 연마 간극(x1+x2)의 연속 감소가 종료되고, 이 시점에서 장치가 가지는 연마 간극(x1+x2)에 의해 연마 방법이 특정 시간 동안 계속되고 최종적으로 종료된다. 연마 간극(x1+x2)이 초기 연마 간극(x1+x2)의 100%에서 시작하여 50%에서 끝나는 경우, 연마 간극(x1+x2)은 예를 들어, 총 연마 시간의 80-90%의 시간 동안 200 ㎛에서 100 ㎛로 연속적으로 감소된다. 총 연마 시간의 10-20%의 기간 동안, 최종 단계에서, 연마는 초기 연마 간극(x1+x2)(100 ㎛)의 50%로 수행된다.
연마 간극(x1+x2)의 크기의 감소율은 바람직하게는 선형 또는 비선형으로 바람직하게 전체 연마 시간의 80-90%에 이를 수 있으며, 최종 연마 단계는 바람직하게는 총 연마 시간의 10-20%에 이르는 개별 단계를 형성하는 것이 바람직할 수 있다.
다른 실시예에서, 상기 방법은 각각의 경우에 복수의 단계를 통해 더 작은 크기의 연마 간극(x1+x2)을 갖는 단계로 통과하기 위해 더 큰 연마 간극(x1+x2)으로 시작하며, 여기서 각 연마 단계에서 각각의 경우에 연마 간극(x1+x2)은 각각의 단계 내에서 다시 증가되고, 각각의 다음 단계에서의 연마 간극(x1+x2)은 먼저 크기가 감소된 후에 다시 크기가 증가된다.
다른 실시예에서, 공정은 2개의 대응하는 연마 플레이트 사이의 평행한 또는 거의 평행한 연마 간극(x1+x2)으로 시작하는데, 이 경우 내부 영역(B)에서의 2개의 연마 플레이트(1) 사이의 거리와 외부 영역(A)에서의 2개의 연마 플레이트(1) 사이의 거리의 차이는 0 ㎛ 또는 거의 0 ㎛이고, 이어서 큰 연마 간극(x1+x2)(예, 200 ㎛)을 갖는 연마 방법을 계속하며, 여기서 연마 간극(x1+x2)은 전술한 실시예 중 하나에서와 같이 추후 단계적으로 또는 연속적으로 감소된다.
최종 연마 단계, 즉 최소 연마 간격(x1+x2)을 갖는 단계는 총 연마 시간의 적어도 10%를 구성해야 하며, 여기서 작은 연마 간극(x1+x2)은 바람직하게는 120 ㎛ 내지 70 ㎛, 특히 바람직하게는 110 ㎛ 내지 80 ㎛이다.
비교적 작은 연마 간극(x1+x2)을 갖는 연마 단계는 대략 110-150 g/cm2의 비교적 낮은 연마 압력으로 수행될 수 있다.
비교적 큰 연마 간극(x1+x2)을 갖는 제거 단계는 예를 들어 150-200 g/cm2의 연마 압력으로 수행되어야 한다.
일 실시예에서, 연마 압력은 연마 간극(x1+x2)과 유사하게 조절된다.
본 방법의 일 실시예에서, 연마 단계는 지속 시간에 따라 가변적이다. 바람직하게, 이 연마 단계는 끝에서 두 번째 연마 단계이다.
일 실시예에서, 반도체 웨이퍼의 현장(in-situ) 두께 측정이 제공된다. 연마 장치에서 현장 두께 측정에 적절한 센서가 공지되어 있다.
일 실시예에서, 현장 두께 측정이 수행되며, 그 측정 결과는 연마 단계, 특히 큰 연마 간극(x1+x2)을 갖는 제거 단계(들) 또는 그 중 하나를 일시적으로 변화시키기 위해 사용된다. 시간 변동 연마 단계가 적용되어, 예컨대, 반도체 웨이퍼가 공정의 말미에 원하는 목표 두께를 가지는 방식으로 지속 시간과 관련하여 연장되거나 단축된다.
최종의 형상-최적화 연마 단계도 역시 지속 시간에 따라 변할 수 있으며, 이 지속 시간은 공정 중에 반도체 웨이퍼의 현장 두께 측정의 결과에 의존한다. 최종 연마 단계는 원하는 반도체 웨이퍼 두께에 도달하는 데 필요한 시간만큼 연장되거나 단축될 수 있다.
추가의 처리 공정으로서, 예를 들어 DE 10 2008 045 534 B4로부터 공지된 바와 같이, 반도체 웨이퍼의 전면만의 화학적 기계적 연마(소위 CMP)가 고려된다. 이 경우, 반도체 웨이퍼는 캐리어에 의해 연마 패드(연마 플레이트 상에 위치될 수 있음) 상으로 가압된 후 압력 하에서 일반적으로 회전 방식으로 이동된다. 이어서, 적절한 연마제 또는 연마제 슬러리를 사용하여 반도체 웨이퍼의 전면이 연마된다. 전면의 CMP는 하나 이상의 단계로 수행될 수 있다. CMP는 (반도체 재료의 상당한 제거 없이) 하나 이상의 평탄화 단계를 포함한다.
적절한 경우, CMP에 후속하여, 층이 반도체 웨이퍼의 CMP 연마된 전면 상에 에피택셜하게 증착되는 코팅 공정이 이어진다. 이 단계는 기상 증착(화학적 기상 증착, CVD)에 의해 반도체 웨이퍼의 전면 상에 에피택셜 층을 증착하는 것을 포함한다. 표준 압력(대기압) 하에서 단일 웨이퍼 반응기에서 수행되는 CVD가 특히 적절하다. 특허 명세서 US 5355831 A는 예로서 간주될 수 있는 이러한 방법의 전형적인 방법 파라미터를 공개한다.
앞서 제시된 바와 같은 본 발명에 따른 방법의 실시예와 관련하여 특정된 특징은 본 발명의 실시예로서 개별적으로 또는 조합하여 실현될 수 있다. 또한, 이들은 독립적으로 보호 가능한 유리한 실시예를 기술할 수 있다.
연마 간극이란 용어와 본 발명에 따른 방법의 일부 실시예가 도면을 참조로 이하에 설명된다.
도면
도 1은 연마 간극의 크기를 예시한다. 상부 연마 플레이트(11) 및 하부 연마 플레이트(12)가 예시되어 있으며, 상부 연마 플레이트(11)의 연마 패드(21)는 내부 엣지(B)에서보다 외부 엣지(A)에서 더 두껍다. 대조적으로, 하부 연마 플레이트(12)의 연마 패드(22)는 외부 엣지(A) 및 내부 엣지(B)에서 동일한 두께를 가진다. 변형된 연마 플레이트(11 및 12)와 관련하여, 이로부터 크기(x1+x2)를 갖는 연마 간극이 얻어진다.
도 2는 연마 공정의 종료까지의 시간에 따른 방법의 일 실시예에 따른 연마 간극(x1+x2)의 변화를 예시한다. 연마 간극(x1+x2)은 처음에 일정하고, 특정 시점에서 감소된 다음, 공정이 종료 시까지 다시 한 번 일정하게 유지되는 2-단계 방법이 포함된다.
도 3은 연마 공정의 종료까지의 시간에 따른 본 방법의 다른 실시예에 따른 연마 간극(x1+x2)의 변화를 예시한다. 연마 간극이 시간 내 3개 시점에서 감소되고, 이러한 시점 전후에 각각의 경우에 연마 간극이 일정하게 유지되는 다단계 방법이 포함된다. 공정은 각각 일정한 연마 간극을 갖는 4개의 단계를 포함한다.
도 4는 연마 공정의 종료까지의 시간에 따른 본 방법의 다른 실시예에 따른 연마 간극의 변화를 예시한다. 이것은 연속 가변 변이가 없는 연속 방법이다. 이 방법은 연마 간극이 연속적으로 감소되는 다양한 연마 단계를 포함한다. 공정의 종료 측에서, 연마 간극이 일정하게 유지되는 연마 단계가 제공된다.
도 5는 연마 공정의 종료까지의 시간에 따른 본 방법의 다른 실시예에 따른 연마 간극의 변화를 예시한다. 이것은 다시 연속 가변 변이가 없는 연속적인 방법이다. 상기 방법은 연마 간극이 연속적으로 감소되는 하나의 연마 단계만을 포함한다.
도 6은 연마 공정의 종료까지의 시간에 따른 본 방법의 다른 실시예에 따른 연마 간극의 변화를 예시한다. 이것은 초기에 0 ㎛의 연마 간극으로 시작하는 다단계 방법이다.
도 7은 연마 공정의 종료까지의 시간에 따른 본 방법의 다른 실시예에 따른 연마 간극의 변화를 예시한다. 상기 방법은 각각의 경우에 복수의 단계를 통해 더 작은 크기의 연마 간극을 갖는 단계로 통과하기 위해 각각의 경우 더 큰 연마 간극으로 시작하며, 각각의 연마 단계에서 각각의 경우에 연마 간극은 각각의 연마 단계 내에서 다시 증가되고, 다음 단계에서 연마 간극은 먼저 크기가 감소된 후 다시 크기가 증가된다. 다음 단계에서, 연마 간극은 다시 크기가 감소된 후 이 단계 내에서 크기가 증가된다.
예시적인 실시예에 대한 상기 설명은 예로서 이해되어야 한다. 따라서, 본 개시 내용은 먼저 당업자가 본 발명 및 그와 관련된 장점을 이해할 수 있게 하고, 둘째 당업자의 이해 내에서 설명된 구조 및 방법의 자명한 변경 및 수정을 포함한다. 그러므로, 이러한 모든 변경 및 수정 및 균등물은 청구범위의 보호 범위에 의해 커버되도록 의도된다.
1 연마 플레이트
11 상부 연마 플레이트
12 하부 연마 플레이트
2 연마 패드
21 상부 연마 패드
22 하부 연마 패드
A 연마 플레이트/연마 패드의 외부 엣지/영역
B 연마 플레이트/연마 패드의 내부 엣지/영역
x1 상부 연마 간극
x2 하부 연마 간극

Claims (18)

  1. 각각 연마 패드(21, 22)로 덮인 상부 연마 플레이트(11)와 하부 연마 플레이트(12) 사이에서, 전면과 후면의 양면에서 동시에 연마되는 반도체 웨이퍼를 연마하는 방법으로서, 상기 연마 패드(21, 22)의 내부 엣지(B) 및 외부 엣지(A)에서 상기 반도체 웨이퍼와 접촉하는 상부 연마 패드(21)의 표면과 하부 연마 패드(22)의 표면 사이의 거리 차이에 대응하는 연마 간극(x1+x2)은 연마 방법 중에 단계적으로 또는 연속적으로 가변적으로 크기가 변화되는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    2-단계 방법
    을 포함하고, 상기 2-단계 방법의 시작 시 제1 단계는 더 큰 연마 간극(x1+x2)을 가지며, 상기 2-단계 방법의 말미에서의 제2 단계는 더 작은 연마 간극(x1+x2)을 가지는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    다단계 방법
    을 포함하고, 상기 연마 간극(x1+x2)은 단계적으로 그 크기가 감소되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    적어도 2개의 연마 단계
    를 포함하고, 제2 연마 단계에서의 연마 간극(x1+x2)은 제1 연마 단계에서의 연마 간극(x1+x2)의 25% 내지 75%인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 연마 간극(x1+x2)은 연속적으로 가변적으로 크기가 감소되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 제1 연마 단계에서, 상기 연마 간극(x1+x2)은 그 크기가 연속적으로 가변적으로 감소되며, 이후 상기 연마 간극(x1+x2)의 감소가 종료되고, 이어서 상기 연마 간극(x1+x2)은 공정의 종료 시까지 일정하게 유지되는 것을 특징으로 하는 방법.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 공정의 시작 시 상기 공정은 0 또는 거의 0인 평행한 또는 거의 평행한 연마 간극(x1+x2)으로 시작한 후 연마 간극(x1+x2)을 특정 크기로 증가시키고, 이어서 상기 연마 간극의 크기를 단계적으로 또는 연속적으로 가변적으로 감소시키는 것을 특징으로 하는 방법.
  8. 제1항 내지 제7항 중 어느 하나의 항에 있어서,
    복수의 연마 단계
    를 포함하고, 최종 연마 단계는 최소 연마 간극(x1+x2)을 가지며 총 연마 시간의 적어도 10%를 구성하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 최종 연마 단계에서 상기 연마 간극(x1+x2)은 50-110 ㎛인 것을 특징으로 하는 방법.
  10. 제8항 또는 제9항에 있어서, 상기 최종 연마 단계에서 연마 압력은 110-150 g/cm2인 것을 특징으로 하는 방법.
  11. 제1항 내지 제10항 중 어느 하나의 항에 있어서, 상기 연마 압력은 연마 방법 중에 단계적으로 또는 연속적으로 가변적으로 그 크기가 변화되는 것을 특징으로 하는 방법.
  12. 제1항 내지 제11항 중 어느 하나의 항에 있어서,
    복수의 연마 단계
    를 포함하고, 상기 방법은 총 연마 시간의 최대 90%를 구성하는 적어도 하나의 연마 단계 중에 130-220 ㎛의 연마 간극(x1+x2)으로 수행되는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 적어도 하나의 연마 단계에서 연마 압력은 150-200 g/cm2인 것을 특징으로 하는 방법.
  14. 제1항 내지 제13항 중 어느 하나의 항에 있어서,
    적어도 2개의 연마 단계
    를 포함하고, 적어도 하나의 연마 단계의 지속 시간은 가변적인 것을 특징으로 하는 방법.
  15. 제1항 내지 제14항 중 어느 하나의 항에 있어서, 반도체 웨이퍼의 양면 연마 중에 상기 반도체 웨이퍼의 두께의 측정이 수행되는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 두께의 측정의 결과는 가변 지속 시간을 갖는 연마 단계의 지속 시간을 규정하기 위해 사용되는 것을 특징으로 하는 방법.
  17. 제1항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 반도체 웨이퍼의 전면(前面)의 CMP 연마
    를 더 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서,
    상기 반도체 웨이퍼의 CMP 연마된 전면의 에피택셜 코팅
    을 더 포함하는 것을 특징으로 하는 방법.
KR1020207025534A 2018-02-09 2019-02-05 반도체 웨이퍼의 연마 방법 KR102480184B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018202059.0 2018-02-09
DE102018202059.0A DE102018202059A1 (de) 2018-02-09 2018-02-09 Verfahren zum Polieren einer Halbleiterscheibe
PCT/EP2019/052729 WO2019154790A1 (de) 2018-02-09 2019-02-05 Verfahren zum polieren einer halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20200116155A true KR20200116155A (ko) 2020-10-08
KR102480184B1 KR102480184B1 (ko) 2022-12-21

Family

ID=65411852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207025534A KR102480184B1 (ko) 2018-02-09 2019-02-05 반도체 웨이퍼의 연마 방법

Country Status (8)

Country Link
US (1) US20220080549A1 (ko)
JP (1) JP7159329B2 (ko)
KR (1) KR102480184B1 (ko)
CN (1) CN111683792B (ko)
DE (1) DE102018202059A1 (ko)
SG (1) SG11202007538QA (ko)
TW (1) TWI713103B (ko)
WO (1) WO2019154790A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法
CN113611593A (zh) * 2021-08-02 2021-11-05 中国电子科技集团公司第四十六研究所 一种超薄锗片翘曲形貌的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080085684A (ko) * 2007-03-19 2008-09-24 실트로닉 아게 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법
KR20140071896A (ko) * 2012-12-04 2014-06-12 실트로닉 아게 반도체 웨이퍼 연마 방법
JP2015005702A (ja) * 2013-06-24 2015-01-08 昭和電工株式会社 ＳｉＣ基板の製造方法
KR20150098623A (ko) * 2012-12-18 2015-08-28 썬에디슨 세미컨덕터 리미티드 압판 평행관계가 제어되는 양면 연마기
JP2017113816A (ja) * 2015-12-22 2017-06-29 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
DE4119531A1 (de) 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JP2593054B2 (ja) * 1994-06-30 1997-03-19 穣一 高田 研磨装置
EP1118429B1 (en) * 1999-05-07 2007-10-24 Shin-Etsu Handotai Co., Ltd Method and device for simultaneously grinding double surfaces, and method and device for simultaneously lapping double surfaces
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
DE102004040429B4 (de) * 2004-08-20 2009-12-17 Peter Wolters Gmbh Doppelseiten-Poliermaschine
DE102006037490B4 (de) 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
JP2009039827A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd 研磨装置、基板及び電子機器の製造方法
DE102008045534B4 (de) 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102008056276A1 (de) * 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
DE102009024125B4 (de) * 2009-06-06 2023-07-27 Lapmaster Wolters Gmbh Verfahren zum Bearbeiten von flachen Werkstücken
DE102009052070A1 (de) * 2009-11-05 2011-05-12 Peter Wolters Gmbh Vorrichtung und Verfahren zur Doppelseitenbearbeitung flacher Werkstücke
JP5504901B2 (ja) 2010-01-13 2014-05-28 株式会社Ｓｕｍｃｏ 研磨パッドの形状修正方法
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
DE102011078265B3 (de) 2011-06-29 2012-06-21 Bayerische Motoren Werke Aktiengesellschaft Fahrzeug mit einem als tragende Strukturkomponente ausgebildeten Gehäuse eines elektrischen Energiespeichers
DE102011082777A1 (de) * 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN202684651U (zh) * 2012-08-24 2013-01-23 广东工业大学 一种集群磁流变-化学机械复合抛光装置
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
CN104710939B (zh) * 2013-12-11 2017-08-25 中国航空工业第六一八研究所 一种改善光学零件边缘面形的加工方法及复合磨粒抛光液
JP6015683B2 (ja) * 2014-01-29 2016-10-26 信越半導体株式会社 ワークの加工装置およびワークの加工方法
EP3061565B1 (de) * 2015-02-24 2020-11-25 OFFICINA MECCANICA DOMASO S.p.A. Justiervorrichtung für eine Schleifmaschine
JP6222171B2 (ja) * 2015-06-22 2017-11-01 信越半導体株式会社 定寸装置、研磨装置、及び研磨方法
DE102016102223A1 (de) * 2016-02-09 2017-08-10 Lapmaster Wolters Gmbh Doppel- oder Einseiten-Bearbeitungsmaschine und Verfahren zum Betreiben einer Doppel- oder Einseiten-Bearbeitungsmaschine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080085684A (ko) * 2007-03-19 2008-09-24 실트로닉 아게 복수 개의 반도체 웨이퍼의 양면 동시 연마 방법
KR20140071896A (ko) * 2012-12-04 2014-06-12 실트로닉 아게 반도체 웨이퍼 연마 방법
KR20150098623A (ko) * 2012-12-18 2015-08-28 썬에디슨 세미컨덕터 리미티드 압판 평행관계가 제어되는 양면 연마기
JP2015005702A (ja) * 2013-06-24 2015-01-08 昭和電工株式会社 ＳｉＣ基板の製造方法
JP2017113816A (ja) * 2015-12-22 2017-06-29 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
WO2019154790A1 (de) 2019-08-15
TWI713103B (zh) 2020-12-11
JP7159329B2 (ja) 2022-10-24
CN111683792A (zh) 2020-09-18
TW201935548A (zh) 2019-09-01
SG11202007538QA (en) 2020-09-29
US20220080549A1 (en) 2022-03-17
DE102018202059A1 (de) 2019-08-14
KR102480184B1 (ko) 2022-12-21
JP2021513225A (ja) 2021-05-20
CN111683792B (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
US7250368B2 (en) Semiconductor wafer manufacturing method and wafer
US6884154B2 (en) Method for apparatus for polishing outer peripheral chamfered part of wafer
US5899745A (en) Method of chemical mechanical polishing (CMP) using an underpad with different compression regions and polishing pad therefor
EP1261020A1 (en) Wafer manufacturing method, polishing apparatus, and wafer
KR101627897B1 (ko) 반도체 웨이퍼 연마 방법
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
KR101124036B1 (ko) 반도체 웨이퍼 제조 방법 및 반도체 웨이퍼 처리 방법
US7695347B2 (en) Method and pad for polishing wafer
SG173290A1 (en) Method for producing a semiconductor wafer
US6284658B1 (en) Manufacturing process for semiconductor wafer
KR102480184B1 (ko) 반도체 웨이퍼의 연마 방법
US11355346B2 (en) Methods for processing semiconductor wafers having a polycrystalline finish
WO2005070619A1 (ja) ウエーハの研削方法及びウエーハ
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
US6358117B1 (en) Processing method for a wafer
CN114667594A (zh) 晶片的研磨方法及硅晶片

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
GRNT Written decision to grant