CN111683792B - 抛光半导体晶片的方法 - Google Patents

抛光半导体晶片的方法 Download PDF

Info

Publication number
CN111683792B
CN111683792B CN201980011767.5A CN201980011767A CN111683792B CN 111683792 B CN111683792 B CN 111683792B CN 201980011767 A CN201980011767 A CN 201980011767A CN 111683792 B CN111683792 B CN 111683792B
Authority
CN
China
Prior art keywords
polishing
gap
semiconductor wafer
pad
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980011767.5A
Other languages
English (en)
Other versions
CN111683792A (zh
Inventor
A·海尔迈尔
V·杜奇克
L·米斯图尔
T·奥尔布里希
D·迈尔
V·吴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN111683792A publication Critical patent/CN111683792A/zh
Application granted granted Critical
Publication of CN111683792B publication Critical patent/CN111683792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一种抛光半导体晶片的方法，该半导体晶片在分别覆盖有抛光垫(21、22)的上抛光板(11)和下抛光板(12)之间的正面和背面的两面上被同时抛光，其中抛光间隙(x1+x2)在抛光方法期间其尺寸分阶段变化或连续可变，所述抛光间隙对应于在抛光垫(21、22)的内边缘(B)处和外边缘(A)处与所述半导体晶片接触的上抛光垫(21)和下抛光垫(22)的那些表面之间的相应距离之差。

Description

抛光半导体晶片的方法
本发明涉及一种抛光半导体晶片的方法。
由半导体材料的单晶锯切而成的晶片通常在各种工作步骤中被平面化：
a.机械处理(精研、研磨)
b.化学处理(碱性或酸性蚀刻)
c.化学机械处理：使用软抛光垫(CMP)进行单面抛光、双面抛光(DSP)和单面无雾或镜面抛光。
半导体晶片的机械处理主要用于半导体晶片的整体调平，并且还用于去除由先前的分离过程引起的晶体损坏的表面层和处理痕迹(锯切槽、切口痕迹)。
在蚀刻的情况下，从半导体晶片的表面化学地去除污染物和/或天然氧化物。
半导体晶片表面的最终平滑化是最终通过化学机械抛光实现的。
本发明涉及双面抛光(DSP)，一种选自自化学机械处理步骤的方法。
根据专利说明书EP 0208315 B1中描述的实施方案，在抛光剂的存在下，在由机器和工艺参数预定的路径上，在由金属或塑料构成的承载板中的具有适当尺寸切口的半导体晶片在覆盖有抛光垫的两个旋转抛光板之间移动(工作间隙形成在抛光板之间)，并由此被抛光。
DE 10 2013 201 663 A1公开了一种用于双面抛光的方法，其中通过处理抛光垫而设定的目标工作间隙来获得所需的晶片几何形状，上下抛光垫之间的距离在内部区域中比外部区域中大。
此外，DE 10 2006 037 490 B4公开了一种独立于机械制备的间隙来设置抛光间隙的设备。这使得可能能够以连续可变的方式设置上抛光板的凸度或凹度。
根据DE 11 2013 006 059 T5，通过波纹管基于晶片的平整度来调整工作间隙(测量已处理的晶片)。
根据DE 10 2010 024 040 A1，两个抛光板之一的形状被机械或热变形以实现最佳工作间隙。
现有技术中提出的解决方案旨在优化半导体晶片的几何形状。为此，为抛光工艺设置合适的工作间隙。
一个问题在于以下事实：选择几何形状优化的工作间隙通常与低去除率相关联，并因此与低生产率相关联。
本发明的目的是改进现有技术，特别是在抛光半导体晶片期间实现优化的几何形状，并同时实现高去除率。
本发明涉及一种抛光半导体晶片的方法，该半导体晶片在分别覆盖有抛光垫(21、22)的上抛光板(11)和下抛光板(12)之间的正面和背面的两面上被同时抛光，其中抛光间隙(x1+x2)在抛光方法期间其尺寸逐步变化或连续可变，所述抛光间隙对应于在抛光垫(21、22)的内边缘(B)处和外边缘(A)处与所述半导体晶片接触的上抛光垫(21)和下抛光垫(22)的那些表面之间的相应距离之差。
该方法的实施方案可以从以下描述、附图和附属权利要求中获得。
附图说明
图1示出了两个覆盖有抛光垫的抛光板，以及抛光间隙。
图2-7在每种情况下示出了根据该方法的优选实施方案的抛光间隙在直到抛光工艺结束的时间内的变化。
所使用附图标记列表
1 抛光板
11 上抛光板
12 下抛光板
2 抛光垫
21 上抛光垫
22 下抛光垫
A 外边缘/抛光板的区域/抛光垫
B 内边缘/抛光板的区域/抛光垫
x1 上抛光间隙
x2 下抛光间隙
优选地，上抛光垫21和下抛光垫22之间的距离在内部区域B中比在外部区域A中大。该实施方案在图1示出。内边缘A处和外边缘B处的两个距离之间的差或者上抛光间隙x1和下抛光间隙x2之和产生了抛光间隙x1+x2。在这种情况下，工作间隙具有楔形的形状。
同样，在内部区域B中上抛光垫21和下抛光垫22之间的距离在大小上可以与在外部区域A中几乎相等。在这种情况下，抛光间隙x1+x2非常小，接近于零。在该方法的一个实施方案中，抛光道次以较小的抛光间隙x1+x2(几乎平行的工作间隙，即抛光垫表面几乎平行)开始，以便在工艺开始时将上抛光板11尽可能平行地放置下抛光板22上，并因此避免晶片破裂并缓慢地开始该工艺。在短斜坡期间，抛光间隙x1+x2然后增加到更大值。
对于本发明而言必要的是，抛光间隙x1+x2在抛光期间是变化的，该抛光间隙被定义为在内部区域B中的和外部区域A中的上抛光垫21和下抛光垫22之间的距离之差。这可以在一个或多个阶段中进行，或者连续进行，也就是说连续可变地进行。
根据本发明的方法基于以下观察：相对小的抛光间隙x1+x2是良好的晶片几何形状(例如，GBIR、ESFQR)所需要的，但是这导致相对小的去除率，而相对大的抛光间隙x1+x2具有相对大的去除率，但会导致较差的几何形状。
在一个实施方案中，本发明提供了以大抛光间隙x1+x2或者在以小抛光间隙x1+x2缓慢开始之后过渡到大抛光间隙x1+x2开始该工艺，其中在接近工艺结束设定小抛光间隙x1+x2。具有小去除率的最后抛光步骤用于优化几何形状，而先前的抛光步骤则以高去除率进行。为了确保半导体晶片的所需几何形状，具有小抛光间隙的抛光步骤是必要的。
可以通过抛光板1的变形来设定抛光间隙x1+x2。在工艺开始之前，如果合适，对抛光垫2进行处理(修整)，其中修整后的抛光垫2的形状同样对抛光间隙x1+x2有贡献。因此，抛光板和抛光垫几何形状的组合导致工作间隙的几何形状以及抛光间隙x1+x2(作为内部和外部区域处的距离之差)。
在本发明的一个实施方案中，在半导体晶片的双面抛光之前，在以此方式固定在抛光板1上的抛光垫2之间进行所谓的垫修整。在这种情况下，在抛光工艺之前，将胶着地粘结在抛光板1上的抛光垫2适配于抛光机的各个独立的抛光板形状。相应的方法原则上从现有技术中已知，并且描述在例如文献EP 2 345 505 A2或US 6,682,405 B2中。垫修整是有利的，因为抛光板1通常可具有高达±50μm的局部平整度差。其用于通过机械处理通过合适的工具(通常包括金刚石磨料体)位于抛光板1上的抛光垫2来设定期望的抛光垫几何形状，并因此设定期望的初始工作间隙几何形状，以及抛光垫2的垫表面的期望性质。
本发明涉及同时抛光至少一个半导体晶片的正面和背面(DSP)，其中半导体材料是化合物半导体(例如优选为砷化镓)，或元素半导体(诸如主要为硅，但还有锗)，或其层结构。
DSP抛光垫2通常是环形的，其中用于抛光机机构的圆形切口(诸如用于旋转驱动器的旋转轴)位于抛光垫表面的中心。
在DSP期间，通常会发生晶片边缘的不期望圆整(边缘滚落，ERO)。导致差的边缘几何形状的这种圆整尤其取决于在抛光期间半导体晶片沉入上抛光垫21、下抛光垫22或两个抛光垫2多少距离。由于半导体晶片沉入抛光垫2中，作用在边缘上的材料去除力高于作用在表面其余部分上的材料去除力。
为了最小化或完全避免在抛光期间半导体晶片沉入抛光垫2中，在根据本发明的方法中优选使用具有高的垫硬度和低的垫压缩率的抛光垫2。
优选地，硬抛光垫2具有优选为80-100°的根据肖氏A的硬度。一种合适的可商购的抛光垫2是例如来自Nitta Haas Inc的EXTERIONTMSM11D，其具有根据JIS-A为85°的硬度。来自Nitta Haas Inc的MH-S24A型垫是特定的，例如具有高达86JIS-A(JIS K 6253A)的硬度，其中根据JIS-A的硬度对应于根据肖氏A的硬度。
除非另有说明，否则所有参数都是在周围大气的压力(即大约1000hPa)下和50％的相对空气湿度下测定的。
根据肖氏A的硬度是根据DIN EN ISO 868测定的。使用A型硬度计(硬度测试设备Zwick 3130)。硬化钢棒的尖端压入材料中。压痕深度在0-100的刻度上测量。钢销具有截头圆锥的几何形状。在每种情况下进行五次测量，并指示出其中值。测量时间为15秒；将待测试的材料在标准条件(23℃，50％空气湿度)下存储1小时。硬度计的压入重量为12.5N±0.5。
优选地，具有低压缩率的抛光垫2具有0.2％至小于3％的压缩率。特别优选地，抛光垫2的压缩率小于2.5％。非常特别优选地，抛光垫2的压缩率小于2.0％。
材料的压缩率描述了需要在所有侧面进行什么压力变化来引起特定体积变化。类似于JIS L-1096(织造织物的测试方法)来计算压缩率。
在将规定的压力(例如300g/cm2)施加到垫表面后，在一分钟后测量垫厚度T1。然后，将压力增加到第一压力的6倍，这里为1800g/cm2，并在一分钟后测量垫厚度T2。根据值T1和T2，使用公式压缩率[％]＝(T1-T2)/T1 x 100计算出抛光垫的压缩率。
泡沫抛光垫2(泡沫垫)和具有纤维结构的抛光垫2(非织造垫)都适合作为具有高的垫硬度和低的垫压缩率的抛光垫2。
优选地，抛光垫2具有多孔基质。优选地，抛光垫2由热塑性或可热固化的聚合物构成并且具有多孔基质(泡沫垫)。
作为材料，优选考虑多种材料，例如聚氨酯、聚碳酸酯、聚酰胺、聚丙烯酸酯、聚酯等。
优选地，抛光垫2由固体微孔聚氨酯构成。
还优选使用由泡沫板或浸渍有聚合物的毡或纤维基质组成的抛光垫2(非织造垫)。
在根据本发明的方法中，抛光垫2的厚度优选在0.5至1.3mm的范围内，特别优选在0.5至0.9mm的范围内。
为了抛光的目的，将半导体晶片放置在载体板的适当尺寸的切口中。优选地，在抛光期间，将液体供给到形成在抛光垫2的工作层之间的工作间隙中。所述液体优选是抛光剂浆液。特别优选地使用胶状分散的二氧化硅(如果合适的话)与添加剂例如碳酸钠(Na2CO3)、碳酸钾(K2CO3)、氢氧化钠(NaOH)、氢氧化钾(KOH)、氢氧化铵(NH4OH)、四甲基氢氧化铵(TMAH)作为抛光剂浆液。
两个相应的抛光板1(分别覆盖有抛光垫2)之间的抛光间隙x1+x2在0μm和220μm之间。
在根据本发明的方法中，抛光间隙x1+x2的不同距离(高度)是通过两个抛光板1中的至少一个的变形来实现的。因此，双面抛光机优选适用于根据本发明的方法，其中在抛光期间两个抛光板11、12中的至少一个可以以目标方式变形。
在一个实施方案中，该方法包括具有尺寸为130μm至220μm的大抛光间隙x1+x2的抛光步骤和具有尺寸为50μm-110μm的小抛光间隙x1+x2的抛光步骤。
工作间隙可以是线性和非线性(凸形或凹形)配置。
抛光间隙x1+x2是由两个相应抛光板1的上抛光垫21和下抛光垫22的表面之间在工作间隙的内抛光板边缘B处的距离和两个相应抛光板1的上抛光垫21和下抛光垫22的表面之间在工作间隙的外抛光板边缘A处的距离之差形成的，其中抛光板1的中心具有形成内抛光板边缘B的圆形切口(用于旋转驱动器的旋转轴)。
在使用具有低压缩率的硬抛光垫对半导体晶片进行同时双面抛光期间，优选实现每面小于或等于15μm的表面去除，其中在这方面特别优选的是优选4μm至10μm的范围。
与已知的DSP工艺相比，该方法具有提高的经济可行性，因为产生总体上明显更高的去除率，其中实现了所需的半导体晶片几何形状。
在该方法的一个实施方案中，小抛光间隙x1+x2与大抛光间隙x1+x2的比率优选为1:4至3:4。
换句话说：如果大抛光间隙x1+x2为100％，则小抛光间隙x1+x2优选为25％至75％。
大抛光间隙x1+x2优选为150至220μm，特别优选为150至190μm，而小抛光间隙x1+x2优选为0至130μm、70-120μm，特别优选为50至110μm。
在一个实施方案中，由于以下事实而涉及两阶段方法：第一阶段在方法开始时具有较大的抛光间隙x1+x2，第二阶段在方法结束时具有较小的抛光间隙x1+x2，其中第一步骤优选持续80-90％的抛光时间，第二步骤优选持续10-20％的抛光时间，其中抛光间隙x1+x2从第一阶段到最后阶段在尺寸上减小优选60％到20％。
具有大抛光间隙x1+x2的抛光步骤旨在持续尽可能长的时间，以实现尽可能高的去除率。然而，具有小抛光间隙x1+x2的阶段必须足够长，以确保良好的几何形状。
在一个实施方案中，由于以下事实而涉及多阶段方法：第一阶段在方法开始时具有大抛光间隙x1+x2，而在其他阶段中在方法结束时具有越来越小的抛光间隙x1+x2，其中在多阶段方法中，相对于先前较大的抛光间隙x1+x2，以100％开始的抛光间隙x1+x2的减小优选在前一抛光间隙x1+x2的10％至40的范围内。
举例来说，初始抛光间隙x1+x2为100％，并且在下一抛光阶段，抛光间隙x1+x2具有第一抛光间隙x1+x2的75％，因此减小了25％，或者在下一抛光阶段，抛光间隙x1+x2具有第一抛光间隙x1+x2大小的60％，因此总共减少了40％。
举例来说，抛光间隙x1+x2最初可以是200μm。在第一阶段，抛光间隙x1+x2减小了10％达到180。在进一步的阶段中，抛光间隙减少了33％达到120。在最后阶段，抛光间隙x1+x2减小了16.7％达到100。
在一个实施方案中，在四阶段抛光方法中，具有大抛光间隙x1+x2的前三个阶段总共占抛光时间的80-90％，而具有最小的抛光间隙x1+x2的最后阶段优选地占抛光时间的10-20％。原则上，前三个阶段可以各自占用不同的抛光时间；在这方面，例如第一阶段也可以达到总抛光时间的40％，第二阶段为30％，第三阶段为20％，最后阶段为10％。
如果在第一阶段中抛光间隙x1+x2的尺寸为100％，则在随后的抛光阶段中，优选在第二阶段中抛光间隙的尺寸为最大抛光间隙100％的初始大小的75％，在第三阶段中抛光间隙x1+x2优选为100％的初始大小的60％，并且在最后阶段中抛光间隙x1+x2的尺寸优选为100％的初始大小的50％，其中在各个阶段中抛光间隙x1+x2的尺寸优选可以彼此取不同的值。
在一个实施方案中，在第一步中，抛光间隙x1+x2连续减小。在第二步开始时，结束抛光间隙x1+x2的连续减小，并且在机器在此时间点具有抛光间隙x1+x2的情况下该抛光方法继续特定的持续时间，并最终结束。如果抛光间隙x1+x2开始于100％，并且结束于初始抛光间隙x1+x2的50％，则抛光间隙x1+x2连续减小(例如从200μm到100μm)持续总抛光时间的80-90％的时间段。在总抛光时间的10-20％的时间段内，在最后一步中，以50％的初始抛光间隙x1+x2(100μm)进行抛光。
抛光间隙x1+x2的大小的减小率可优选线性地或非线性地达到总抛光时间的优选80-90％，其中最后的抛光步骤还可优选地形成单个阶段，其优选地达到总抛光时间的10-20％。
在进一个实施方案中，该方法以较高的抛光间隙x1+x2开始，以便在每种情况下通过多个阶段到达具有较小大小的抛光间隙x1+x2的阶段，其中在每种情况下在每个抛光阶段中，抛光间隙x1+x2在相应阶段内再次增大，其中在相应的下一阶段中抛光间隙x1+x2首先在大小上减小，以然后在大小上再次增大。
在另一实施方案中，该工艺以两个相应的抛光板之间的平行或几乎平行的抛光间隙x1+x2开始，在这种情况下，内部区域B中的两个抛光板1之间的距离与外部区域A中的两个抛光板1之间的距离之差等于或几乎为0μm，以便然后以大抛光间隙x1+x2(例如200μm)继续抛光方法，其中抛光间隙x1+x2随后如上述实施方案之一那样逐步或连续地减小。
最后的抛光步骤，即具有最小抛光间隙x1+x2的步骤，应占总抛光时间的至少10％，其中小抛光间隙x1+x2优选为120μm至70μm，特别是优选为110μm至80μm。
具有相对小抛光间隙x1+x2的抛光步骤可以在大约110-150g/cm2的相对低的抛光压力下进行。
具有相对大的抛光间隙x1+x2的去除步骤应在例如150-200g/cm2的抛光压力下进行。
在一个实施方案中，类似于抛光间隙x1+x2来调节抛光压力。
在该方法的一个实施方案中，抛光步骤在持续时间方面是可变的。优选地，该抛光步骤是倒数第二个抛光步骤。
在一个实施方案中，提供了半导体晶片的原位厚度测量。在抛光机中用于原位厚度测量的合适传感器是已知的。
在一个实施方案中，进行原位厚度测量，其中测量的结果用于临时改变抛光步骤，特别是具有大抛光间隙x1+x2的去除步骤之一。随时间变化的抛光步骤以使得半导体晶片在工艺结束时具有期望的目标厚度的这种方式被适配，即相对于持续时间延长或缩短。
最后的几何形状优化的抛光步骤也可以根据持续时间而变化，其中该持续时间取决于在工艺期间半导体晶片的原位厚度测量的结果。可以通过达到半导体晶片的期望厚度所需的持续时间来延长或缩短最后的抛光步骤。
作为进一步的处理过程，考虑对仅半导体晶片的正面进行化学机械抛光(所谓的CMP)，例如从DE 10 2008 045 534 B4中所已知的。在这种情况下，将半导体晶片通过载体压在抛光垫(其可以位于抛光板上)上，然后通常在压力下以旋转的方式移动。然后通过使用合适的抛光剂或抛光剂浆液来抛光半导体晶片的正面。正面的CMP可以一步或多步进行。CMP涉及一个或多个平滑步骤(无需大量去除半导体材料)。
如果合适，在CMP之后进行涂覆工艺，其中在半导体晶片的CMP抛光的正面上外延地沉积层。该步骤包括通过气相沉积(化学气相沉积，CVD)在半导体晶片的正面上沉积外延层。在单晶片反应器中在标准压力(大气压)下进行的CVD是特别合适的。专利说明书US5355831 A公开了这种方法的典型方法参数，可以将其视为示例。
可以单独地或组合地实现根据以上提出的关于根据本发明的方法的实施方案指定的特征，作为本发明的实施方案。此外，它们可以描述可独立保护的有利实施方案。
下面参照附图解释术语抛光间隙和根据本发明的方法的一些实施方案。
附图
图1示出了抛光间隙的尺寸。示出了上抛光板11和下抛光板12，其中上抛光板11的抛光垫21在外边缘A处比在内边缘B处厚。相反，下抛光板12的抛光垫22在外边缘A和内边缘B处具有相同的厚度。结合变形的抛光板11和12，这得到尺寸为x1+x2的抛光间隙。
图2示出了根据该方法的一个实施方案的抛光间隙x1+x2在直到抛光工艺结束的时间内的变化。涉及两阶段方法，其中抛光间隙x1+x2首先是恒定的，在特定的时间点减小，然后再次保持恒定直到过程结束。
图3示出了根据该方法的进一个实施方案的抛光间隙x1+x2在直到抛光工艺结束的时间内的变化。涉及多阶段方法，其中抛光间隙在三个时间点减小，其中在这些时间点之前和之后的每种情况下使抛光间隙保持恒定。该工艺包括四个阶段，每个阶段具有恒定的抛光间隙。
图4示出了根据该方法的进一个实施方案的抛光间隙在直到抛光工艺结束的时间内的变化。这是连续方法，而没有连续可变的过渡。该方法包括其中抛光间隙连续减小的各种抛光步骤。接近该工艺结束，提供了其中抛光间隙保持恒定的抛光步骤。
图5示出了根据该方法的进一个实施方案的抛光间隙在直到抛光工艺结束的时间内的变化。这再次是连续方法，而没有连续可变的过渡。该方法包括其中抛光间隙连续减小的仅一个抛光步骤。
图6示出了根据该方法的进一个实施方案的抛光间隙在直到抛光工艺结束的时间内的变化。
这是多阶段方法，其最初以0μm的抛光间隙开始。
图7示出了根据该方法的进一个实施方案的抛光间隙在直到抛光工艺结束的时间内的变化。该方法在每种情况下以较高的抛光间隙开始，以便在每种情况下通过多个阶段到达具有较小大小的抛光间隙的阶段，其中在每种情况下在每个抛光阶段中，抛光间隙在相应阶段内再次增大，其中在下一阶段中抛光间隙首先在大小上减小，以然后在大小上再次增大。在下一阶段中，抛光间隙在大小上再次减小，以然后在该阶段内在大小上增大。
示例性实施方案的以上描述应被理解为作为示例。因此，给出的公开内容首先使本领域技术人员能够理解本发明及其相关的优点，其次还包括本领域技术人员的理解范围内的所描述的结构和方法的明显的改变和修改。因此，所有这样的改变和修改以及等同方式都旨在由权利要求的保护范围所覆盖。

Claims (18)

1.一种抛光半导体晶片的方法，所述半导体晶片在分别覆盖有抛光垫(21、22)的上抛光板(11)和下抛光板(12)之间的正面和背面的两面上被同时使用抛光剂浆液抛光，其中抛光间隙(x1+x2)在抛光方法期间其尺寸分阶段变化或连续可变，所述抛光间隙对应于在所述抛光垫(21、22)的内边缘(B)处和外边缘(A)处与所述半导体晶片接触的上抛光垫(21)和下抛光垫(22)的那些表面之间的各距离之差。
2.根据权利要求1所述的方法，其包括两阶段方法，其中该方法开始时的第一阶段具有较大的抛光间隙(x1+x2)，并且该方法结束时的第二阶段具有较小的抛光间隙(x1+x2)。
3.根据权利要求1或权利要求2所述的方法，其包括多阶段方法，其中所述抛光间隙(x1+x2)在其尺寸上分阶段减小。
4.根据权利要求1所述的方法，包括至少两个抛光步骤，其中第二抛光步骤中的所述抛光间隙(x1+x2)是第一抛光步骤中的所述抛光间隙(x1+x2)的25％至75％。
5.根据权利要求1所述的方法，其中所述抛光间隙(x1+x2)在尺寸上连续可变地减小。
6.根据权利要求1所述的方法，其中在第一抛光步骤中，所述抛光间隙(x1+x2)在尺寸上连续可变地减小，然后结束所述抛光间隙(x1+x2)的减小，并且所述抛光间隙(x1+x2)随后保持恒定直到第一抛光步骤结束。
7.根据权利要求1所述的方法，其中在抛光方法开始时，以等于0或几乎为0的平行或几乎平行的抛光间隙(x1+x2)开始，以便然后将所述抛光间隙(x1+x2)增大至特定尺寸，并随后在其尺寸上分阶段或连续可变地减小所述抛光间隙。
8.根据权利要求1或2所述的方法，其包括多个抛光步骤，其中最后的抛光步骤具有最小的抛光间隙(x1+x2)，并且占总抛光时间的至少10％。
9.根据权利要求8所述的方法，其中最后的抛光步骤中的所述抛光间隙(x1+x2)为50-110μm。
10.根据权利要求8所述的方法，其中最后的抛光步骤中的抛光压力为110-150g/cm2。
11.根据权利要求1或2所述的方法，其中在所述抛光方法期间，抛光压力在其大小上分阶段或连续可变地变化。
12.根据权利要求1或2所述的方法，其包括多个抛光步骤，其中在占总抛光时间最多90％的至少一个抛光步骤期间以130-220μm的抛光间隙(x1+x2)进行所述方法。
13.根据权利要求12所述的方法，其中所述至少一个抛光步骤中的抛光压力为150-200g/cm2。
14.根据权利要求1或2所述的方法，其包括至少两个抛光步骤，其中至少一个抛光步骤的持续时间是可变的。
15.根据权利要求1或2所述的方法，其中在半导体晶片的双面抛光期间，进行所述半导体晶片的厚度的测量。
16.根据权利要求15所述的方法，其中厚度测量的结果用于定义具有可变持续时间的抛光步骤的持续时间。
17.根据权利要求1或2所述的方法，其还包括所述半导体晶片的正面的CMP抛光。
18.根据权利要求17所述的方法，其还包括所述半导体晶片的CMP抛光的正面的外延涂覆。
CN201980011767.5A 2018-02-09 2019-02-05 抛光半导体晶片的方法 Active CN111683792B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018202059.0A DE102018202059A1 (de) 2018-02-09 2018-02-09 Verfahren zum Polieren einer Halbleiterscheibe
DE102018202059.0 2018-02-09
PCT/EP2019/052729 WO2019154790A1 (de) 2018-02-09 2019-02-05 Verfahren zum polieren einer halbleiterscheibe

Publications (2)

Publication Number Publication Date
CN111683792A CN111683792A (zh) 2020-09-18
CN111683792B true CN111683792B (zh) 2022-08-26

Family

ID=65411852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980011767.5A Active CN111683792B (zh) 2018-02-09 2019-02-05 抛光半导体晶片的方法

Country Status (8)

Country Link
US (1) US20220080549A1 (zh)
JP (1) JP7159329B2 (zh)
KR (1) KR102480184B1 (zh)
CN (1) CN111683792B (zh)
DE (1) DE102018202059A1 (zh)
SG (1) SG11202007538QA (zh)
TW (1) TWI713103B (zh)
WO (1) WO2019154790A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法
CN113611593B (zh) * 2021-08-02 2024-06-14 中国电子科技集团公司第四十六研究所 一种超薄锗片翘曲形貌的控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849368A (en) * 2007-03-19 2008-12-16 Siltronic Ag Method for simultaneous grinding of a plurality of semiconductor wafers
CN101362308A (zh) * 2007-08-09 2009-02-11 富士通株式会社 抛光装置、基板制造方法及电子装置的制造方法
CN102458763A (zh) * 2009-06-06 2012-05-16 彼特沃尔特斯有限公司 用于加工扁平工件的方法
CN202684651U (zh) * 2012-08-24 2013-01-23 广东工业大学 一种集群磁流变-化学机械复合抛光装置
CN103846780A (zh) * 2012-12-04 2014-06-11 硅电子股份公司 抛光半导体晶片的方法
CN105980105A (zh) * 2014-01-29 2016-09-28 信越半导体株式会社 工件的加工装置及工件的加工方法
CN107042432A (zh) * 2016-02-09 2017-08-15 莱玛特·沃尔特斯有限公司 双面或单面加工设备以及用于运行双面或单面加工设备的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
DE4119531A1 (de) 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JP2593054B2 (ja) * 1994-06-30 1997-03-19 穣一 高田 研磨装置
DE60036851T2 (de) * 1999-05-07 2008-08-07 Shin-Etsu Handotai Co., Ltd. Entsprechende verfahren und vorrichtungen zum schleifen und läppen gleichzeitig von doppelseitigen oberflächen
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
DE102004040429B4 (de) * 2004-08-20 2009-12-17 Peter Wolters Gmbh Doppelseiten-Poliermaschine
DE102006037490B4 (de) 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
DE102008045534B4 (de) 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102008056276A1 (de) * 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
DE102009052070A1 (de) * 2009-11-05 2011-05-12 Peter Wolters Gmbh Vorrichtung und Verfahren zur Doppelseitenbearbeitung flacher Werkstücke
JP5504901B2 (ja) 2010-01-13 2014-05-28 株式会社Ｓｕｍｃｏ 研磨パッドの形状修正方法
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
DE102011078265B3 (de) 2011-06-29 2012-06-21 Bayerische Motoren Werke Aktiengesellschaft Fahrzeug mit einem als tragende Strukturkomponente ausgebildeten Gehäuse eines elektrischen Energiespeichers
DE102011082777A1 (de) * 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
WO2014099812A1 (en) 2012-12-18 2014-06-26 Sunedison, Inc. Double side polisher with platen parallelism control
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
CN104710939B (zh) * 2013-12-11 2017-08-25 中国航空工业第六一八研究所 一种改善光学零件边缘面形的加工方法及复合磨粒抛光液
EP3061565B1 (de) * 2015-02-24 2020-11-25 OFFICINA MECCANICA DOMASO S.p.A. Justiervorrichtung für eine Schleifmaschine
JP6222171B2 (ja) * 2015-06-22 2017-11-01 信越半導体株式会社 定寸装置、研磨装置、及び研磨方法
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849368A (en) * 2007-03-19 2008-12-16 Siltronic Ag Method for simultaneous grinding of a plurality of semiconductor wafers
CN101362308A (zh) * 2007-08-09 2009-02-11 富士通株式会社 抛光装置、基板制造方法及电子装置的制造方法
CN102458763A (zh) * 2009-06-06 2012-05-16 彼特沃尔特斯有限公司 用于加工扁平工件的方法
CN202684651U (zh) * 2012-08-24 2013-01-23 广东工业大学 一种集群磁流变-化学机械复合抛光装置
CN103846780A (zh) * 2012-12-04 2014-06-11 硅电子股份公司 抛光半导体晶片的方法
CN105980105A (zh) * 2014-01-29 2016-09-28 信越半导体株式会社 工件的加工装置及工件的加工方法
CN107042432A (zh) * 2016-02-09 2017-08-15 莱玛特·沃尔特斯有限公司 双面或单面加工设备以及用于运行双面或单面加工设备的方法

Also Published As

Publication number Publication date
JP7159329B2 (ja) 2022-10-24
US20220080549A1 (en) 2022-03-17
KR102480184B1 (ko) 2022-12-21
CN111683792A (zh) 2020-09-18
JP2021513225A (ja) 2021-05-20
TWI713103B (zh) 2020-12-11
TW201935548A (zh) 2019-09-01
WO2019154790A1 (de) 2019-08-15
KR20200116155A (ko) 2020-10-08
DE102018202059A1 (de) 2019-08-14
SG11202007538QA (en) 2020-09-29

Similar Documents

Publication Publication Date Title
JP5995825B2 (ja) 少なくとも１つのウエハを研磨する方法
JP6244962B2 (ja) 半導体ウェーハの製造方法
JP5853041B2 (ja) 半導体材料ウェハを研磨するための方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP5061694B2 (ja) 研磨パッドの製造方法及び研磨パッド並びにウエーハの研磨方法
KR20020001839A (ko) 웨이퍼 외주 챔퍼부의 연마방법 및 연마장치
JP4853042B2 (ja) ウェーハおよびその製造方法
CN111683792B (zh) 抛光半导体晶片的方法
US7695347B2 (en) Method and pad for polishing wafer
US11355346B2 (en) Methods for processing semiconductor wafers having a polycrystalline finish
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
KR101248657B1 (ko) 반도체 웨이퍼의 폴리싱 가공 방법
WO2004109787A1 (ja) ウエーハの研磨方法
WO2002090050A1 (fr) Procede et dispositif pour le polissage de plaquette
JP2007035917A (ja) 研磨パッド、シリコンウエハおよび研磨機
KR20220045386A (ko) 가공물의 연마 방법
JP2000202769A (ja) ワ―クの研磨加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant