TWI713103B - 用於拋光半導體晶圓的方法 - Google Patents

用於拋光半導體晶圓的方法 Download PDF

Info

Publication number
TWI713103B
TWI713103B TW108103495A TW108103495A TWI713103B TW I713103 B TWI713103 B TW I713103B TW 108103495 A TW108103495 A TW 108103495A TW 108103495 A TW108103495 A TW 108103495A TW I713103 B TWI713103 B TW I713103B
Authority
TW
Taiwan
Prior art keywords
polishing
gap
semiconductor wafer
stage
pad
Prior art date
Application number
TW108103495A
Other languages
English (en)
Other versions
TW201935548A (zh
Inventor
亞利桑德 海邁爾
弗拉迪米爾 達斯卻克
蘭斯賽克 密司圖
托斯坦 歐布里奇
德克 梅爾
文生 黃
Original Assignee
德商世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商世創電子材料公司 filed Critical 德商世創電子材料公司
Publication of TW201935548A publication Critical patent/TW201935548A/zh
Application granted granted Critical
Publication of TWI713103B publication Critical patent/TWI713103B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一種拋光半導體晶圓的方法，在分別覆蓋有拋光墊（21、22）的上部拋光板（11）和下部拋光板（12）之間，將該半導體晶圓在正面和背面二面上同時拋光，其中拋光間隙（x1 +x2 ）在拋光方法期間分階段地或連續變化地改變其大小，拋光間隙（x1 +x2 ）係對應於上部拋光墊（21）及下部拋光墊（22）與該半導體晶圓接觸之表面之間在該等拋光墊（21、22）的內邊緣（B）處與在外邊緣（A）處的各別距離的差。

Description

用於拋光半導體晶圓的方法
本發明係關於一種拋光半導體晶圓的方法。
由半導體材料單晶鋸成的晶圓通常係在多個工作步驟中平面化： a. 機械加工（研光（lapping）、研磨（grinding）） b. 化學加工（鹼性或酸性蝕刻） c. 化學機械加工：單面拋光、雙面拋光（DSP）、以及使用軟拋光墊的單面無霧（haze-free）或鏡面拋光（CMP）。
半導體晶圓的機械加工主要用於半導體晶圓的全域調平（global leveling），且還用於去除由於先前的分離過程所引起的晶體受損壞的表面層和加工痕跡（鋸槽、切口標記）。
在蝕刻的情況下，從半導體晶圓的表面化學地去除汙染物及／或原生氧化物。
最後，半導體晶圓表面的最終平滑係藉由化學機械拋光來實現。
本發明係關於雙面拋光（DSP），即來自化學機械加工步驟的組的方法。
根據專利說明書EP 0208315 B1中所述的實施態樣，在藉由機器和加工參數預先決定的路徑上存在有拋光劑的情況下，在由金屬或塑膠構成之載板（其具有合適尺寸的切口）中的半導體晶圓係在覆蓋有拋光墊的二個旋轉拋光板（在該等拋光板之間形成有工作間隙）之間移動，並藉此被拋光。
DE 10 2013 201 663 A1揭露一種雙面拋光的方法，其中透過加工拋光墊設定目標工作間隙來實現所需的晶圓幾何形狀，上部拋光墊與下部拋光墊之間的距離在內部區域係大於在外部區域。
另外，DE 10 2006 037 490 B4揭露一種可獨立於機械製備的間隙而用於設置拋光間隙的設備。這是由於以下事實而變得可能：上部拋光板的凸度或凹度能夠以連續變化的方式設定。
根據DE 11 2013 006 059 T5，工作間隙係藉由風箱（bellows）基於晶圓的平整度（測量已經加工的晶圓）進行調節。
根據DE 10 2010 024 040 A1，二個拋光板中的一個的形狀係經機械或熱變形，以便獲得最佳的工作間隙。
先前技術中所提出的解決方案旨在優化半導體晶圓的幾何形狀。為此目的，對拋光製程設定一個適合的工作間隙。
問題在於以下事實：幾何形狀優化的工作間隙之選擇通常係伴隨低去除率相關且因此低產出量（throughout）。
本發明之目的在於改進先前技術，特別是在半導體晶圓拋光期間實現優化的幾何形狀，且同時實現高去除率。
本發明係關於一種拋光半導體晶圓的方法，在分別覆蓋有拋光墊（21、22）的上部拋光板（11）和下部拋光板（12）之間，將該半導體晶圓在正面和背面二面上同時拋光，其中拋光間隙（x1 +x2 ）在拋光方法期間分階段地或連續變化地改變其大小，拋光間隙（x1 +x2 ）係對應於上部拋光墊（21）及下部拋光墊（22）與該半導體晶圓接觸之表面之間在該等拋光墊（21、22）的內邊緣（B）處與在外邊緣（A）處的各別距離的差。
該方法的實施態樣可從以下描述、圖式和申請專利範圍附屬項中獲得。
11:上部拋光板
12:下部拋光板
21:上部拋光墊
22:下部拋光墊
A:拋光板/拋光墊的外邊緣
B:拋光板/拋光墊的內邊緣
x1:上部拋光間隙
x2:下部拋光間隙
第1圖示出覆蓋有拋光墊的二個拋光板以及拋光間隙。
第2圖至第7圖在每種情況下顯示了根據所述方法的較佳實施態樣的拋光間隙直至拋光製程結束時隨時間的變化。
較佳地，上部拋光墊21與下部拋光墊22之間的距離在內邊緣B中係大於在外邊緣A中。此實施態樣係示於第1圖中。外邊緣A與內邊緣B處的二個距離之差或者上部拋光間隙x1與下部拋光間隙x2之總和可得出拋光間隙x1+x2。在這種情況下，工作間隙呈楔形。
同樣地，上部拋光墊21與下部拋光墊22之間在內邊緣B中的距離在大小上可幾乎等於在外邊緣A中的距離。在這種情況下，拋光間隙x1+x2非常小，接近於零。在所述方法的一實施態樣中，拋光製程以較小的拋光間隙x1+x2(幾乎平行的工作間隙，即拋光墊表面幾乎平行)開始，以便在製程開始時，將上部拋光板11盡可能平行地放置至下部拋光板12上，從而避免晶圓破裂，並溫和地開始製程。然後在短斜變(short ramp)期間，將拋光間隙x1+x2增加至更大的值。
對本發明而言至關重要的是拋光間隙x1+x2在拋光期間變化，該拋光間隙x1+x2定義為上部拋光墊21及下部拋光墊22之間在內邊緣B中與在外邊緣A中的距離的差。這可在一個或多個階段中完成，或者連續完成，即連續變化地完成。
根據本發明的方法係基於以下觀察：良好的晶圓幾何形狀(例如 GBIR、ESFQR)需要相對小的拋光間隙x1+x2，但這導致相對小的去除率；而相對大的拋光間隙x1+x2具有相對大的去除率，但造成較差的幾何形狀。
在一實施態樣中，本發明提供以大的拋光間隙x1+x2開始製程，或者在以小的拋光間隙x1+x2平緩開始之後轉變為大的拋光間隙x1+x2，其中接近製程終點時設定小的拋光間隙x1+x2。具有小的去除率的最終拋光步驟係用於優化幾何形狀，而先前拋光步驟係以高的去除率進行。為了確保半導體晶圓所需的幾何形狀，具有小拋光間隙的拋光步驟是必要的。
拋光間隙x1+x2可透過拋光板(11、12)的變形來設定。在製程開始之前，適當的話可加工(修整(dressing))拋光墊(21、22)，其中修整後的拋光墊(21、22)的形狀對於拋光間隙x1+x2同樣有貢獻。因此，工作間隙的幾何形狀以及拋光間隙x1+x2(作為內邊緣與外邊緣的距離之差)係由拋光板與拋光墊之幾何形狀的組合而產生的。
在本發明之一實施態樣中，在半導體晶圓的雙面拋光之前，在以這種方式固定於拋光板(11、12)上的拋光墊(21、22)之間進行所謂的拋光墊修整。在此情況下，在拋光製程之前，黏附地接合在拋光板(11、12)上的拋光墊(21、22)係適於拋光機的各自個別的拋光板形狀。相應方法原則上已見於先前技術，且例如描述於文獻EP 2 345 505 A2或US 6,682,405 B2中。墊修整是有利的，因為拋光板(11、12)通常具有高達±50微米的局部平整度差異。墊修整係藉由適合的工具(一般而言包含金剛石磨料體)對位於拋光板(11、12)上的拋光墊(21、22)進行機械加工，而用於設定期望的拋光墊幾何形狀，從而設定期望的初始工作間隙幾何形狀以及拋光墊(21、22)之墊表面的期望性質。
本發明係關於對至少一個半導體晶圓的正面和背面同時拋光(DSP)，其中半導體材料為化合物半導體，較佳例如砷化鎵；或為元素半導體，主要如矽，但亦可為鍺，或其層結構。
DSP拋光墊（21、22）通常為環形，其中用於拋光機機構的圓形切口（如用於旋轉驅動的旋轉軸）係位於拋光墊表面的中心。
在DSP期間，通常會發生晶圓邊緣之不欲的圓化（邊緣滾降（Edge-Roll-Off），ERO）。導致差的邊緣幾何形狀的這種圓化尤其係取決於在拋光期間半導體晶圓陷入至上部拋光墊21、下部拋光墊22、或二個拋光墊（21、22）中的程度。由於半導體晶圓陷入至拋光墊（21、22）中，因此作用於邊緣上的材料去除力係高於作用於表面其餘部分上的材料去除力。
為了最小化或完全避免在拋光期間半導體晶圓陷入至拋光墊（21、22）中，在根據本發明的方法中較佳使用具有高墊硬度及低墊壓縮率的拋光墊（21、22）。
較佳地，硬拋光墊（21、22）較佳具有80至100°的根據肖氏A的硬度。一種適合的市售拋光墊（21、22）為例如來自Nitta Haas公司的EXTERION™ SM-11D，其根據JIS-A的硬度為85°。特別例舉來自Nitta Haas公司的MH-S24A型墊，其具有高達86 JIS-A （JIS K 6253A）的硬度，其中根據JIS-A的硬度係對應於根據肖氏A的硬度。
除非另有說明，否則所有參數均為在環境大氣的壓力下（即，在大約1000 hPa下）且在50%的相對空氣濕度下確定的。
根據DIN EN ISO 868確定肖氏A硬度。使用A型硬度計（硬度測試設備Zwick 3130）。將硬化鋼棒的尖端壓入材料中。以0至100的尺度測量壓痕深度。鋼銷具有截頭圓錐體（truncated cone）的幾何形狀。在每種情況下進行五次測量，並指出其中位數值。測量時間為15秒；將待測材料在標準條件（23℃，50％空氣濕度）下儲存1小時。硬度計的壓迫重量為12.5 N ± 0.5。
較佳地，具有低壓縮率的拋光墊（21、22）係具有0.2%至小於3%的壓縮率。特別佳地，拋光墊（21、22）的壓縮率小於2.5%。非常特別佳地，拋光墊（21、22）的壓縮率小於2.0%。
材料的壓縮率描述在所有的面上為了引起特定的體積變化所必要的壓力變化。壓縮率的計算類似於JIS L-1096 （用於織造織物的測試方法（Testing Methods for Woven Fabrics））。
將限定的壓力（例如300公克／平方公分）施加至墊表面之後，在一分鐘後測量墊厚度T1。此後，將壓力增加至第一壓力的6倍，此處為1800公克／平方公分，並在一分鐘後測量墊厚度T2。使用公式：壓縮率[%] = （T1-T2）／T1×100，由T1與T2的值計算拋光墊的壓縮率。
發泡拋光墊（21、22）（發泡墊）與具有纖維結構的拋光墊（21、22）（非織造墊）二者均適合作為具有高墊硬度及低墊壓縮率的拋光墊（21、22）。
較佳地，拋光墊（21、22）具有多孔基質。較佳地，拋光墊（21、22）係由熱塑性或熱可固化聚合物組成且具有多孔基質（發泡墊）。
作為材料，較佳可考慮多種材料，例如聚胺甲酸酯、聚碳酸酯、聚醯胺、聚丙烯酸酯、聚酯等。
較佳地，拋光墊（21、22）係由固體微孔聚胺甲酸酯組成。
較佳亦可使用由浸漬有聚合物的發泡板或氈或纖維基板構成的拋光墊（21、22）（非織造墊）。
在根據本發明的方法中，拋光墊（21、22）的厚度較佳在0.5至1.3 毫米的範圍內，特別較佳在0.5至0.9毫米的範圍內。
為了拋光目的，將半導體晶圓放置在載板的適當尺寸的切口中。較佳地，在拋光期間將液體供給至形成於拋光墊（21、22）之工作層之間的工作間隙中。該液體較佳為拋光劑漿料。特別佳為使用膠體分散二氧化矽作為拋光劑漿料，如果適當的話，還可使用添加劑，如例如碳酸鈉（Na2 CO3 ）、碳酸鉀（K2 CO3 ）、氫氧化鈉（NaOH）、氫氧化鉀（KOH）、氫氧化銨（NH4 OH）、氫氧化四甲銨（TMAH）。
二個相應的拋光板（11、12）（分別以拋光墊（21、22）覆蓋）之間的拋光間隙x1 +x2 係在0微米至220微米的範圍。
在根據本發明的方法中，拋光間隙x1 +x2 中的不同距離（高度）係藉由二個拋光板（11、12）中的至少一個的變形來實現。因此，雙面拋光機較佳適用於根據本發明的方法，在該雙面拋光機中，二個拋光板11、12中的至少一個可在拋光期間內以目標方式變形。
在一實施態樣中，該方法包含具有130微米至220微米之尺寸的大拋光間隙x1 +x2 的拋光步驟，以及具有50微米至110微米之尺寸的小拋光間隙x1 +x2 的拋光步驟。
工作間隙可為線性及非線性（凸起或凹入）構造。
拋光間隙x1 +x2 係由在工作間隙的內拋光板邊緣B處二個相應拋光板（11、12）的上部拋光墊21及下部拋光墊22之表面之間的距離與在工作間隙的外拋光板邊緣A處二個相應拋光板（11、12）的上部拋光墊21及下部拋光墊22之表面之間的距離的差異造成，其中拋光板（11、12）的中心具有形成有內拋光板邊緣B的圓形切口（用於旋轉驅動件器的旋轉軸）。
在使用具有低壓縮率之硬拋光墊而同時雙面拋光半導體晶圓的期間，較佳實現每面小於或等於15微米的表面去除，其中就此而言，較佳4 微米至10微米的範圍是特別較佳的。
與已知的DSP製程相比，所述方法因為產生總體上顯著更高的去除率而具有更高的經濟可行性，其中實現了半導體晶圓所需的幾何形狀。
在所述方法的一實施態樣中，小拋光間隙x1 +x2 與大拋光間隙x1 +x2 的比率較佳為1:4至3:4。
換言之：如果大拋光間隙x1 +x2 為100%，則小拋光間隙x1 +x2 較佳為25%至75%。
大拋光間隙x1 +x2 較佳為150至220微米，特別佳為150至190 微米；而小拋光間隙x1 +x2 較佳為0至130微米、70至120微米、且特別佳為50至110微米。
在一實施態樣中，由於以下事實而涉及二階段方法：在方法開始時之第一階段具有較大的拋光間隙x1 +x2 ，且在方法結束時之第二階段具有較小的拋光間隙x1 +x2 ，其中第一步驟較佳持續拋光時間的80%至90%，且第二步驟較佳持續拋光時間的10%至20%，其中從第一階段至最後階段拋光間隙x1 +x2 的大小較佳減小60%至20%。
希望使具有大拋光間隙x1 +x2 的拋光步驟持續盡可能長的時間，以實現最高可能的去除率。然而，具有小拋光間隙x1 +x2 的步驟必須足夠長以確保良好的幾何形狀。
在一實施態樣中，由於以下事實而涉及多階段方法：在方法開始時之第一階段具有大的拋光間隙x1 +x2 ，且在方法結束時在其他階段中具有持續更小的拋光間隙x1 +x2 ，其中，在多階段方法中，拋光間隙x1 +x2 （以100%開始）的減小相對於先前較大的拋光間隙x1 +x2 ，較佳為在最後的先前拋光間隙x1 +x2 的10%至40%範圍內。
舉例而言，初始拋光間隙x1 +x2 為100%，且在下一拋光階段中，拋光間隙x1 +x2 占第一拋光間隙x1 +x2 的75%，因此減小了25%，或者在下一拋光階段中，拋光間隙x1 +x2 占第一拋光間隙x1 +x2 之量值的60%，因此總共減小40%。
舉例而言，拋光間隙x1 +x2 最初可為200微米。在第一階段中，拋光間隙x1 +x2 減小10%至180。在又一階段中，拋光間隙減小了33%至120。在最後階段中，拋光間隙x1 +x2 減小了16.7%至100。
在一實施態樣中，在四階段拋光方法中，具有大拋光間隙x1 +x2 的前三個階段佔據拋光時間的總共80%至90%，而具有最小拋光間隙x1 +x2 的最後階段較佳佔據拋光時間的10%至20%。原則上，前三個階段可各佔用不同的拋光時間；就此而言，例如，第一階段也可合計為總拋光時間的40%，第二階段合計為總拋光時間的30%，第三階段合計為總拋光時間的20%，且最後階段合計為總拋光時間的10%。
如果拋光間隙x1 +x2 的大小在第一階段中為100%，則在隨後的拋光階段中（較佳在第二階段中）拋光間隙的大小為100%初始量值的75%，第三階段中的拋光間隙x1 +x2 的大小較佳為100%初始量值的60%，且最後階段中的拋光間隙x1 +x2 的大小較佳為100%初始量值（最大拋光間隙）的50%，其中各個階段中的拋光間隙x1 +x2 的大小較佳可採用相對於彼此不同的值。
在一個實施態樣中，在第一步驟中，拋光間隙x1 +x2 連續減小。在第二步驟開始時，拋光間隙x1 +x2 的連續減小結束，且拋光方法係以機器在該時間點上所具有的拋光間隙x1 +x2 持續特定的持續時間並最終結束。如果拋光間隙x1 +x2 以初始拋光間隙x1 +x2 的100%開始並以初始拋光間隙x1 +x2 的50%結束，則拋光間隙x1 +x2 在總拋光時間80至90%的期間內係從例如200微米連續減小至100微米。然後在總拋光時間10至20%的期間內（在最後步驟中）以初始拋光間隙x1 +x2 的50% （100微米）進行拋光。
拋光間隙x1 +x2 之量值的減小率較佳可線性或非線性地合計達總拋光時間的80%至90%，其中最後拋光步驟較佳亦可形成較佳合計達總拋光時間10%至20%的單個階段。
在又一實施態樣中，方法以較高的拋光間隙x1 +x2 開始，以便在每種情況下經過多個階段而到達具有較小量值之拋光間隙x1 +x2 的階段，其中在每種情況下，在每個拋光階段中，拋光間隙x1 +x2 在各自的階段內再次增加，其中在各自的下一階段中，拋光間隙x1+x2首先減小量值以便隨後再次增加量值。
在另一實施態樣中，製程以在二個相應的拋光板之間平行或幾乎平行的拋光間隙x1+x2開始，在這種情況下，在內邊緣B中二個拋光板(11、12)之間的距離與在外邊緣A中二個拋光板(11、12)之間的距離之差等於或幾乎等於0微米，以便隨後以大拋光間隙x1+x2(例如200微米)繼續進行拋光方法，其中拋光間隙x1+x2隨後係如同上文一實施態樣中所述地分階段或連續減小。
最後的拋光步驟(即具有最小拋光間隙x1+x2的拋光步驟)應當占總拋光時間的至少10%，其中小拋光間隙x1+x2較佳為120微米至70微米，特別佳為110微米至80微米。
具有相對小之拋光間隙x1+x2的拋光步驟可在大約110至150公克/平方公分之相對低的拋光壓力下進行。
具有相對大之拋光間隙x1+x2的去除步驟應當在例如150至200公克/平方公分之拋光壓力下進行。
在一實施態樣中，以類似於拋光間隙x1+x2的方式調節拋光壓力。
在該方法的一實施態樣中，一拋光步驟在持續時間上係可變的。較佳地，該拋光步驟為倒數第二個拋光步驟。
在一實施態樣中，提供半導體晶圓的原位(in-situ)厚度測量。用於在拋光機中原位厚度測量的合適感測器係已知的。
在一實施態樣中，進行原位厚度測量，其中測量的結果係用於在時間方面改變拋光步驟，特別是具有大拋光間隙x1+x2的去除步驟或多個去除步驟中的一個。在時間方面可變的拋光步驟被調整，即在持續時間上延長或縮短，使得半導體晶圓在製程結束時具有期望的目標厚度。
最後的幾何形狀優化拋光步驟在持續時間上亦可為可變的，其中該持續時間取決於製程期間半導體晶圓的原位厚度測量結果。最後的拋光步驟 可延長或縮短至為達到半導體晶圓之期望厚度所需的持續時間。
作為進一步的加工製程，可考慮僅對半導體晶圓正面的化學機械拋光(所謂的CMP)，例如從DE 10 2008 045 534 B4中所已知的。在這種情況下，半導體晶圓藉由載具被壓至拋光墊(其可位於拋光板上)上，然後通常在壓力下以旋轉方式移動。然後透過使用適合的拋光劑或拋光劑漿料拋光半導體晶圓的正面。正面的CMP可在一個或多個步驟中進行。CMP涉及一個或多個平滑步驟(沒有顯著去除半導體材料)。
如果適當，CMP之後為塗佈製程，其中將一層磊晶沉積至半導體晶圓的CMP拋光正面上。該步驟包含藉由氣相沉積(化學氣相沉積，CVD)在半導體晶圓的正面上沉積磊晶層。在標準壓力(大氣壓力)下在單晶圓反應器中進行CVD是特別合適的。專利說明書US 5355831 A公開此類方法的典型方法參數，可將其視為實例。
以上呈現之根據本發明之方法的實施態樣所詳細說明的特徵係可作為本發明之實施態樣單獨或組合地實現。此外，它們可描述可獨立保護的有利實施態樣。
下文參考圖式解釋術語拋光間隙以及根據本發明之方法的一些實施態樣。
圖式
第1圖示出拋光間隙的大小。示出上部拋光板11和下部拋光板12，其中上部拋光板11的拋光墊21在外邊緣A處比在內邊緣B處厚。相較之下，下部拋光板12的拋光墊22在外邊緣A和內邊緣B處具有相同的厚度。與變形的拋光板11和12結合，產生具有大小x1+x2的拋光間隙。
第2圖顯示根據所述方法之一實施態樣中直至拋光製程結束時拋光間隙x1+x2隨時間的變化。涉及二階段方法，其中拋光間隙x1+x2首先為恆 定，在特定時間點減小，然後再次保持恆定直至製程結束。
第3圖顯示根據所述方法之又一實施態樣中，拋光間隙x1+x2直至拋光製程結束時隨時間的變化。涉及多階段方法，其中拋光間隙在三個時間點減小，其中在每種情況下在該等時間點之前及之後拋光間隙均保持恆定。該製程包含各自具有恆定拋光間隙的四個階段。
第4圖顯示根據所述方法之又一實施態樣中，拋光間隙直至拋光製程結束時隨時間的變化。此為無連續可變之轉換點的連續方法。該方法包含拋光間隙在其中連續減小的各個拋光步驟。接近製程結束時，提供拋光間隙保持恆定的一拋光步驟。
第5圖顯示根據所述方法之又一實施態樣中，拋光間隙直至拋光製程結束時隨時間的變化。此再次為無連續可變之轉換點的連續方法。該方法僅包含一個拋光步驟，其中拋光間隙連續減小。
第6圖顯示根據所述方法之又一實施態樣中，拋光間隙直至拋光製程結束時隨時間的變化。此為最初以0微米之拋光間隙開始的多階段方法。
第7圖顯示根據所述方法之又一實施態樣中，拋光間隙直至拋光製程結束時隨時間的變化。該方法在每種情況下係以較高的拋光間隙開始，以便在每種情況下經過多個階段而到達具有較小量值之拋光間隙的階段，其中在每種情況下，在每個拋光階段中，拋光間隙在各自的階段內再次增加，其中在下一階段中拋光間隙首先減小量值，以便隨後再次增加量值。在下一階段，拋光間隙的量值再次減小，以便在該階段內增加量值。
以上描述的例示性實施態樣應當理解為舉例說明。由此揭露的內容一方面能夠使熟習此項技術者理解本發明及與其相關的優點，另一方面涵蓋了熟習此項技術者所可理解的範圍內針對所述結構及方法的明顯的改變及修改。因此，所有此類改變及修改以及其均等範圍應當被申請專利範圍的保護範圍所 涵蓋。
11‧‧‧上部拋光板
12‧‧‧下部拋光板
21‧‧‧上部拋光墊
22‧‧‧下部拋光墊
A‧‧‧拋光板/拋光墊的外邊緣/區域
B‧‧‧拋光板/拋光墊的內邊緣/區域
x1‧‧‧上部拋光間隙
x2‧‧‧下部拋光間隙

Claims (17)

  1. 一種拋光半導體晶圓的方法，在分別覆蓋有拋光墊(21、22)的上部拋光板(11)和下部拋光板(12)之間，使用拋光劑漿料將該半導體晶圓在正面和背面二面上同時拋光，其中拋光間隙在拋光方法期間分階段地或連續變化地減小其大小，拋光間隙係對應於上部拋光墊(21)及下部拋光墊(22)與該半導體晶圓接觸之表面之間在該等拋光墊(21、22)的內邊緣(B)處與在外邊緣(A)處的各別距離的差。
  2. 如請求項1所述的方法，其包含二階段方法，其中方法開始時的第一階段係具有較大的拋光間隙，且方法結束時的第二階段係具有較小的拋光間隙。
  3. 如請求項1所述的方法，其包含多階段方法，其中拋光間隙的大小係分階段減小。
  4. 如請求項1所述的方法，其包含至少二個拋光步驟，其中第二拋光步驟中的拋光間隙為第一拋光步驟中的拋光間隙的25%至75%。
  5. 如請求項1所述的方法，其中拋光間隙的大小係連續變化地減小。
  6. 如請求項1所述的方法，其中在第一拋光步驟中，拋光間隙的大小係連續變化地減小，然後結束拋光間隙的減小，且隨後拋光間隙係保持恆定直至過程結束。
  7. 如請求項1至6中任一項所述的方法，其包含多個拋光步驟，其中最終拋光步驟具有最小的拋光間隙，且占總拋光時間的至少10%。
  8. 如請求項7所述的方法，其中該最終拋光步驟中的拋光間隙為50至110微米。
  9. 如請求項7所述的方法，其中該最終拋光步驟中的拋光壓力為110至150公克/平方公分(g/cm2)。
  10. 如請求項1至6中任一項所述的方法，其中拋光壓力在拋光方法期間分階段或連續變化地改變其量值。
  11. 如請求項1至6中任一項所述的方法，其包含多個拋光步驟，其中在至少一個占總拋光時間至多90%的拋光步驟期間，該方法係以130至220微米的拋光間隙進行。
  12. 如請求項11所述的方法，其中在所述之該至少一個拋光步驟中的拋光壓力為150至200公克/平方公分。
  13. 如請求項1至6中任一項所述的方法，其包含至少二個拋光步驟，其中至少一個拋光步驟的持續時間係可變的。
  14. 如請求項1至6中任一項所述的方法，其中在半導體晶圓的雙面拋光期間，進行該半導體晶圓的厚度測量。
  15. 如請求項14所述的方法，其中該厚度測量的結果係用於界定具有可變持續時間之拋光步驟的持續時間。
  16. 如請求項1至6中任一項所述的方法，其更包含對該半導體晶圓的正面進行CMP拋光。
  17. 如請求項16所述的方法，其更包含對該半導體晶圓的經CMP拋光的正面進行磊晶塗佈。
TW108103495A 2018-02-09 2019-01-30 用於拋光半導體晶圓的方法 TWI713103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018202059.0 2018-02-09
??102018202059.0 2018-02-09
DE102018202059.0A DE102018202059A1 (de) 2018-02-09 2018-02-09 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW201935548A TW201935548A (zh) 2019-09-01
TWI713103B true TWI713103B (zh) 2020-12-11

Family

ID=65411852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103495A TWI713103B (zh) 2018-02-09 2019-01-30 用於拋光半導體晶圓的方法

Country Status (8)

Country Link
US (1) US20220080549A1 (zh)
JP (1) JP7159329B2 (zh)
KR (1) KR102480184B1 (zh)
CN (1) CN111683792B (zh)
DE (1) DE102018202059A1 (zh)
SG (1) SG11202007538QA (zh)
TW (1) TWI713103B (zh)
WO (1) WO2019154790A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法
CN113611593B (zh) * 2021-08-02 2024-06-14 中国电子科技集团公司第四十六研究所 一种超薄锗片翘曲形貌的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849368A (en) * 2007-03-19 2008-12-16 Siltronic Ag Method for simultaneous grinding of a plurality of semiconductor wafers
US20120220197A1 (en) * 2009-11-05 2012-08-30 Peter Wolters Gmbh Device and Method for the Double-Sided Processing of Flat Work Pieces
TW201423857A (zh) * 2012-12-04 2014-06-16 Siltronic Ag 拋光半導體晶圓的方法
US20140235143A1 (en) * 2013-02-15 2014-08-21 Siltronic Ag Method for conditioning polishing pads for the simultaneous double-side polishing of semiconductor wafers
US20140287656A1 (en) * 2013-03-19 2014-09-25 Siltronic Ag Method for polishing a semiconductor material wafer

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
DE4119531A1 (de) 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JP2593054B2 (ja) * 1994-06-30 1997-03-19 穣一 高田 研磨装置
US6652358B1 (en) * 1999-05-07 2003-11-25 Shin-Etsu Handotai Co., Ltd. Double-sided simultaneous grinding method, double-sided simultaneous grinding machine, double-sided simultaneous lapping method, and double-sided simultaneous lapping machine
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
DE102004040429B4 (de) * 2004-08-20 2009-12-17 Peter Wolters Gmbh Doppelseiten-Poliermaschine
DE102006037490B4 (de) 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
JP2009039827A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd 研磨装置、基板及び電子機器の製造方法
DE102008045534B4 (de) 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102008056276A1 (de) * 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
DE102009024125B4 (de) * 2009-06-06 2023-07-27 Lapmaster Wolters Gmbh Verfahren zum Bearbeiten von flachen Werkstücken
JP5504901B2 (ja) 2010-01-13 2014-05-28 株式会社Ｓｕｍｃｏ 研磨パッドの形状修正方法
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
DE102011078265B3 (de) 2011-06-29 2012-06-21 Bayerische Motoren Werke Aktiengesellschaft Fahrzeug mit einem als tragende Strukturkomponente ausgebildeten Gehäuse eines elektrischen Energiespeichers
DE102011082777A1 (de) * 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN202684651U (zh) * 2012-08-24 2013-01-23 广东工业大学 一种集群磁流变-化学机械复合抛光装置
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
WO2014099812A1 (en) * 2012-12-18 2014-06-26 Sunedison, Inc. Double side polisher with platen parallelism control
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
CN104710939B (zh) * 2013-12-11 2017-08-25 中国航空工业第六一八研究所 一种改善光学零件边缘面形的加工方法及复合磨粒抛光液
JP6015683B2 (ja) * 2014-01-29 2016-10-26 信越半導体株式会社 ワークの加工装置およびワークの加工方法
EP3061565B1 (de) * 2015-02-24 2020-11-25 OFFICINA MECCANICA DOMASO S.p.A. Justiervorrichtung für eine Schleifmaschine
JP6222171B2 (ja) * 2015-06-22 2017-11-01 信越半導体株式会社 定寸装置、研磨装置、及び研磨方法
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
DE102016102223A1 (de) * 2016-02-09 2017-08-10 Lapmaster Wolters Gmbh Doppel- oder Einseiten-Bearbeitungsmaschine und Verfahren zum Betreiben einer Doppel- oder Einseiten-Bearbeitungsmaschine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849368A (en) * 2007-03-19 2008-12-16 Siltronic Ag Method for simultaneous grinding of a plurality of semiconductor wafers
US20120220197A1 (en) * 2009-11-05 2012-08-30 Peter Wolters Gmbh Device and Method for the Double-Sided Processing of Flat Work Pieces
TW201423857A (zh) * 2012-12-04 2014-06-16 Siltronic Ag 拋光半導體晶圓的方法
US20140235143A1 (en) * 2013-02-15 2014-08-21 Siltronic Ag Method for conditioning polishing pads for the simultaneous double-side polishing of semiconductor wafers
US20140287656A1 (en) * 2013-03-19 2014-09-25 Siltronic Ag Method for polishing a semiconductor material wafer

Also Published As

Publication number Publication date
US20220080549A1 (en) 2022-03-17
DE102018202059A1 (de) 2019-08-14
SG11202007538QA (en) 2020-09-29
KR20200116155A (ko) 2020-10-08
WO2019154790A1 (de) 2019-08-15
TW201935548A (zh) 2019-09-01
JP7159329B2 (ja) 2022-10-24
KR102480184B1 (ko) 2022-12-21
CN111683792B (zh) 2022-08-26
CN111683792A (zh) 2020-09-18
JP2021513225A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
KR101627897B1 (ko) 반도체 웨이퍼 연마 방법
JP6244962B2 (ja) 半導体ウェーハの製造方法
JP5853041B2 (ja) 半導体材料ウェハを研磨するための方法
TWI421934B (zh) 拋光半導體晶圓的方法
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
US8389409B2 (en) Method for producing a semiconductor wafer
JP4853042B2 (ja) ウェーハおよびその製造方法
TWI713103B (zh) 用於拋光半導體晶圓的方法
US7695347B2 (en) Method and pad for polishing wafer
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
KR101248657B1 (ko) 반도체 웨이퍼의 폴리싱 가공 방법
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
JP4681970B2 (ja) 研磨パッドおよび研磨機
US6638146B2 (en) Retention plate for polishing semiconductor substrate
WO2002090050A1 (fr) Procede et dispositif pour le polissage de plaquette