CN104662649A - 直接键合工艺 - Google Patents
直接键合工艺 Download PDFInfo
- Publication number
- CN104662649A CN104662649A CN201380050458.1A CN201380050458A CN104662649A CN 104662649 A CN104662649 A CN 104662649A CN 201380050458 A CN201380050458 A CN 201380050458A CN 104662649 A CN104662649 A CN 104662649A
- Authority
- CN
- China
- Prior art keywords
- wafer
- groove
- bonding
- chuck
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本发明涉及一种直接键合工艺,该工艺包括以下步骤:将第一晶圆(10)放置在卡盘(2)的表面上,所述表面包括凹槽(4);在所述凹槽(4)中施加第一压力,所述第一压力小于从所述第一晶圆(10)的被暴露面观察到的第二压力;使第二晶圆(16)接触所述第一晶圆(10)的所述被暴露面,然后在保持所述第一压力和所述第二压力的同时,开始键合波在两个晶圆之间的传播。
Description
背景技术
本发明涉及利用直接键合(也被称为分子键合)将第一晶圆(载体衬底或晶圆)与至少一个第二晶圆(或衬底)接合而形成的多层结构的制造。这种异质结构尤其用于微电子或光电子。
本发明更特别地涉及在制造多层结构(例如,SOS(蓝宝石(Al2O3)上硅)或GaNOS(蓝宝石上GaN)结构)的背景下直接键合半导体晶圆。
通常,使用三维集成(3D集成)技术制作这种多层结构(也被称为多层半导体晶圆),该3D集成技术涉及将由第二晶圆形成的至少一层转印到被称为最终衬底的第一晶圆,这个层对应于第二晶圆的其中已经形成元件(例如,多个微组件)的一部分,第一晶圆是空白晶圆或包括其它对应元件。
如已知的,第一晶圆(载体晶圆)与第二晶圆的直接键合可在所得到的多层结构中产生各种类型的应变。这种键合可例如在第一晶圆和第二晶圆中产生不均匀的应变,从而更难以将第二晶圆中形成的组件或其它图案与在下面的载体晶圆对准。例如,在专利申请FR 2 965 398中描述了由于不均匀应变导致的这个未对准(或覆盖)的形成机制。
此外,直接键合可在形成多层结构的接合晶圆中产生弓形度(bow)。尤其在热处理期间出现这个弓形度,因为接合在多层结构中的各种晶圆的热性质存在差异(不同的热膨胀系数(TEC)等)。
可提及例如专利申请FR 2 954 585,该专利申请尤其描述了在大约160℃的温度下执行键合加强退火期间的异质结构的行为,该异质结构是通过将第一SOI(绝缘体上硅)晶圆键合至蓝宝石衬底形成的。硅的TEC、SOI结构的主要组分和蓝宝石的TEC之间的差异导致在热处理期间的组件弓形度,使得在该异质结构的边缘处的高脱结应力。
这些应力导致晶圆边缘处不令人满意的转印,从而有可能导致形成过大不规则的“晶冠”(即,第一晶圆没有被转印到载体衬底的区域),这会尤其导致晶圆边缘处脱落。
此外,专利申请FR 1 153 349描述了以下情况:来自第一衬底(被称为“衬底供体”)的层被转印到第二衬底(被称为“衬底受体”),第二衬底之前已经经历了各种技术工艺(形成腔体等)。为了转印这个层,将第一衬底和第二衬底直接键合,对由此得到的多层结构进行退火,然后该结构经历化学-机械薄化步骤。最终多层结构中的弓形度主要是由于第二衬底(即,“衬底受体”)中的初始应变导致的,这个初始应变是由于在键合之前第二衬底经历的技术加工步骤(蚀刻、沉积等)导致的。
然而,在多层结构中观察到的这个弓形度效应具有实质缺陷。所产生的应力可尤其导致在直接键合第一晶圆和第二晶圆之后执行的技术加工步骤(热处理等)期间多层结构(部分或完全)脱结或破裂。因此,必须谨慎选择对多层结构执行的后键合技术工艺(热处理,薄化等)的参数,以避免过大应力,从而大幅度增大这些工艺的复杂度和控制它们的难度进而它们的花费。
当例如载体晶圆包括腔体时,为了允许在可接受状况下执行后续技术工艺,制造通常要求多层结构后键合(第一晶圆键合到没有任何组件的载体晶圆)遵守薄化之后的特定弓形度标准。
当前,并没有令人满意的方式用于至少在某个程度上控制通过直接键合而结合的多层结构的晶圆中的弓形度的方向和程度。
发明内容
出于这个目的,本发明涉及一种直接键合工艺,该工艺包括:
-将第一晶圆放置在卡盘的表面上,所述表面包括凹槽;
-在所述凹槽中施加第一压力,所述第一压力小于从所述第一晶圆的被暴露面观察到的第二压力;
-使第二晶圆接触所述第一晶圆的所述被暴露面,然后在保持所述第一压力和所述第二压力的同时,开始键合波在两个晶圆之间的传播。
因此施加的压力差ΔP在第一晶圆中引起局部应力,特别在第一晶圆的键合表面(即,将与第二晶圆键合的表面)处局部变形。在传播键合波期间,第二晶圆适形于由第一晶圆强加的曲率并且进而经受因压力差ΔP引起的局部应力。
向键合界面施加这些局部应力有利地允许在键合之后控制多层结构中的弓形度达到特定程度。如以下更详细说明的,相对于由卡盘表面形成的参考平面,所得到的多层结构中的弓形度系统地是凹形的。
因此,最终结构中的最终弓形度不太取决于第一晶圆和第二晶圆的特定曲率(即,在键合之前)。因此,例如,在同一批中的多个多层结构上,可得到较大的弓形度一致性。
控制多层结构的曲率的方向(在特定程度上,曲率大小)的能力使得可以遵守制造的持续增加的要求并且可以防止有缺陷的键合或脱结,尤其是在后续对多层结构执行技术步骤(热处理等)的情况下。
作为第一变形,所述凹槽以正交栅格的形式布置在所述卡盘的整个表面上。
作为第二变形,所述凹槽布置成以所述卡盘的中心为中心的同心环的形式。
在一个特定实施方式中,所述凹槽均匀地分布于所述卡盘的整个表面上。这种分布允许向第一晶圆和第二晶圆之间的键合界面施加均匀应力。
在另一个实施方式中,所述凹槽在所述卡盘的表面的一个区中比所述卡盘的表面的剩余部分中的凹槽更紧密地间隔。以此方式,在其中凹槽更紧密间隔的卡盘的区中,多层结构的曲率局部增大。
其中凹槽更紧密间隔的这个区可例如对应于卡盘周边的环,以增大晶圆边缘处的多层结构的曲率。
优选地,所述第一压力和所述第二压力之间的压力差大于或等于3毫巴。在一个特定实施方式中,这个压力差在3毫巴到10毫巴之间。
在另一个特定实施方式中,所述卡盘至少在接触步骤和开始所述键合波的传播的步骤期间加热所述第一晶圆。这个加热还可在其中施加压力差的步骤期间执行。
根据本发明的键合工还艺可包括:
-对通过直接键合所述第一晶圆和所述第二晶圆而得到的多层结构进行退火;
-将所述第一晶圆或所述第二晶圆薄化。
附图说明
根据下面参照示出非限制实施方式的附图提供的描述,本发明的其它特征和优点将变得清楚。在这些附图中:
-图1A至图1F是示意性示出根据本发明的一个特定实施方式的键合工艺的各步骤(S10-S30)的横截面视图;
-图2以流程图形式示出图1A-图1F中示出的实施方式的主要步骤;
-图3A和图3B分别示出表现出凹形弓形度和凸形弓形度的两个示例晶圆的横截面视图;
-图4是以曲线形式示出根据本发明的一个特定实施方式的随施加的压力差ΔP而变化的多层结构中弓形度的变化的曲线图。
具体实施方式
本发明涉及通过将第一晶圆(或载体晶圆)与第二晶圆直接键合来制造多层结构。本发明尤其应用于例如形成SOS或GaNOS多层结构。
形成多层结构的晶圆中的至少一个可包括在键合之前制作的至少一个微组件。为了简便起见,术语“微组件”在本文中的剩余部分中被理解为,意思是由于在各层上或各层中执行的技术步骤而得到的并且必须精确控制其位置的器件或任何其它图案。它们因此可以是有源组件或无源组件、简单图案、接触焊盘、互连件或甚至微通道或腔体。
为了更好地控制通过直接键合形成的多层结构中的弓形度,本发明推荐向键合界面施加局部应力。
通过如上所述的多层结构中产生的应变形成机制,申请人真实观察到,在直接键合操作期间向键合界面施加特定应力允许控制所得的多层结构中的弓形度达到特定程度。控制这个弓形度有利地允许形成多层结构的晶圆的整体形状被校正并且甚至在它被直接键合之前预期到多层结构的形状。
因此,申请人开发出一种直接键合工艺,其允许以允许多层结构中的弓形度被控制的方式施加这种应力。如以下更详细说明的,这个工艺特别包含在其接触表面上包括凹槽的卡盘(即,卡盘的表面意图接触待制作多层结构的第一晶圆)。
现在,参照图1A至图1F和图2描述本发明的一个具体实施方式。
图1A示出包括凹槽4的卡盘2,凹槽4在此均匀分布在卡盘2的整个接触表面6上。
在这个示例中,凹槽4采取正交栅格的形式,由均匀分布在整个表面6上的平行凹槽的两个集合4A和4B组成,这两个凹槽集合垂直于彼此设置。如以下更详细描述的,在本发明的背景下可设想到关于凹槽分布和/或这些凹槽的尺寸和形状的变形。
在这里考虑的示例中,凹槽4均具有5mm的宽度和1mm的深度。然而,应该理解,在本发明的背景下,可设想到具有其它尺寸的凹槽。
凹槽4在此装配有抽吸部件8,以下将更详细地描述抽吸部件8。
图1B示出设置在卡盘2的表面6上的第一150mm直径的晶圆10(或载体晶圆)(S10)。可自然设想到其它晶圆尺寸(200mm、300mm等)或形状。
在这个示例中,晶圆10是SOI(绝缘体上硅)晶圆并且包括:硅层,其在也由硅制成的载体上;掩埋氧化物层(例如,由SiO2制成),其布置在硅层和硅载体之间。然而,应该理解,第一晶圆10可由另一种类型的多层结构或单层结构组成。
此外,载体晶圆10在此具有特定曲率K1,即,键合之前的初始曲率。
具体地,应该想到,在键合之前,每个晶圆具有可以凹进(对于图3A中的晶圆100而言)或凸起(对于图3B中的晶圆110而言)的特定曲率。这个曲率限定晶圆中的弓形度。该弓形度的形状可以是抛物形的(尤其是球形的)。
如图3A和图3B中所示的,晶圆中的弓形度Δz对应于晶圆自由安置在其上的(通常完美平坦的)参考平面和晶圆本身之间的距离(箭头)。在半导体领域中常规使用的晶圆直径即在几十毫米和300毫米之间的情况下,以微米(μm)为单位测量弓形度而通常以m-1或km-1为单位测量曲率,因为半导体领域中使用的晶圆的曲率非常小并且因此对应的曲率半径非常大。
在图1B中的示例中,载体晶圆10中的弓形度K1相对于卡盘2的表面6是凹进的(K1<0)。
一旦将第一晶圆10放置在卡盘2上,就使用抽吸部件8(图1C)在凹槽4中产生第一压力P1(S15)。这个压力P1因此被局部施加到与各凹槽4相齐的载体晶圆10的表面10a上。在此,通过抽吸出晶圆10和卡盘2之间的凹槽中存在的空气12,得到抽吸效果,空气12通过属于抽吸系统8并且被容纳在卡盘2中的凹槽4的底部中的孔口被去除。
另选地,可使用允许与凹槽相齐地局部施加压力P1的任何其它合适部件。
根据本发明,所施加的第一压力P1必须使得P1小于P2,其中,P2是从第一晶圆10的被暴露面10b观察到的压力。在当前情况下,P2对应于其中执行本发明的键合工艺的腔室中的压力。
与各凹槽4相齐地局部施加(S15)于第一晶圆10的压力差ΔP=P2-P1引起第一晶圆10中的局部应力(或动作)14。在这些应力的作用下,第一晶圆10(特别地,其被暴露表面10b)随之局部变形,如图1C中示意性示出的。图1C中的放大(被放大部分)示出与凹槽4相齐的第一晶圆10的区域中的一个区域和局部引起的应力14。
应该理解,在此,应力14物理地转变成将晶圆10局部压贴卡盘2的力,从而在晶圆10中主要是在凹槽的区域中产生微小应变(晶圆10向着凹槽底部略微偏斜)。这些微小应变在整个晶圆10中(特别地,其被暴露表面10b中)产生弓形度,这个弓形度是取决于凹槽的物理布置(表面6上的凹槽的宽度、方向、分布、凹槽的数量等)。
在这个示例中,局部施加于晶圆10的压力差ΔP优选地大于或等于ΔPmin=3毫巴(mbar),包括甚至更优选地在3毫巴到10毫巴之间。通过施加大于或等于ΔPmin的压力差ΔP,保证晶圆10被紧贴卡盘2地牢固紧固(夹持作用)。
应该注意,可设想到以多种方式得到所需的ΔP。在一个特定实施方式中,通过从晶圆10下方抽吸空气来施加压力P1,然后降低腔室中的压力P2,直到得到所需的ΔP。
一旦向第一晶圆10局部施加所需的压力差ΔP(S15),压力P1和P2就保持不变并且该工艺继续将第二晶圆16直接键合(S20)到变形后的第一晶圆10(图1D)。因此,在晶圆10的对应于凹槽4的区域中,在键合步骤S20期间保持与之前步骤S15中施加的压力差相同的压力差ΔP。
在将第二晶圆16键合到第一晶圆10之前,没有应力施加到第二晶圆16上。为了在没有先前应变的情况下实现直接键合,简单地将晶圆16放置在第一晶圆10上。
直接键合是本身熟知的技术。应该想到,直接键合的原理是基于将两个表面直接接触,即,没有使用中间材料(粘合剂、蜡、铜焊等)。这种操作需要表面被键合达到充分光滑,没有颗粒或污染物,并且需要它们靠得足够近以允许开始接触-通常,需要小于几纳米的距离。在这些情形下,两个表面之间的吸引力强得足以造成传播键合波,这个波的传播导致直接键合(这个键合是由于待键合的两个表面中的原子或分子之间的电子相互作用产生的吸引力(范德华力)导致的)。
因此,在这个步骤S20中,使第二晶圆16接触第一晶圆10的表面10b,接着在晶圆10和16之间的界面处开始传播键合波。使晶圆接触并且在保持与步骤S15中局部施加的ΔP相同的ΔP时开始波传播。用于开始键合波的技术本身是熟知的并且在这里将不再更详细描述。
在这个示例中,第二晶圆16由蓝宝石制成,还具有150mm的直径。然而,第二晶圆可由另一种类型的单层结构或多层结构组成。如图1D中所示的,第二晶圆16在键合之前具有凸形特定弓形度K2(K2>0)。然而,可料想到,例如,弓形度K2是凹进的或者晶圆是大致平坦的。
一旦开始键合波的传播,第二晶圆16就适形于在键合波前进期间由第一晶圆10强加的曲率(图1D)。
一旦终止了键合,就得到包含第一晶圆10和第二晶圆16的SOS类型的多层(或堆叠)结构20,该结构具有所需的弓形度KF。
所得到的弓形度KF的大小与本发明的键合工艺期间晶圆10和16中产生的局部应变成正比。根据本发明,无论在键合之前第一晶圆10和第二晶圆16中怎样形成特定弓形度(凹进、平坦或凸起),在键合操作S20结束时得到表现出凹形弓形度KF的多层结构20。
此外,将明显的是,压力差ΔP越大,所得的多层结构20中的弓形度KF越大。图4示出这里设想到的实施方式中的随步骤S15和S20中施加的ΔP的值而变化的弓形度的变化。
如以上表明的,选择步骤S15和S20中施加的压力差,使得ΔP≥ΔPmin。然而,特别使用的ΔPmin的值取决于待键合的晶圆10和16的厚度并且取决于制成它们的材料。在当前情况下,晶圆10和16由硅制成并且厚度均是775μm,ΔPmin被设置成大约3毫巴。在这个特定示例中,分别地,在压力差ΔP在3毫巴到900毫巴之间变化的情况下,在键合之后,多层结构20中的凹形弓形度在38μm和85μm之间(参见图4)。
为了加强两个晶圆10和16之间的键合力,可以接着使多层结构20经受(S25)适宜的热处理(例如,在低于500℃下)。在这个示例中,在140℃和150℃之间的温度下,执行用于稳定键合界面的退火。这个热处理允许晶圆10和16之间的键合强度增大并且可能在可接受状况下对它们中的一个或另一个进行后续薄化。例如,键合强度可在此退火之后达到400mJ/m2。
如图1F中所示,接着,为了得到晶圆11,使用传统方法将第一晶圆10薄化(S30)。在这个示例中,通过化学机械抛光(CMP)去除SOI第一晶圆10的上层,晶圆10掩埋绝缘层有利地用作化学蚀刻阻止层,以设置剩余晶圆11的厚度。晶圆11的最终厚度可以例如是4μm和10μm之间。
另选地,可以以另一种方式,诸如,通过化学蚀刻或通过沿着预先在晶圆10中形成的弄薄平面劈开,例如,通过离子注入(例如,注入H或He杂质并且根据技术进行劈开),将晶圆10薄化。
在图1F中的示例中,第一晶圆被薄化。然而,作为替代方式,可设想到在步骤S30中将第二晶圆薄化。
因此,得到三维SOS结构20,三维SOS结构20由第二晶圆(在此,载体衬底)和与第一晶圆10的剩余部分对应的层11形成。
然后,可在转印层11中形成微组件(未示出)。使用传统方法,通常,通过利用至少一个掩模限定区进行光刻,形成这些微组件,掩模限定区用于形成与待制造的微组件的全部或部分对应的图案。通常使用提供选择性辐射的工具(诸如,光刻机(stepper))来照射意图被制造的区或图案。
最后,向第一晶圆(更特别地,向与第二晶圆的键合界面)施加局部应力有利地允许控制在键合之后多层结构表现出的弓形度达到特定程度。如以上表明的,相对于由卡盘2的接触表面6形成的参考平面,多层结构中的弓形度系统地是凹进的(参见图3A中的晶圆100)。因此,最终的弓形度KF不再取决于第一晶圆的具体曲率K1和第二晶圆的具体曲率K2。因此,可得到由同一批中的多个多层结构表现出的弓形度KF中的较大一致性。特别地,更容易后续对由此制造的多层结构执行一些技术步骤。
控制多层结构的曲率的方向(并且在特定程度上,曲率大小)的能力使得可以遵守制造的持续增加的要求并且可以防止有缺陷的键合或最终破裂,尤其是在后续对多层结构执行技术步骤(热处理等)的情况下。
在一个变形中,卡盘2(或夹持器)被构造成在接触和键合波开始步骤S20(和可选地同样在施加ΔP的之前步骤S15)中加热载体层10。相对于没有进行加热的相同工艺,利用卡盘2施加热允许增强在最终多层结构20中产生凹形弓形度的效果。优选地,加热卡盘达到室温(例如,20℃)和200℃之间的温度。
应该理解,可以变化卡盘表面中的凹槽的空间构造并且变化所施加的压力差ΔP,以控制最终弓形度的值KF达到特定程度。特别地,可以调节这些参数中的至少一个以趋向于所需的弓形度:
-凹槽的宽度;
-布置在卡盘表面中的凹槽的数量(或凹槽的密度);
-凹槽的方向;
-凹槽在卡盘的整个接触表面上的分布等(作为变形,一个或多个凹槽可布置成螺旋形,或者凹槽可被布置成蜘蛛网图案)。
如以上表明的,凹槽的方向可对应于正交(或可选地,非正交)栅格(或棋盘格)。另选地,凹槽可布置成同心环。
另外,凹槽可有利地均匀地布置在卡盘的整个表面上,以向键合界面施加尽可能均匀的应力。凹槽可例如布置在均匀正交(或非正交)栅格中,或另选地,布置成均匀同心环形式,使得凹槽在卡盘整个表面上彼此分开相同距离。
然而,可以设想到凹槽均匀分布在卡盘表面上的变形。
凹槽可例如被构造成在卡盘表面的特定区中比卡盘表面的剩余部分中的凹槽一起更紧密分隔。这个构造使得可以在其中凹槽更紧密间隔的支承区中局部增大多层结构中的曲率。
其中凹槽更紧密间隔的这个区可对应于例如卡盘的外周环,以增大晶圆边缘处的多层结构的曲率。可取决于各种情形的特定状况,设想到卡盘的其它区。
此外,任何类型的沟槽或其它类似的凹痕可起到本发明中的凹槽所起到的作用,只要它们的尺寸允许第一晶圆因施加上述的压力差ΔP而局部变形。因此,针对凹槽选择的尺寸还可取决于第一晶圆(和可选地同样第二晶圆)的机械性质。
可通过加工或任何其它技术从夹持器(卡盘)的表面去除材料,在夹持器(卡盘)中制造例如本发明的凹槽。另选地,可通过在卡盘表面中添加材料或者通过在表面上形成突起以限定各种凹槽的轮廓来形成凹槽。
Claims (9)
1.一种直接键合工艺,该直接键合工艺包括以下步骤:
-将第一晶圆(10)放置(S10)在卡盘(2)的表面(6)上,所述表面包括凹槽(4);
-在所述凹槽中施加第一压力(P1),所述第一压力小于从所述第一晶圆(10)的被暴露面(10b)观察到的第二压力(P2);
-使第二晶圆(16)接触所述第一晶圆(10)的所述被暴露面(10b),然后在保持所述第一压力和所述第二压力的同时,开始键合波在两个晶圆之间的传播。
2.根据权利要求1所述的键合工艺,其中,所述凹槽(4)以正交栅格的形式布置在所述卡盘(2)的整个表面(6)上。
3.根据权利要求1所述的键合工艺,其中,所述凹槽(4)布置成以所述卡盘(2)的中心为中心的同心环的形式。
4.根据权利要求1至3中的任一项所述的键合工艺,其中,所述凹槽(4)均匀地分布于所述卡盘(2)的整个表面(6)上。
5.根据权利要求1至3中的任一项所述的键合工艺,其中,所述凹槽在所述卡盘的表面的一个区中比所述卡盘的表面的剩余部分中的凹槽更紧密地间隔。
6.根据权利要求1至5中的任一项所述的键合工艺,其中,所述第一压力(P1)和所述第二压力(P2)之间的压力差大于或等于3毫巴。
7.根据权利要求6所述的键合工艺,其中,所述压力差在3毫巴到10毫巴之间。
8.根据权利要求1至7中的任一项所述的键合工艺,其中,所述卡盘(2)至少在接触步骤和开始所述键合波的传播的步骤期间加热所述第一晶圆(10)。
9.根据权利要求1至8中的任一项所述的键合工艺,所述键合工艺还包括以下步骤:
-对通过直接键合所述第一晶圆和所述第二晶圆而得到的多层结构(20)进行退火(S25);
-将所述第一晶圆(10)或所述第二晶圆(16)薄化(S30)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1259090 | 2012-09-27 | ||
FR1259090A FR2996052B1 (fr) | 2012-09-27 | 2012-09-27 | Procede de collage par adhesion moleculaire |
PCT/IB2013/002089 WO2014049414A1 (en) | 2012-09-27 | 2013-09-20 | Direct bonding process |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104662649A true CN104662649A (zh) | 2015-05-27 |
CN104662649B CN104662649B (zh) | 2017-12-08 |
Family
ID=47215639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380050458.1A Active CN104662649B (zh) | 2012-09-27 | 2013-09-20 | 直接键合工艺 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN104662649B (zh) |
FR (1) | FR2996052B1 (zh) |
WO (1) | WO2014049414A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110148796A (zh) * | 2019-05-31 | 2019-08-20 | 广东天劲新能源科技股份有限公司 | 一种利用热膨胀系数差异制作弧形电池的加工装置及方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014224588B4 (de) | 2014-12-02 | 2019-08-01 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen eines plattenförmigen metallisierten Keramik-Substrats, Träger zum Herstellen des Substrats und Verwendung des Trägers |
WO2023215598A1 (en) * | 2022-05-05 | 2023-11-09 | Adeia Semiconductor Bonding Technologies Inc. | Low temperature direct bonding |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821376B1 (en) * | 1999-07-12 | 2004-11-23 | Commissariat A L'energie Atomique | Method for separating two elements and a device therefor |
CN1723543A (zh) * | 2002-12-09 | 2006-01-18 | 原子能委员会 | 通过装配受力结构实现一复合结构的方法 |
US20100122762A1 (en) * | 2008-11-16 | 2010-05-20 | Suss Microtec Inc | Method and apparatus for wafer bonding with enhanced wafer mating |
CN102651382A (zh) * | 2011-02-28 | 2012-08-29 | 索尼公司 | 固体摄像元件的制造方法、 固体摄像元件和电子装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1153349A (fr) | 1955-11-15 | 1958-03-05 | Acrow Eng Ltd | échafaudage |
FR2954585B1 (fr) | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
FR2965398B1 (fr) | 2010-09-23 | 2012-10-12 | Soitec Silicon On Insulator | Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay |
-
2012
- 2012-09-27 FR FR1259090A patent/FR2996052B1/fr active Active
-
2013
- 2013-09-20 CN CN201380050458.1A patent/CN104662649B/zh active Active
- 2013-09-20 WO PCT/IB2013/002089 patent/WO2014049414A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821376B1 (en) * | 1999-07-12 | 2004-11-23 | Commissariat A L'energie Atomique | Method for separating two elements and a device therefor |
CN1723543A (zh) * | 2002-12-09 | 2006-01-18 | 原子能委员会 | 通过装配受力结构实现一复合结构的方法 |
US20100122762A1 (en) * | 2008-11-16 | 2010-05-20 | Suss Microtec Inc | Method and apparatus for wafer bonding with enhanced wafer mating |
CN102651382A (zh) * | 2011-02-28 | 2012-08-29 | 索尼公司 | 固体摄像元件的制造方法、 固体摄像元件和电子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110148796A (zh) * | 2019-05-31 | 2019-08-20 | 广东天劲新能源科技股份有限公司 | 一种利用热膨胀系数差异制作弧形电池的加工装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2014049414A1 (en) | 2014-04-03 |
FR2996052A1 (fr) | 2014-03-28 |
FR2996052B1 (fr) | 2015-12-04 |
CN104662649B (zh) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818614B2 (en) | Apparatus for molecular adhesion bonding with compensation for radial misalignment | |
KR101160316B1 (ko) | 점진적인 트리밍 방법 | |
US20120077329A1 (en) | Direct bonding method with reduction in overlay misalignment | |
TWI475640B (zh) | 製造具有電路層轉移的多層結構之方法 | |
US7279779B2 (en) | Substrate assembly for stressed systems | |
JP5448117B2 (ja) | 分子結合による結合方法 | |
JP5462289B2 (ja) | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 | |
KR101238679B1 (ko) | 저압에서의 분자 접착 접합 방법 | |
TW201241955A (en) | Apparatus and a method for direct wafer bonding | |
CN104662649A (zh) | 直接键合工艺 | |
TW201336041A (zh) | 用於電子元件之三維封裝之方法 | |
KR101840718B1 (ko) | 이중층 전이를 위한 기계적 분리 방법 | |
CN104051317A (zh) | 晶片到晶片的熔接结合卡盘 | |
KR102435529B1 (ko) | 층들의 전달 방법 | |
TW202335242A (zh) | 光電器件的轉移方法 | |
US20210375628A1 (en) | Manufacturing method for bonded substrate | |
JP2016127094A (ja) | 半導体装置の製造方法 | |
KR20100044566A (ko) | 반도체 적층 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |