TWI527131B - 以低壓力進行分子黏附鍵結之方法 - Google Patents

以低壓力進行分子黏附鍵結之方法 Download PDF

Info

Publication number
TWI527131B
TWI527131B TW100122921A TW100122921A TWI527131B TW I527131 B TWI527131 B TW I527131B TW 100122921 A TW100122921 A TW 100122921A TW 100122921 A TW100122921 A TW 100122921A TW I527131 B TWI527131 B TW I527131B
Authority
TW
Taiwan
Prior art keywords
wafers
wafer
pressure
bonding
micro
Prior art date
Application number
TW100122921A
Other languages
English (en)
Other versions
TW201214583A (en
Inventor
馬賽爾 伯克卡特
Original Assignee
Ｓ Ｏ Ｉ 科技矽公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓ Ｏ Ｉ 科技矽公司 filed Critical Ｓ Ｏ Ｉ 科技矽公司
Publication of TW201214583A publication Critical patent/TW201214583A/zh
Application granted granted Critical
Publication of TWI527131B publication Critical patent/TWI527131B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

以低壓力進行分子黏附鍵結之方法
本發明與兩個「晶圓」間在低壓下進行一分子黏附鍵結(亦稱為LPB，即「低壓鍵結(Low Pressure Bonding)」)有關。
為獲得高鍵結能量，並限制晶圓週緣鍵結微弱或未鍵結之區域，已知可讓兩個晶圓間在減壓或部分真空的環境下進行分子黏附鍵結，尤其如在文件EP 2 200 077中所述者。在低壓下進行分子黏附鍵結時，啟始兩晶圓間一鍵結波的傳遞(propagation of a bonding wave)所需之應力，小於在環境壓力下所需者。此外，壓力越低，鍵結波在晶圓之間傳遞得越快。
然而，經由兩個晶圓間進行低壓鍵結所獲得之構造，其品質很不固定。事實上，本案申請人已觀察到，兩個晶圓在低壓(通常為一低於或等於1毫巴的壓力)下以分子黏附方式進行鍵結時，在晶圓形變方面產生令人滿意結果的可能性與產生不佳結果的可能性相當，即便使用同一批次的晶圓亦然。鍵結後的結果之所以缺乏可再現性質，原因在於，鍵結波的傳遞可能在進行鍵結本身之前，也就是在晶圓對準及逐步接觸的操作期間，就已因該些晶圓所處之低壓環境而被啟始。
當鍵結波的傳遞在處理晶圓的該些先前步驟期間被啟始時，兩個晶圓的其中之一或全部，就會出現不均勻形變(inhomogeneous deformations)。
這些形變因為無法控制，而且不可逆，故造成許多問題。
該些形變造成許多問題的一特定情況為依據三度空間集積(3D integration)技術所產製之多層半導體構造(亦稱為「多層半導體晶圓」)，該技術牽涉到將形成於一第二晶圓上的至少一層，移轉到被稱為最終底材的一第一晶圓上，其中，第二晶圓係以分子黏附方式與第一晶圓鍵結，且通常會在鍵結後被薄化，該移轉層則對應於第二晶圓中組件已經形成的部份，例如多個微元件。其他對應組件亦可選擇性地形成於第一晶圓中。
在第一晶圓欲裝載微元件的情況下，尤其因為在一特定層上有極小尺寸或極大數量的微元件存在時，每一移轉層，亦即包括該移轉層的每一晶圓，都必須以正確的精確度定置於最終底材(第一晶圓或為單獨存在，或已包括其他移轉層)上，以便與大約為0.3微米的底下層對準。此外，還可能需要在移轉後對該移轉層進行處理，以便，舉例而言，形成其他微元件，露出其表面上的微元件，產生互連，等等；就存在於移轉層中的元件而言，這些處理操作亦必須以極大的精確度進行。
雖然在低壓下進行分子黏附鍵結可獲得一高鍵結能量，不需要為了強化鍵結界面而在高溫下施行回火，因回火可能會損傷微元件，但晶圓內所產生如上所述的不均勻形變，卻可能讓對準移轉前形成的微元件來形成額外微元件這件事變得非常困難或甚至不可能。此類已鍵結晶圓的不均勻形變問題甚至存在於三度空間集積的範圍之外，也就是說，即使在第一晶圓不包括微元件，或第一晶圓之後並沒有要裝載微元件的情況下，不均勻形變也會發生。
就三度空間集積之特定情況而言，在低壓下進行分子鍵結而產生的不均勻形變，之後會導致各層微元件間的失準現象。此一失準現象亦稱為「疊對(overlay)」，參照圖5之敘述，其以達到50 nm的缺陷形式顯現，比底材在分子黏附時所需的對準精確度還小得多。
圖5呈現一三度空間構造400，其係一第一晶圓或初始底材410與一第二晶圓或最終底材420在低壓下進行分子黏附鍵結而獲得，其中，初始底材410上有以微影技術形成之一第一系列微元件411至419，該技術係利用光罩，以界定對應於所要製作之該些微元件之圖案之形成區域。初始底材410在鍵結後已經過薄化，以便移除該層微元件411至419上方的一部分材料，而且，一第二層微元件421至429已水平沿著初始底材410的曝露表面形成。
然而，即便使用定位工具，偏移仍出現在微元件411至419及微元件421至429兩邊的某些微元件之間，如圖5所示之偏移Δ11，Δ22，Δ33，Δ44(分別對應於在成對微元件411/421，412/422，413/423及414/424之間所觀察到的偏移)。
這些偏移並非由初等變換(elementary transformation)(平移，轉動，或兩者皆有)所引起，初等變換可能起因於底材不精確的組合。這些偏移係由不均勻形變所引起，不均勻形變在初始底材鍵結至最終底材期間發生於初始底材的移轉層上。明確而言，此等形變沿著微元件411至419中的某些微元件造成了不一致的局部位移(local displacement)。就移轉後形成於底材曝露表面上的微元件421至429而言，其中某些微元件也顯現出相對於微元件411至419的位置變化，該些位置變化可能達到數百奈米或甚至一微米。
此一發生在兩層微元件間的失準現象(亦稱為「疊對」)可能導致兩層間的微元件短路，堆疊扭曲變形，或連結缺陷。因此，在被移轉的微元件為像素形成之成像器，且移轉後的處理步驟是為了在每一像素上形成彩色濾光片的情況下，可觀察到部分像素的顯色功能有所損失。
此一失準現象亦會導致品質降低及多層半導體晶圓之價值被捏造。隨著對微元件微型化及微元件每層積體密度(integration density)的要求不斷提高，此一失準現象的影響愈形重要。
本發明之一項宗旨在提供一解決方案，其可限制一晶圓或底材在以分子黏附方式鍵結至另一晶圓或底材期間所發生的不均勻形變，但同時保存低壓鍵結的優點。
為達此目的，本發明提供在至少一第一晶圓及一第二晶圓間進行分子黏附鍵結之一種方法，其包括至少一機械調準之步驟，一使兩晶圓互相接觸之步驟，及一啟始兩晶圓間一鍵結波之傳遞之步驟；在該方法中，於機械調準及使兩晶圓互相接觸之該些步驟期間，該些晶圓被置於一第一壓力之環境下，該第一壓力高於或等於一預定之壓力臨界值，而於啟始一鍵結波之傳遞之步驟期間，該些晶圓被置於一第二壓力之環境下，該第二壓力低於該預定之壓力臨界值。
憑藉本發明之方法，便可進行機械調準及使兩晶圓互相接觸之所有步驟，而無需冒著啟始鍵結波之傳遞的風險，因為在該些步驟期間，該些晶圓所在環境之壓力被保持在高於一預定之壓力臨界值，該壓力臨界值係按照該些步驟而選定。因此，藉由控制啟始鍵結波傳遞的時機，亦即，在該些晶圓正確對準且完全接觸時啟始鍵結波之傳遞，即可避免所獲得之構造出現不均勻形變的風險。此外，由於啟始鍵結波之傳遞係在低於該預定之壓力臨界值之第二壓力下發生，亦可因此而獲得優良鍵結，不但「空隙」形態的缺陷極少顯現，形變也受到控制。
在三度空間集積之特定情況下，由於在後續的額外微元件層形成期間，或在兩個晶圓鍵結期間，微元件應互相對準，本發明之方法大幅減低了在此期間發生失準或「疊對」的風險。
根據本發明一要點，該預定之壓力臨界值介於20毫巴及5毫巴之間。
舉例而言，在機械調準及使兩晶圓互相接觸之步驟期間，兩晶圓被置於一約為400毫巴之第一壓力環境下。但該第一壓力可以接近或超過大氣壓力而不會偏離本發明之範圍。
根據本發明之方法一具體實施例，在機械調準及使兩晶圓互相接觸之步驟前，該些晶圓被安排彼此相對，但有至少三個分隔組件間置於兩晶圓間，以便在兩晶圓間保持一空間；該機械調準及使兩晶圓互相接觸之步驟包括：
-　回縮分隔組件其中之一，
-　以一推送裝置向該些晶圓施加一第一側向力，使兩晶圓互相對準，該些晶圓被至少一固持條固定，
-　回縮其餘分隔組件，
-　回縮該推送裝置，
-　以該推送裝置向兩晶圓施加一第二側向力，及
-　回縮該推送裝置。
根據本發明一要點，在啟始一鍵結波傳遞之步驟期間，該些晶圓被置於一低於1毫巴之第二壓力環境下，以自發啟始鍵結波。
根據本發明另一要點，啟始一鍵結波之步驟，包括向兩晶圓其中之一施加一機械性壓力點。
本發明亦與製作一三度空間複合構造之一種方法有關，其包括於一第一晶圓其中一面製作一第一層微元件之一步驟，及至少一機械調準之步驟，及使該含有前述微元件層之第一晶圓面與一第二晶圓面接觸之一步驟，接著為啟始兩晶圓間一鍵結波之傳遞之一步驟；該方法之特徵為，機械調準，使晶圓互相接觸，及啟始晶圓間一鍵結波傳遞之該些步驟，均按照根據本發明之鍵結方法進行。
使用本發明之在低壓下進行分子黏附鍵結之方法，可在一微元件層移轉期間消除或限制失準(「疊對」)現象，並製作出極高品質的多層半導體晶圓。該微元件層可以具體包括影像感測器。
本發明更另亦與一三度空間複合構造有關，其包括一晶圓及以分子黏附方式鍵結於該晶圓上之一半導體晶格材料層，該半導體晶格材料層具有一第一面及一第二面，其中第一面鄰近該半導體晶格材料層與該晶圓間之鍵結界面，第二面與第一面相對，該半導體晶格材料層之第一面包括一第一系列微元件，第二面包括一第二系列微元件，且第二系列微元件對準第一系列微元件，其中，在該構造的整個表面範圍內，第一系列微元件與第二系列微元件間的殘餘對準偏移(residual alignment offsets)均同質地小於100 nm。
由於殘餘對準偏移非常有限，兩個微元件系列的微元件間發生諸如短路，扭曲變形，連結缺陷等製作缺陷的機會便大為減少。在第一系列微元件包括像素形成之成像器，及第二系列微元件包括欲和每一像素對準之彩色濾光片的情況下，所有像素的顯色功能均可獲得確保。
根據本發明一要點，就該構造至少50%的表面範圍內，第一系列微元件與第二系列微元件之間的殘餘對準偏移均小於50 nm。
根據本發明另一要點，該構造具有300 mm或更大之直徑。
仍根據本發明另一要點，該些微元件至少有部分為影像感測器。
本發明一般應用於複合構造之製作，該些複合構造包括至少將一第一底材或晶圓，以分子黏附方式鍵結至一第二底材或晶圓。
分子黏附鍵結本身為一眾所周知的技術。在此提醒，分子黏附鍵結的原理在於使兩個表面直接接觸，亦即，不使用任何特定材料(黏劑，蠟，銅焊，等等)。此一操作要求所要鍵結的該些表面必須足夠平滑，沒有粒子或污染物，且彼此間的距離近到足以啟始接觸，其距離通常小於若干奈米。在此情況下，兩個表面之間的吸引力會大到足以造成一鍵結波的傳遞，進而引起分子黏附(兩個所要鍵結表面的原子或分子間因電子交互作用產生吸引力(凡得瓦力)所引致的鍵結)。
分子黏附的達成，是靠著在一晶圓上引發至少一接觸點與另一晶圓緊密接觸，以便從該接觸點啟始一鍵結波的傳遞。此處，一「鍵結波」係指連結或分子黏附的前端，其係從啟始點開始傳遞，且相當於吸引力(凡得瓦力)從該接觸點傳布至遍及兩晶圓間緊密接觸的整個表面(鍵結表面)。接觸點一般係經由向兩晶圓其中之一的曝露表面施加一機械性壓力而引發。但該接觸點亦可透過讓兩晶圓在一非常低的壓力下接觸而自發產生，該壓力通常低於5毫巴(mbar)，及/或藉由一晶圓對另一晶圓的萬有引力作用而自發產生。
雖然在低壓下進行分子黏附鍵結可提高鍵結品質，但本案申請人已觀察到，如果鍵結(更精確而言，為鍵結波之傳遞)是在機械調準及使晶圓互相接觸之階段期間被啟始，晶圓便可能產生不均勻形變。
因此，本發明提出，將晶圓置於高於一預定之壓力臨界值之一環境下進行機械調準及使晶圓互相接觸之操作，若該環境之壓力低於該預定之壓力臨界值，便有在處理晶圓期間啟始鍵結波傳遞之風險。
「環境壓力」一詞係指自然充滿鍵結腔內的氣壓，亦即不使用幫浦裝置，該壓力相當於鍵結機器所在環境的大氣壓力。前述之壓力臨界值低於大氣壓力。
待前述該些操作完成後，便可將鍵結腔內的壓力減至低於所界定之壓力臨界值，以便啟始兩晶圓間一鍵結波的傳遞。
配合圖1及圖2A至2I之說明，以下敘述根據本發明之方法一實施例，兩晶圓間分子黏附鍵結之一範例。
在圖2A中，一第一晶圓或底材20被置於一鍵結機器100之鍵結腔110內，該鍵結腔包括一底材固持裝置40(步驟S1)。該底材固持裝置40包括一支撐盤40a，其平整度缺陷以小於15微米為佳。該支撐盤40a，舉例而言，經由與支撐盤40a相關之一套靜電或吸附系統，或經由簡單重力，固持住第一晶圓20，以便使該晶圓以分子黏附方式與一第二晶圓或底材30組合。固持晶圓之相關系統(靜電或吸附方式)的使用，以經檢查後不會造成晶圓形變而導致失準(「疊對」)問題增加者為限。
待第一晶圓20固持在支撐盤上後，將三個用來暫時避免兩晶圓互相接觸的分隔組件41至43放入定位。該鍵結機器更另亦包括一推送裝置44，其包括一推送頭441。該推送裝置44被移至介於一回縮位置與一機械調準位置之間；在回縮位置時，推送頭441距離該些晶圓20及30之邊緣有一段距離，且未向晶圓施加任何力(如圖2A所示)，在機械調準位置時，推送頭441緊靠該些晶圓20及30之邊緣，並主要朝著徑向對晶圓施加一對準力；兩個相對的晶圓由二固持條45及46固定，其中，固持條45是為了與分別位於該些晶圓20及30上的對準標記，即「切槽」21及31，交互作用(如圖2B所示)。在機械調準位置時，推送裝置44之推送頭441會靠著該些晶圓施加一推力，以便使其緊靠著該些固持條45及46，並確保該些晶圓互相對準。
接著，將晶圓30擺放在該些分隔組件41至43上，使晶圓30的下表面32面對晶圓20的上表面22(圖2B，步驟S2)。此時，推送裝置44位於機械調準位置，向緊靠該些固持條45及46的該些晶圓施加一固持力。
所欲鍵結之該些晶圓20及30之表面22及32，均已經由一習知之方式整備(研磨，清潔，疏水性/親水性處理，等等)過，以便進行分子黏附。
在後續的操作中，先回縮分隔組件41，然後將推送裝置44移至回縮位置(圖2C，步驟S3)，使晶圓30位於分隔組件41及固持條45的部分下降至晶圓20上。
將推送裝置44再次移至其機械調準位置，以使該些晶圓保持互相對準(圖2D，步驟S4)。將存在於兩晶圓間的其餘分隔組件(在此例中為分隔組件42及43)回縮，但推送裝置44仍在固持晶圓的位置，使其互相對準(圖2E，步驟S5)，此時，該些晶圓20及30受到壓縮應力。接著，將推送裝置44移至回縮位置，以便釋放施加於該些晶圓上的應力，並將晶圓30從緊靠該些固持條45及46的狀態放開，以使其下表面完全靠在晶圓20之上表面(圖2F，步驟S6)。
將推送裝置44又再次移至其機械調準位置，以確保一鍵結波之傳遞啟始前，該些晶圓20及30有正確對準(圖2G，步驟S7)。接著將該推送裝置移至回縮位置，以便釋放施加於該些晶圓20及30的應力(圖2H，步驟S8)。
根據本發明，上述該些步驟S1至S8係在晶圓處於第一壓力P1之一環境下進行。為此，如圖2A至2H所示，該些步驟S3至S8中的對準及使該些晶圓20與30逐步接觸，均在鍵結腔110內進行，而充滿該鍵結腔內之壓力可以等於或高於環境壓力，亦可以低於環境壓力但高於一預定之壓力臨界值。在後者之情況下，該鍵結腔包括部分抽真空裝置，例如一真空幫浦或諸如此類者(未顯示於圖2A至2H)。
更精確而言，且如上文所解釋，該第一壓力P1係高於一預定之壓力臨界值，例如介於20毫巴至5毫巴之間，以免在機械調準及使晶圓互相接觸之該些步驟期間啟始鍵結波之傳遞。確切而言，從步驟S3起，晶圓30之鍵結面32的一部分便與晶圓20之鍵結面22處於接觸狀態。故從此刻開始，如果讓該些晶圓處於壓力低於該臨界值之一環境下，則在處理晶圓期間，尤其在推送裝置接觸該些晶圓期間，或當推送裝置回縮以便晶圓30下降至晶圓20上時，施加於該些晶圓的任何接觸或衝擊，都有可能啟始鍵結波之傳遞。
藉由採用高於該臨界值之一壓力P1，即可避免在本方法此一階段引發鍵結波之傳遞，其可能導致該些晶圓中的不均勻形變及後續的失準(「疊對」)現象。在該些步驟S1至S8中，該些晶圓所處環境之壓力P1可以為固定，也可以為不固定(亦即，在調準及接觸步驟期間，該壓力為可變的)。
在機械調準及使晶圓互相接觸之該些步驟後，接著要進行分子黏附鍵結(步驟S9)。為此，鍵結腔110內的壓力被降至低於該預定之壓力臨界值之第二壓力P2，亦即通常低於20毫巴，較佳者為低於5毫巴，之一壓力。
該些晶圓20及30之間的鍵結波傳遞，可以藉由將鍵結腔內的壓力P2降至極低--通常為低於5毫巴--而自然啟始。
在步驟S9中，該些晶圓所處環境之壓力P2可以為固定，也可以為不固定(亦即，在啟始步驟期間，該壓力為可變的)。
如圖2I所示，亦可以使用配備有一探針51之一工具50來啟始一鍵結波之傳遞，該探針可向晶圓30施加一機械接觸點。有利者為(但並非強制)，探針51向晶圓30施加之機械性壓力受到控制，以便限制接觸點層面的形變。如圖2I非常綱要性地表示，工具50可以包括一測力計53。探針51係連結至測力計53且包括一自由端52，透過該自由端，一機械性壓力被施加至晶圓30，以便在該些晶圓20及30間造成一接觸點。得知工具50與晶圓30的接觸面積52a後，便可藉著控制該工具向晶圓所施予的承載力F(承載力=機械性壓力x承載表面)，施加介於1 MPa及33.3 MPa間之一機械性壓力。以此方式限制在接觸點引發期間施加於兩底材其中之一的壓力，便可在兩晶圓互相接觸的所有面積上進行分子黏附鍵結時，降低產生於晶圓內的不均勻形變。自由端52向晶圓30所施加的承載力則以測力計53監控。
該承載組件，尤其是其要與晶圓接觸之一端，可以為一材料──例如鐵氟龍，聚矽氧，或一聚合物──所製成或包覆。一般而言，該承載組件之一端係由一硬度適中之材料所製成或包覆，以便能夠以一受控制之方式施加壓力。明確而言，太有彈性的材料可能會變形並導致不精準的接觸表面，進而造成所施加之壓力缺乏準確度。而太堅硬的材料則可能在晶圓表面上造成缺陷(印痕)。
此外，在介於機械調準及使晶圓互相接觸之該些步驟與啟始鍵結波傳遞之步驟間之一過渡階段，可再次提高壓力。
本發明之方法可應用於組合任何適合分子鍵結之材料類型，尤其是半導體材料，例如矽或鍺，玻璃，石英，藍寶石，等等。欲組合之晶圓，其直徑可具體為100 mm，150 mm，200 mm，300 mm或450 mm。此外，該些晶圓之大部分表面上，或僅在一有限之區域上，可以包括微元件。
本發明之鍵結方法具體但非限定之一領域，為三度空間構造之製作。
配合圖3A至3D及圖4之說明，以下描述根據本發明一實施例，製作一三度空間構造之一種方法，該方法係將形成於一初始底材上之一微元件層移轉至一最終底材上。
該三度空間構造之製作，係從在一初始晶圓或底材100之表面上形成一第一系列微元件110開始，較佳者為，該初始晶圓或底材為一半導體晶格材料所製(圖3A，步驟S10)。該些微元件110可以全部為元件及/或僅部分為元件。初始底材100可以為一單層構造，例如一層矽，或為一多層構造，例如SOI型態之一構造。該些微元件110係以微影技術形成，該技術利用光罩，以界定對應於所要製作之該些微元件110之圖案之形成區域。以微影技術形成該些微元件110期間，初始底材100被固持在一底材固持裝置120上。該底材固持裝置包括一支撐盤120a，該支撐盤經由與支撐盤120a相關之一套靜電或吸附系統，將初始底材100固定於支撐盤上。
接著，將初始底材100包含該些微元件110之該面101定置，使其與一最終晶圓或底材200之其中一面201相對並接觸(步驟S20，圖3B)，以便透過分子黏附方式鍵結。根據本發明，步驟S20的機械調準及使初始底材100與最終底材200接觸之操作，如上述步驟S3至S8者，係在一壓力高於5毫巴之封閉體或腔內(未顯示於圖3B)進行，以避免在這些步驟進行時啟始鍵結波之傳遞。根據另一種實施例，則是將不包括微元件的最終底材200固持在底材固持裝置上，並將初始底材100置於最終底材200之上。
此外，亦可在初始底材100包含該些微元件110且鄰近其與最終底材200間鍵結界面之該面101，及/或在最終底材200欲鍵結至該面101之面201，形成一層氧化物，例如SiO2。
根據本發明，將互相對準且互相接觸的該些底材100及200所在之腔內或封閉體(未顯示於圖3A至3D)內之壓力降至低於5毫巴時，如上文所解釋，該壓力便可在該些底材間啟始一自發性鍵結(步驟S30，圖3B)。
在多數情況下確實已觀察到，當腔內壓力降至低於5毫巴時──較佳者為低於3毫巴──接觸點的引發及鍵結波的傳遞會自然發生，亦即，不需在該些晶圓上施加額外的機械性壓力。將腔內或封閉體內的壓力降至低於5毫巴，即足以自然引發此啟始。目前咸信，在該些低壓條件下，底下底材所承受的底材重量足以自然啟始分子鍵結。
在腔內壓力未降至低於5毫巴，或未降至無論如何均會確保引發接觸點的情況下，亦可向底材200(最好是在其邊緣附近)施加一機械性壓力Pm，以便在兩底材間引發一接觸點。如上文所指出，該機械性壓力Pm可以介於1 MPa及33.3 MPa之間，且可以施加在小於或等於1 mm2之一承載表面。接觸點的引發會致使鍵結波在初始底材100與最終底材200間的界面傳遞。兩底材接著會以涵蓋其整個接觸表面(鍵結界面)的分子黏附方式鍵結在一起。如此一來，便可在底材100及200間之鍵結界面獲得一層被埋置之該些微元件110。
鍵結之後，如圖3C所呈現，將初始底材100薄化，以便移除存在於第一系列微元件110上方的一部分材料，並形成一半導體晶格材料層110a(步驟S40)。倘若底材100為SOI型態之一底材，則可利用該被埋置之絕緣層，以限定餘留層100a的厚度。如此便獲得一複合構造300，其係由最終底材200，以及對應於初始底材100餘留部分之層100a所形成。初始底材100可具體以化學機械研磨(CMP)或化學蝕刻方式薄化，或以沿著一弱化平面剝離或裂開之方式薄化，該弱化平面係以原子植入方式在底材中預先形成。
如圖3D所示，製作該三度空間構造的下一步驟為，在餘留層100a之曝露面102上形成一第二系列微元件140(圖3D，步驟S50)。該些微元件140可對應於與該些微元件110相輔相成以便形成一完整元件之部分，及/或對應於要和微元件140一同作用之獨立元件。為使形成之該些微元件140對準被埋置之該些微元件110，使用了微影光罩，該微影光罩與形成該些微元件110時所用者相似。和形成該些微元件110時一樣，先將由最終底材200及餘留層100a所形成之複合構造300固持在一底材固持裝置130之支撐盤130a上，該底材固持裝置130與裝置120完全相同。接著，再將微影光罩使用於餘留層100a之自由表面。
在一變化作法中，該三度空間構造係由一堆疊層所形成，其每一層均按本發明之組合方法加以增添，且每一層均與直接相鄰接之層對準。在又另一變化作法中，最終底材200本身亦包括微元件。
憑藉本發明之分子黏附鍵結方法，便可將初始底材100鍵結至最終底材而不發生形變，或至少可將形變減少，如此一來，在初始底材100移轉至最終底材200之前和之後，該些微元件110皆未觀察到明顯的殘餘對準偏移。因此，整個晶圓表面範圍內的殘餘偏移值可予以同質地控制在小於100 nm。在圖式3之特定實施例中，首先，將初始底材100──其表面101上包括第一系列微元件110──定置於一鍵結支撐上。接著，將一最終晶圓或底材200定置於初始底材100上，其表面201與底材100之表面101相對並互相接觸。自發性鍵結──亦即在未施加額外機械性壓力之情況下，當壓力減至低於5毫巴時(最好低於3毫巴)，所觀察到自然啟始之鍵結──可在整個晶圓表面範圍內將第一系列微元件110及第二系列微元件140中互相對準且成對之微元件間之殘餘對準偏移值Δrao同質地限制在小於100 nm；而在至少50%的晶圓表面範圍內，自發性鍵結可將殘餘對準偏移值Δrao限制在小於50nm。
如此一來，縱然該些微元件140的尺寸極小(例如<1 μm)，也可容易地對準該些微元件110而形成，甚至在初始底材移轉後亦然。如此便可，舉例而言，將存在於兩層內之微元件，或存在於同一層兩個不同面上之微元件，以金屬連結方式彼此互連，同時將不良互連的風險降到最低。
因此，本發明之鍵結方法可在該些晶圓於低壓下進行分子鍵結時，限制其不均勻形變現象。在該些晶圓包括微元件之特定情況下，當一電路層移轉至另一層或一支撐底材時，本發明之方法最終可消除移轉期間所發生之失準(「疊對」)現象，並可製作出極高品質的多層半導體晶圓。
100．．．第一晶圓
110．．．微元件
20．．．第一晶圓
21、31．．．切槽
22、32．．．表面
30．．．第二晶圓
40．．．底材固持裝置
40a、120a．．．支撐盤
41、42、43．．．分隔組件
44．．．推送裝置
441．．．推送頭
45、46．．．二固持條
50．．．工具
51．．．探針
52．．．自由端
52a．．．接觸面積
53．．．測力計
200．．．最終晶圓
100a．．．餘留層
300．．．複合構造
120130．．．底材固持裝置
130a．．．支撐盤
經由給予非限定性質範例之方式並參閱所附圖式之說明，從以下具體實施例之敘述，本發明之其他特徵及優點將更為彰顯；圖式之中：
-　圖1為本發明一種分子黏附鍵結方法之一步驟流程圖，該分子黏附鍵結方法圖示於圖2A至2I，
-　圖2A至2I為根據本發明一實施例，一種分子黏附鍵結方法之示意圖，
-　圖3A至3D為示意圖，其呈現使用本發明之分子黏附鍵結方法製作一三度空間構造，
-　圖4為製作三度空間構造期間所進行步驟之一流程圖，該三度空間構造之製作圖示於圖3A至3D，
-　圖5為一示意圖，其呈現一根據習知技術在低壓下進行分子黏附鍵結後之三度空間構造。
100．．．鍵結機器
110．．．鍵結腔
20．．．第一晶圓
21、31．．．切槽
22、32．．．表面
30．．．第二晶圓
40．．．底材固持裝置
40a．．．支撐盤
41、42、43．．．分隔組件
44．．．推送裝置
441．．．推送頭
45、46．．．二固持條

Claims (15)

  1. 一種經由分子黏附以鍵結至少一第一晶圓及一第二晶圓之方法，其包括：將該第一及第二晶圓置於具有高於一預定臨界壓力之一第一壓力(P1)之環境下，其高於該預定臨界壓力之壓力防止了自發性鍵結波傳遞之啟始，然後使該第一晶圓及該第二晶圓互相對準及接觸；以及在該些晶圓互相對準及接觸後，僅經由將該環境內之壓力降至低於該臨界壓力之一第二壓力(P2)而在該第一及第二晶圓之間自發啟始一鍵結波之傳遞，其中該些晶圓係經由向該些晶圓其中一者之邊緣施加一側向力而互相對準。
  2. 如申請專利範圍第1項之方法，其中該預定臨界壓力介於20毫巴及5毫巴之間。
  3. 如申請專利範圍第1項之方法，其更包括：將該第一晶圓及該第二晶圓安排成使欲互相接觸之該些表面彼此相對，同時插入分隔組件，以在兩晶圓間保持一空間；以及向該些晶圓施加一側向力，以使該些晶圓互相對準。
  4. 如申請專利範圍第1項之方法，其中該第二壓力(P2)低於1毫巴。
  5. 如申請專利範圍第1項之方法，其中該第一晶圓及該第二晶圓具有與一固持條交互作用之對準標記，且其中該側向力之施加，係為了使該些晶圓緊靠著至少與該些對準標記交互作用之該固持條。
  6. 一種經由分子黏附以鍵結至少一第一晶圓及一第二晶圓之方法，其包括：將該第一及第二晶圓置於具有高於一預定臨界壓力之一第一壓力(P1)之環境下，其高於該預定臨界壓力之壓力防止了自發性鍵結波傳遞之啟始，然後使該第一晶圓及該第二晶圓互相對準及接觸；將該第一晶圓及該第二晶圓安排成使欲互相接觸之該些表面彼此相對，同時在兩晶圓間插入至少三個分隔組件，以在該些晶圓間保持一空間；向該些晶圓施加一側向力，以使該些晶圓互相對準；以及 在該些晶圓互相對準及接觸後，經由將該環境內之壓力降至低於該臨界壓力以使鍵結波傳遞能夠啟始之一第二壓力(P2)，而在該第一及第二晶圓之間啟始一鍵結波之傳遞；其中該側向力經由一推送裝置施加於該些晶圓之邊緣，該推送裝置係從一回縮位置移動到一調準位置。
  7. 如申請專利範圍第6項之方法，其中使該第一晶圓及該第二晶圓互相對準及接觸包括：以一推送裝置向該些晶圓之邊緣施加一第一側向力，以使兩晶圓互相對準，其中該些晶圓被至少一固持條所固定；回縮該些分隔組件其中一者；回縮該推送裝置，以使位於該回縮分隔組件處之該第二晶圓之一部分得以下降至該第一晶圓上；以該推送裝置向兩晶圓之邊緣施加一第二側向力；回縮其餘兩個分隔組件；回縮該推送裝置，以使該第二晶圓之下表面靠著該第一晶圓之上表面；以該推送裝置向兩晶圓之邊緣施加一第三側向力，以使兩晶圓保持互相對準；以及在該鍵結波之傳遞啟始前，回縮該推送裝置。
  8. 如申請專利範圍第6項之方法，其中該鍵結波之啟始係經由向兩晶圓其中之一施加一機械性壓力點。
  9. 如申請專利範圍第8項之方法，其中向兩晶圓其中之一施加之該機械性壓力點介於1MPa及33.3MPa之間。
  10. 一種製作一三度空間複合構造之方法，其包括：提供一第一晶圓，該第一晶圓在其一面上包含一第一微元件層；將該第一晶圓及一第二晶圓置於具有高於一預定臨界壓力之一第一壓力(P1)之環境下，其高於該預定臨界壓力之壓力防止了自發性鍵結波傳遞之啟始；在該第一壓力環境下，使該第一及第二晶圓互相對準；使包含該微元件層之該第一晶圓之該面與一第二晶圓之一面接觸；以及在該些晶圓互相對準及接觸後，僅經由將該環境內之壓力降至低於該臨界壓力之一第二壓力(P2)而在該第一及第二晶圓之間自 發啟始一鍵結波之傳遞，其中該些晶圓係經由向該些晶圓其中一者之邊緣施加一側向力而互相對準。
  11. 如申請專利範圍第10項之方法，其更包括在鍵結後薄化該第一晶圓以形成一薄層。
  12. 如申請專利範圍第11項之方法，其更包括在鍵結該第一及第二晶圓前，於該第一晶圓中具有該第一微元件層之該面之相對面上製作一第二微元件層。
  13. 如申請專利範圍第11項之方法，其更包括在鍵結該第一及第二底材之前，於該第一底材中包含該第一系列微元件之該面上形成一層氧化物層。
  14. 如申請專利範圍第11項之方法，其中該第一底材為一絕緣體上矽構造。
  15. 如申請專利範圍第11項之方法，其中至少該第一晶圓上之該第一微元件層為影像感測器。
TW100122921A 2010-08-11 2011-06-29 以低壓力進行分子黏附鍵結之方法 TWI527131B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1056566A FR2963848B1 (fr) 2010-08-11 2010-08-11 Procede de collage par adhesion moleculaire a basse pression

Publications (2)

Publication Number Publication Date
TW201214583A TW201214583A (en) 2012-04-01
TWI527131B true TWI527131B (zh) 2016-03-21

Family

ID=43617963

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103113917A TW201428859A (zh) 2010-08-11 2011-06-29 以低壓力進行分子黏附鍵結所製之三度空間複合構造
TW100122921A TWI527131B (zh) 2010-08-11 2011-06-29 以低壓力進行分子黏附鍵結之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103113917A TW201428859A (zh) 2010-08-11 2011-06-29 以低壓力進行分子黏附鍵結所製之三度空間複合構造

Country Status (7)

Country Link
EP (1) EP2418678B1 (zh)
JP (1) JP5419929B2 (zh)
KR (1) KR101238679B1 (zh)
CN (1) CN102376623B (zh)
FR (2) FR2963848B1 (zh)
SG (1) SG178659A1 (zh)
TW (2) TW201428859A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978297A1 (fr) * 2011-07-23 2013-01-25 Soitec Silicon On Insulator Reduction d'interferences mecaniques dans un systeme de collage de substrats a basse pression
FR2992772B1 (fr) * 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
FR2997224B1 (fr) * 2012-10-18 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
JP6570636B2 (ja) 2014-12-23 2019-09-04 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を仮固定するための方法と装置
KR102494914B1 (ko) * 2016-02-16 2023-02-01 에베 그룹 에. 탈너 게엠베하 기판을 접합하기 위한 방법 및 장치
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN112635362B (zh) * 2020-12-17 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
WO1999039380A1 (fr) * 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JP2000199883A (ja) * 1998-10-29 2000-07-18 Fujitsu Ltd 反射型プロジェクタ装置
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
WO2006038030A2 (en) * 2004-10-09 2006-04-13 Applied Microengineering Limited Equipment for wafer bonding
JP2009094164A (ja) * 2007-10-04 2009-04-30 Toshiba Corp インバータ装置における電力用半導体素子
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
JP2010021326A (ja) * 2008-07-10 2010-01-28 Sumco Corp 貼り合わせウェーハの製造方法
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP5668275B2 (ja) * 2009-04-08 2015-02-12 株式会社Sumco Ｓｏｉウェーハの製造方法及び貼り合わせ装置

Also Published As

Publication number Publication date
TW201428859A (zh) 2014-07-16
FR2963848A1 (fr) 2012-02-17
KR101238679B1 (ko) 2013-03-04
EP2418678A2 (en) 2012-02-15
JP2012039095A (ja) 2012-02-23
TW201214583A (en) 2012-04-01
KR20120015266A (ko) 2012-02-21
FR2963848B1 (fr) 2012-08-31
SG178659A1 (en) 2012-03-29
FR2969378A1 (fr) 2012-06-22
JP5419929B2 (ja) 2014-02-19
EP2418678A3 (en) 2012-02-29
CN102376623A (zh) 2012-03-14
EP2418678B1 (en) 2014-10-15
CN102376623B (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
TWI527131B (zh) 以低壓力進行分子黏附鍵結之方法
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
US8575002B2 (en) Direct bonding method with reduction in overlay misalignment
US8163570B2 (en) Method of initiating molecular bonding
JP5448117B2 (ja) 分子結合による結合方法
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
KR101189714B1 (ko) 분자 결합에 의한 웨이퍼 조립 방법
WO2012113799A1 (en) Apparatus and method for direct wafer bonding