CN102376623A - 低压下的分子粘附键合方法 - Google Patents

低压下的分子粘附键合方法 Download PDF

Info

Publication number
CN102376623A
CN102376623A CN2011102295189A CN201110229518A CN102376623A CN 102376623 A CN102376623 A CN 102376623A CN 2011102295189 A CN2011102295189 A CN 2011102295189A CN 201110229518 A CN201110229518 A CN 201110229518A CN 102376623 A CN102376623 A CN 102376623A
Authority
CN
China
Prior art keywords
wafer
bonding
wafers
pressure
molecule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102295189A
Other languages
English (en)
Other versions
CN102376623B (zh
Inventor
M·布鲁卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102376623A publication Critical patent/CN102376623A/zh
Application granted granted Critical
Publication of CN102376623B publication Critical patent/CN102376623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种低压下的分子粘附键合方法，这种至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法至少包括机械对准步骤、使两个晶片(20，30)相接触的步骤以及在两个晶片之间引发键合波的传播的步骤。在机械对准步骤和使两个晶片相接触的步骤中，所述晶片被置于具有大于或等于预定压强阈值的第一压强(P1)的环境中。在引发键合波的传播的步骤中，所述晶片(20，30)被置于具有小于所述预定压强阈值的第二压强(P2)的环境中。

Description

低压下的分子粘附键合方法
技术领域
本发明涉及在低压下进行的两个“晶片”之间的分子粘附键合(也被称为“低压键合”LPB)。
背景技术
为了获得高键合能和限制晶片外周的弱键合或未键合区域，已知在较低的压强或部分真空下执行两个晶片之间的分子粘附键合，如文件EP 2 200 077中特别描述的那样。在分子粘附键合过程中，在低压下，用于引发两个晶片之间的键合波传播所需要的力小于环境压强下所需要的力。此外，压强越低，键合波在两个晶片之间传播的越快。
但是，通过两个晶片之间的低压键合获得的结构的质量是可变的。事实上，中请人观察到，在低压下，典型地在小于或等于1毫巴的压强下，通过分子粘附在两个晶片之间执行的键合在晶片变形方面得到非常满意的结果和很差的结果的可能性是均等的，即使是来自于同一批次的晶片也是如此。键合后的结果缺乏重复性的这种现象的原因在于，由于晶片处于促使引发键合波传播的低压环境，在执行实质上的键合之前的晶片对准和逐渐接触的操作过程中，可能会引发键合波的传播。
当在这些预先处理晶片的步骤中引发键合波的传播时，可能会在一个或两个晶片上出现不均匀的变形。
这些变形会造成问题，因为它们是不可控的和不可逆的。
这些不均匀变形的出现会造成问题的一种特殊情况是根据三维集成(3D集成)技术制造的多层半导体结构(也被称为“多层半导体晶片”)，该技术包括将形成的至少一层从第二晶片转移到被称为最终衬底的第一晶片上，该层通过分子粘附键合到第一晶片上，并且通常在键合之后被减薄，该层对应于第二晶片中形成有元件(例如多个微型元件)的部分。其他相应的元件可以选择性地形成在第一晶片中。
在用于容纳微型元件的第一晶片的情况下，特别是由于指定层上存在的微型元件的非常小的尺寸或者庞大的数量，每个转移层，即每个包括该层的晶片必须以正确的精度置于最终衬底(第一晶片独自或者已经包括其它的转移层)上，以便符合与下方层的大约0.3微米的对准。此外，在层被转移之后，可能需要对层进行处理，例如为了形成其它微型元件、为了显露表面上的微型元件、为了产生互连等等，还必须以与层中存在的元件有关的非常高的精度来执行这些处理操作。
尽管低压下的分子粘附键合可以获得高键合能，而不需要在高温下执行用于加强键合界面的退火，这种退火可能会破坏微型元件，但是如上文所述的晶片中产生的不均匀变形导致形成与转移之前形成的微型元件对准的另外的微型元件是很难的，甚至是不可能的。即使是在3D集成的范围之外，也就是说在第一晶片不包括微型元件或者以后不用于容纳微型元件的情况下，这类键合晶片不均匀变形的问题也仍然存在。
在3D集成的特殊情况下，低压分子键合所产生的不均匀变形随后引起各层的微型元件末对准的现象。参考图5描述的也被称为“重叠(overlay)”的这种未对准现象以大约50nm的缺陷形式出现，比分子键合时衬底的对准精度低得多。
图5显示了通过第一晶片或初始衬底410和第二晶片或最终衬底420之间的低压下的分子粘附键合获得的三维结构400，借助于可以限定用于形成与将要制造的微型元件对应的图案的区域的掩模，通过光刻在第一晶片或初始衬底410上形成第一系列的微型元件411至419。在键合之后减薄初始衬底410，以便去除微型元件411至419那一层上方存在的材料部分，并且与初始衬底410的暴露表面齐平地形成第二层微型元件421至429。
但是，即使当使用定位工具时，一方面的微型元件411至419中的某一些与另一方面的微型元件421至429中的某一些之间也存在偏移，例如图5所示的偏移Δ11、Δ22、Δ33、Δ44(分别对应于在微型元件对411/421、412/422、413/423和414/424之间观察到的偏移)。
这些偏移不是来源于衬底的不精确组装所产生的初等变换(elementary transformation)(平移、旋转或其组合)。这些偏移是由来自于初始衬底的层在其键合到最终衬底的过程中出现的不均匀变形所引起的。具体而言，这些变形引起与某些微型元件411至419水平的不均匀的局部位移。同样地，转移之后在衬底的暴露表面上形成的某些微型元件421至429显现出关于这些微型元件411至419的位置变化，这些位置变化可能是几百纳米左右，或者甚至是一微米。
这种微型元件的两层之间的未对准现象(也称作“重叠”)可能引起短路、堆叠中的扭曲、或者两层微型元件之间的连接缺陷。因此，在被转移的微型元件是通过像素形成的成像器并且转移后的处理步骤是用于在这些像素的每一个上形成滤色器的情况下，在这些像素的某一些当中观察到着色功能的损失。
未对准现象还导致所制造的多层半导体晶片的质量和价值下降。由于对微型元件小型化以及每一层的集成密度日渐提高的要求，这种现象的影响变得越来越大。
发明内容
本发明的目的在于提供一种解决方案，其可以限制晶片或衬底在其通过分子粘附键合到另一晶片或衬底的过程中出现的不均匀变形，同时寸保留低压键合的优点。
为此目的，本发明提供一种至少第一晶片和第二晶片之间的分子粘附键合方法，至少包括机械对准步骤、使两个晶片相接触的步骤以及在两个晶片之间引发键合波的传播的步骤，在该方法中，在所述机械对准步骤和使两个晶片相接触的步骤中，所述晶片被置于具有大于或等于预定压强阈值的第一压强的环境中，在引发键合波的传播的步骤中，所述晶片被置于具有小于所述预定压强阈值的第二压强的环境中。
凭借本发明的方法，可以执行所有的机械对准和使晶片相接触的步骤，而不会有引发键合波的传播的风险，因为晶片的环境压强被保持在相应地在这些步骤中选择的预定阈值以上。因此，通过控制引发键合波的传播的时刻，即晶片被正确对准并且完全接触的时寸刻，避免了所得到的结构中的不均匀变形的风险。此外还获得良好的键合，显现出很少的“空洞”型缺陷和受控的变形，因为键合波传播的引发是在小于预定压强阈值的第二压强下发生的。
在3D集成的特殊情况下，这大大降低了后续形成额外的微型元件层的过程中或者均包括将被手动对准的微型元件的两个晶片的键合过程中的未对准或“重叠”的风险，。
根据本发明的一方面，所述预定压强阈值介于20毫巴和5毫巴之间。
例如，在机械对准和使两个晶片相接触的步骤中，两个晶片被放置在具有大约400毫巴的第一压强的环境中。不过，第一压强可以接近或超过大气压强，而不会脱离本发明的范围。
根据本发明的方法的特殊实施例，在机械对准和使两个晶片相接触的步骤之前，所述晶片被设置成彼此相对，同时在两个晶片之间嵌入至少三个间隔元件，以便保持两个晶片之间的间隔，机械对准和使两个晶片相接触的步骤包括：
-撤回(retract)所述间隔元件的其中之一，
-通过推动器在所述晶片上施加第一侧力，以便使两个晶片互相对准，所述晶片被至少一个保持手指保持，
-撤回其他的间隔元件，
-撤回所述推动器，
-通过所述推动器在两个晶片上施加第二侧力，以及
-撤回所述推动器。
根据本发明的一方面，在引发键合波的步骤中，晶片被置于具有小于1毫巴(mbar)的第二压强的环境中，以便自然地引发键合波。
根据本发明的另一方面，引发键合波的步骤包括在两个晶片其中之一上施加机械压强点。
本发明还涉及一种用于制造三维复合结构的方法，包括在第一晶片的一个面上制造第一层微型元件的步骤，至少机械对准的步骤，以及使所述第一晶片的包括该层微型元件的面与第二晶片的面相接触的步骤，以及之后的在两个晶片之间引发键合波的传播的步骤，其特征在于，根据本发明的键合方法来执行机械对准步骤、使晶片相接触的步骤以及在晶片之间引发键合波的传播的步骤。
使用本发明的方法来在低压下执行分子粘附键合可以在微型元件的层的转移过程中消除或限制未对准(“重叠”)现象，并且产生非常优质的多层半导体晶片。微型元件的层可以特别包括图像传感器。
本发明还涉及一种三维复合结构，包括晶片和通过分子粘附键合到所述晶片上的半导体晶体材料层，所述半导体晶体材料层具有位于所述半导体晶体材料层和所述晶片之间的键合界面附近的第一面以及与所述第一面相对的第二面，所述半导体晶体材料层在其第一面上包括第一系列微型元件并且在其第二面上包括与第一系列微型元件对准的第二系列微型元件，
其中第一系列微型元件与第二系列微型元件之间的残余对准偏移在所述结构的整个表面上均匀地小于100nm。
通过这种有限的残余对准，大大减少了制造缺陷的出现，例如短路、扭曲或两个系列的微型元件的微型元件之间的连接缺陷。在第一系列的微型元件包括通过像素形成的成像器而第二系列的微型元件包括将与每个像素对准的滤色器的情况下，可以确保所有像素的着色功能。
根据本发明的一方面，第一系列微型元件与第二系列微型元件之间的残余对准偏移在所述结构的至少50％的表面上小于50nm。
根据本发明的另一方面，所述结构具有300mm或更大的直径。
根据本发明的另一方面，所述微型元件中的至少一些是图像传感器。
附图说明
通过接下来参考附图通过非限制性示例给出的本发明的特殊实施例的描述，本发明的其他特征和优点将得以显现，其中：
图1是图2A至图2I所显示的本发明的分子粘附键合方法的步骤的流程图，
图2A至图2I是根据本发明的实施例的分子粘附键合方法的示意图，
图3A至图3D是显示使用根据本发明的分子粘附键合方法的三维结构制造的示意图，
图4是图3A至图3D中所显示的三维结构制造过程中所执行的步骤的流程图，
图5是根据现有技术的低压下分子粘附键合之后的三维结构的示意图。
具体实施方式
本发明一般应用于至少包括第一衬底或晶片到第二衬底或晶片的分子粘附键合的复合结构的制造。
分子粘附键合本身是公知的技术。在此提醒，分子粘附键合的原理是基于使两个表面直接接触，即不使用特殊材料(粘合剂、蜡、钎焊等等)。这种操作要求待键合的表面足够光滑，没有颗粒或污染物，并将它们靠得足够近，以便可以引发接触，典型的距离小于几纳米。在这种情况下，两个表面之间的吸引力足够高，能够使引起分子粘附(两个待键合表面的原子或分子之间的电子相互作用的全部吸引力(范德华力)所引起的键合)的键合波传播。
在一个与另一晶片紧密接触的晶片上引发至少一个接触点，以便触发键合波从该接触点传播，通过这种方式实现分子粘附。这里，“键合波”是指从引发点传播并对应于吸引力(范德华力)从接触点开始在两个晶片之间的紧密接触的整个表面(键合界面)上的扩散的连接或分子粘附的前缘(front)。通常通过对两个晶片之一的暴露表面施加机械压强来引发接触点。不过，通过令两个相接触的晶片承受非常低的压强(典型地小于5毫巴(mbar))和/或通过一个晶片对另一个晶片的重力作用，可以自然产生该接触点。
尽管低压下的分子粘附键合可以改善键合的质量，但申请人观察到，如果在机械对准和使晶片相接触的阶段中引发键合，更确切地说是键合波的传播，则可能在晶片中产生不均匀变形。
为此目的，本发明提出通过将晶片置于具有高于预定压强阈值的压强的环境中来执行机械对准和使晶片接触的操作，当低于预定压强阈值时，在晶片处理过程中存在引发键合波在两个晶片之间传播的风险。
术语“环境压强”用于表示键合腔中自然存在(即不使用泵装置)的压强，该压强对应于键合机所在的环境的大气压强。压强阈值小于大气压强。
一旦这些操作已经执行，则可以将腔的压强降到所限定的压强阈值以下，以便能够引发键合波在两个晶片之间的传播。
现在参考图1和图2A至图2I来描述根据本发明的方法的实施例的两个晶片之间的分子粘附键合的示例。
在图2A中，将第一晶片或衬底20置于键合机100的腔110中，所述腔包括衬底保持装置40(步骤S1)。衬底保持装置40包括具有优选小于15微米的平面度缺陷(planarity defect)的支撑板40a。为了通过分子粘附将第一晶片20与第二晶片或衬底30组装，支撑板40a例如通过与支撑板40a联合的静电或抽吸系统或者通过简单的重力的方式保持第一晶片20。只要确认用于保持晶片的联合系统(静电或抽吸)不使晶片变形，从而不导致未对准问题(“重叠”)的增加，就可以使用。
一旦晶片20被保持在支撑板上，在适当的位置上放上三个用于暂时防止两个晶片之间的接触的隔离元件41至43。此外，键合机包括推动器44，推动器44包括头部441。将推动器44置于撤回位置和机械对准位置之间，在撤回位置上，头部441离晶片20和晶片30的边缘有一距离，不在晶片上施加力(如图2A所示)，在机械对准位置上，头部441紧靠晶片20和晶片30的边缘并且主要在径向方向上对被两个保持手指45和46保持在相反侧的两个晶片施加对准力，于指45用于与在晶片20和30分别的“凹口”21和31形式制作的对准标记相互作用(如图2B所示)。在其对准位置上，推动器44的头部441对晶片施加推力，从而能够将晶片置于紧靠保持手指45和保持手指46的位置，并且确保它们的对准。
然后将晶片30放置到间隔元件41至43上，从而将晶片30的下表面或面32设置成面对晶片20的上表面22(图2B，步骤S2)。此时，推动器44处于其机械对准位置，并且对晶片施加抵靠手指45和46的保持力。
以公知的方式制备晶片20和晶片30分别的将被键合的表面22和表面32(抛光、清洗、疏水/亲水处理等等)，以便允许分子键合。
在后续的操作过程中，将间隔元件41撤回，并将推动器44置于其撤回位置(图2C，步骤S3)，使得晶片30的处于间隔元件41和保持手指45的位置的部分下降到晶片20上。
然后再次将推动器44置于其对准位置上，以便保持晶片对准(图2D，步骤S4)。撤回两个晶片之间仍存在的间隔元件，在这种情况下即间隔元件42和43，而推动器44仍处在其保持晶片对准的位置上(图2E，步骤S5)，此时晶片20和晶片30经历压缩应力。然后将推动器44放置到其撤回位置上，以便使施加到晶片上的应力松弛，并且释放被保持抵靠在手指45和46上的晶片33，允许其下表面完全靠在晶片20的上表面上(图2F，步骤S6)。
再次将推动器44放置在其机械对准位置上，以便确保在引发键合波的传播之前，晶片20和晶片30完全对准(图2G，步骤S7)。然后将推动器放置在其撤回位置上，以便使施加到晶片20和晶片30上的应力松弛(图2H，步骤S8)。
根据本发明，执行上文所描述的步骤S1至步骤S8时将晶片置于第一压强P1下的环境当中。为此目的，如图2A至图2H所示，在腔110中执行对准和逐渐使晶片20和晶片30接触的步骤S3至步骤S8，腔110中的压强可以等于或大于环境压强，或者是小于环境压强但大于预定压强阈值的压强。在第二种情况下，腔包括部分抽空装置(partialevacuation means)，例如真空泵等等(图2A至图2H中未表示)。
更确切地说，如上文所述，第一压强P1大于例如介于20毫巴和5毫巴之间的预定压强阈值，以便防止在机械对准和使晶片相接触的步骤中引发键合传播。具体而言，从步骤S3起，晶片30的键合面31的一部分与晶片20的键合面21接触。因此，从这一刻起，如果晶片被放置到压强小于压强阈值的环境当中，则在晶片处理过程中，特别是在推动器与晶片之间的接触过程中或者当推动器撤回以使晶片30下降到晶片20上时，任何接触或施加到晶片上的振动都容易引发键合波的传播。
通过采用高于阈值的压强P1，在方法的这一阶段中，可以避免触发可能引起晶片中的不均匀变形和后续的未对准现象(“重叠”)的键合波的传播。在步骤S1至步骤S8中晶片所处的环境的压强P1可以是恒定的，也可以不是恒定的(即在对准和接触步骤中，压强P1可能是可变的)。
在机械对准和使晶片相接触的步骤之后，执行分子粘附键合(步骤S9)。为此目的，将腔110的压强降低到小于压强阈值的第二压强P2，即典型地小于20毫巴、优选地小于5毫巴的压强。
通过将腔中的压强P2降低到非常低的值，典型地小于5毫巴，可以在晶片20和晶片30之间自然地开始引发键合波传播。
晶片在步骤S9中所处的环境的压强P2可以是恒定的，也可以不是恒定的(即在引发步骤中，压强P2可能是可变的)。
如图2I所示，另一选择是可以通过装备有可以在晶片30上施加机械接触点的探针51的工具50来执行键合波的传播的引发。有利地但并非强制性地，可以控制探针51施加到晶片30上的机械压强，以便限制接触点水平上的变形。如图2I中示意性地显示的，工具50可以包括测力计(dynamometer)53。探针51连接到测力计53并且包括自由端52，通过自由端52在晶片30上施加机械压强，以便引发两个晶片20和晶片30之间的接触点。已知工具50与晶片30的接触面积52a的值，可以通过控制工具施加到晶片上的承载力(bearing force)F来施加介于1MPa和33.3MPa之间的机械压强(承载力＝机械压强x承载面)。在引发接触点的过程中，通过这样限制施加到两个衬底其中之一上的压强，可以降低晶片中产生的不均匀变形，同时在两个晶片相接触的全部表面上执行分子粘附键合。通过测力计53来监测端部52在晶片30上施加的承载力。
承载元件，更特别地，承载元件用于与晶片相接触的端部可由诸如Teflon
Figure BSA00000555128400091
硅树脂或聚合物的材料制成或覆盖。一般而言，承载元件的端部是由足够刚硬的材料制成或覆盖，以便能够以受控方式施加压强。具体而言，过于柔软的材料可能变形或导致不精确的接触面，因此导致所施加的压强丧失精确性。此外，过于刚硬的材料可能导致在晶片表面上形成缺陷(痕迹)。
此外，可以在机械对准和使晶片相接触的步骤和引发键合波传播的步骤之间的过渡阶段中再次提高压强。
本发明的方法适用于组装适用于分子键合的任何类型的材料，特别是半导体材料，例如硅或锗、玻璃、石英、蓝宝石等等。待组装的晶片可以特别具有100mm、150mm、200mm、300mm或450mm的直径。晶片还可以在其大部分表面上或者只在有限的区域上包括微型元件。
本发明的键合方法的一个特殊的但并非唯一的领域是三维结构的制造领域。
现在参考图3A至图3D和图4来描述根据本发明的实施例通过将形成在初始衬底上的微型元件的层转移到最终衬底上来制造三维结构的方法。
三维结构的制造开始是在优选地由半导体晶体材料制成的初始晶片或衬底100的表面上形成第一系列的微型元件110(图3A，步骤S10)。微型元件110可以是完整的元件和/或只是元件的一部分。初始衬底100可以是单层结构，例如一层硅，或者可以是多层结构，例如SOI型结构。借助于可以限定用于形成与将要制造的微型元件110对应的图案的区域的掩模，通过光刻来形成微型元件110。在通过光刻形成微型元件110的过程中，初始衬底100被保持在衬底保持装置120上。衬底保持装置包括支撑板120a，例如通过与支撑板120a联合的静电或抽吸系统将初始衬底100压在支撑板120a上。
然后，为了通过分子粘附键合，将初始衬底100的包括微型元件110的面101放置成面对并接触最终晶片或衬底200的面201(步骤S20，图3B)。根据本发明，在压强大于5毫巴的罩或腔(图6B中未表示)中执行机械对准和使初始衬底100与最终衬底200相接触的步骤S20，例如上文所述的步骤S3至S8，以便避免在这些步骤中引发任何键合波传播。根据可选实施例，被衬底保持装置保持的是没有微型元件的最终衬底200，而初始衬底100被置于最终衬底200的顶部。
此外，可以在初始衬底100的包括微型元件110并且位于初始衬底100与最终衬底200之间的键合界面附近的面101上和/或最终衬底200的将被键合到面101上的面201上形成诸如SiO2的氧化物层。
根据本发明，将容纳彼此相接触的对准衬底100和200的腔或罩(图3A至图3D中未表示)中的压强降至小于5毫巴的值，如上文所述，该值能够自然地引发衬底之间的键合(步骤S30，图3B)。
实际上在多数情况下已经观察到，腔内压强下降到小于5毫巴、优选地小于3毫巴的值，会自然地发生接触点和键合波传播的引发，也就是说不需要在晶片上施加额外的机械压强。将腔或罩中的压强降至低于5毫巴足以自然地触发该引发。目前相信，在这些低压条件下，下方衬底上的衬底的重量足以自然地引发分子键合。
在腔内压强没有降至小于5毫巴或者在任何情况下确保接触点的引发的情况下，也可以通过在衬底200上施加机械压强Pm，优选地在其边缘附近机械压强Pm，在两个衬底之间引发接触点。如上文所述，压强Pm可以介于1MPa和33.3MPa之间，并且施加在小于或等于1mm2的承载面上。接触点的引发导致键合波在初始衬底100与最终衬底200之间的界面上传播。然后两个衬底在其整个相接触的表面(键合界面)上通过分子粘附键合到一起。因此在衬底100和衬底200之间的键合界面处获得微型元件100的埋入层。
在键合之后，如图3C所示，减薄初始衬底100，以便去除第一系列微型元件110上方存在的材料部分，形成半导体晶体材料110a的层(步骤S40)。在衬底100为SOI型衬底的情况下，可以有利地使用埋入绝缘层，以便划定余留层100a的厚度。然后获得通过最终衬底200和与初始衬底100的余留部分对应的层100a形成的复合结构300。可以特别通过化学机械抛光(CMP)、通过化学蚀刻、或者通过沿事先通过原子注入在衬底中形成的脆弱面劈开或断裂来减薄初始衬底100。
如图3D所示，三维结构的制造的下一个步骤是在层100a的暴露面102上形成第二系列的微型元件140(图3D，步骤S50)。微型元件140可以对应于微型元件110的补充部分，以便形成完成的元件和/或将起作用的元件与微型元件140分开。为了对准埋入微型元件110形成微型元件140，使用光刻掩模，该光刻掩膜类似于形成微型元件110所使用的光刻掩模。就像形成微型元件110时一样，通过最终衬底200和层100a形成的复合结构300被保持在与装置120相同的衬底保持装置130的支撑板130a上。然后将光刻掩模施加层100a的自由表面上。
在一种变形中，通过层的堆叠来形成三维结构，通过本发明的组装方法来添加每一层，每一层与直接相邻的层对准。在另一种变形中，最终衬底200本身还包括微型元件。
凭借本发明的分子粘附键合方法，可以将初始衬底100键合到最终衬底上，而不会发生变形，或者至少可以减小变形，从而在初始衬底100转移到最终衬底200之前和之后不再观察到微型元件110的明显的残余对准偏移。因此可以在晶片的整个表面上均匀地将残余偏移限制在小于100nm的值。在图3的特殊实施例中，首先将在其面101上包括第一系列微型元件110的初始衬底100放置到键合支撑件上。然后将最终晶片或衬底200放置到初始衬底100上，其面201面对并接触衬底100的面101。当压强被降低到小于5毫巴、或者优选地小于3毫巴的值时观察到的自发键合(即不需要施加额外的机械压强)导致将第一系列微型元件110和第二系列微型元件140的微型元件对准对之间的残余对准偏移Δrao在晶片的整个表面上均匀地限制在小于100nm的值，并且在晶片的至少50％的表面上限制在小于50nm的值。
然后很容易与微型元件110对准形成微型元件140，即使微型元件140是很小的尺寸(例如＜1μm)，甚至是在转移初始衬底之后。这样就例如可以通过金属连接使存在于两层中或者相同层的两个分离的面上的微型元件彼此互连，同时使互连不良的风险最小化。
因此，本发明的键合方法可以限制晶片在其低压下的分子键合过程中不均匀变形的现象。在晶片包括微型元件的特殊情况下，方法最终可以消除一个电路层到另一层或到支撑衬底的转移过程中的未对准(“重叠”)现象，并且制造非常优质的多层半导体晶片。

Claims (16)

1.一种至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法，至少包括机械对准步骤、使两个晶片(20，30)相接触的步骤以及在两个晶片之间引发键合波的传播的步骤，
其特征在于，在所述机械对准步骤和使两个晶片相接触的步骤中，所述晶片被置于具有大于或等于预定压强阈值的第一压强(P1)的环境中，在引发键合波的传播的步骤中，所述晶片(20，30)被置于具有小于所述预定压强阈值的第二压强(P2)的环境中。
2.根据权利要求1所述的至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法，其特征在于，所述预定压强阈值介于20毫巴和5毫巴之间。
3.根据权利要求1或2所述的至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法，其特征在于，在机械对准和使两个晶片(20，30)相接触的步骤之前，所述晶片被设置成彼此相对，同时在两个晶片之间嵌入至少三个间隔元件(41，42，43)，以便保持两个晶片之间的间隔，机械对准和使两个晶片相接触的步骤包括：
-撤回所述间隔元件的其中之一(41)，
-通过推动器(44)在所述晶片(20，30)上施加第一侧力，以便使两个晶片互相对准，所述晶片被至少一个保持手指(45；46)保持，
-撤回其他的间隔元件(42，43)，
-撤回所述推动器(44)，
-通过所述推动器(44)在两个晶片(20，30)上施加第二侧力，以及
-撤回所述推动器(44)。
4.根据权利要求1至3中任一项所述的至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法，其特征在于，在引发键合波的步骤中，晶片被置于具有小于1毫巴的第二压强的环境中，以便自然地引发键合波。
5.根据权利要求1至3中任一项所述的至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法，其特征在于，引发键合波的步骤包括在两个晶片之一上施加机械压强点。
6.根据权利要求4所述的至少第一晶片(20)和第二晶片(30)之间的分子粘附键合方法，其特征在于，通过机械压强点施加到两个晶片之一上的机械压强介于1MPa和33.3MPa之间。
7.一种用于制造三维复合结构(300)的方法，包括在第一晶片(100)的第一面(101)上制造第一系列微型元件(110)的步骤，至少机械对准的步骤，使所述第一晶片(100)的包括第一系列微型元件的第一面与第二晶片(200)的面相接触的步骤，以及之后的在两个晶片(100，200)之间引发键合波的传播的步骤，其特征在于，根据权利要求1至6中任一项所述的键合方法来执行机械对准步骤、使晶片相接触的步骤以及在晶片之间引发键合波的传播的步骤。
8.根据权利要求7所述的用于制造三维复合结构(300)的方法，其特征在于，在键合步骤之后，包括减薄所述第一晶片(100)以形成层(100a)的步骤。
9.根据权利要求8所述的用于制造三维复合结构(300)的方法，其特征在于，还包括在所述层(100a)的包括第一系列微型元件(110)的面的相对面(102)上制造第二系列微型元件(140)的步骤。
10.根据权利要求7至9中任一项所述的用于制造三维复合结构(300)的方法，其特征在于，在键合步骤之前，包括在所述第一衬底(100)的包括第一系列微型元件(110)的面上形成氧化物层的步骤。
11.根据权利要求7至10中任一项所述的用于制造三维复合结构(300)的方法，其特征在于，所述第一衬底(100)为SOI型结构。
12.根据权利要求7至11中任一项所述的用于制造三维复合结构(300)的方法，其特征在于，至少第一系列微型元件(110)包括图像传感器。
13.一种三维复合结构(300)，包括晶片(200)和通过分子粘附键合到所述晶片上的半导体晶体材料层，所述半导体晶体材料层具有位于所述半导体晶体材料层和所述晶片之间的键合界面附近的第一面以及与所述第一面相对的第二面，所述半导体晶体材料层在其第一面上包括第一系列微型元件并且在其第二面上包括与第一系列微型元件对准的第二系列微型元件，
其中第一系列微型元件与第二系列微型元件之间的残余对准偏移在所述结构的整个表面上均匀地小于100nm。
14.根据权利要求13所述的三维复合结构，其中第一系列微型元件与第二系列微型元件之间的残余对准偏移在所述结构的至少50％的表面上小于50nm。
15.根据权利要求13或14所述的三维复合结构，其中所述结构具有300mm或更大的直径。
16.根据权利要求13至15中任一项所述的三维复合结构，其中所述微型元件中的至少一些是图像传感器。
CN201110229518.9A 2010-08-11 2011-08-09 低压下的分子粘附键合方法 Active CN102376623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1056566 2010-08-11
FR1056566A FR2963848B1 (fr) 2010-08-11 2010-08-11 Procede de collage par adhesion moleculaire a basse pression

Publications (2)

Publication Number Publication Date
CN102376623A true CN102376623A (zh) 2012-03-14
CN102376623B CN102376623B (zh) 2014-07-02

Family

ID=43617963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110229518.9A Active CN102376623B (zh) 2010-08-11 2011-08-09 低压下的分子粘附键合方法

Country Status (7)

Country Link
EP (1) EP2418678B1 (zh)
JP (1) JP5419929B2 (zh)
KR (1) KR101238679B1 (zh)
CN (1) CN102376623B (zh)
FR (2) FR2963848B1 (zh)
SG (1) SG178659A1 (zh)
TW (2) TW201428859A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412360A (zh) * 2012-06-28 2015-03-11 索泰克公司 利用金属/金属结合制造复合结构的方法
CN104737273A (zh) * 2012-10-18 2015-06-24 索泰克公司 通过分子粘附来键合的方法
CN109075037A (zh) * 2016-02-16 2018-12-21 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法与设备
CN110767589A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN111902571A (zh) * 2018-03-28 2020-11-06 索泰克公司 AlN材料单晶层的制造方法和外延生长AlN材料单晶膜的衬底

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978297A1 (fr) * 2011-07-23 2013-01-25 Soitec Silicon On Insulator Reduction d'interferences mecaniques dans un systeme de collage de substrats a basse pression
WO2016101992A1 (de) 2014-12-23 2016-06-30 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zur vorfixierung von substraten
CN112635362B (zh) * 2020-12-17 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
US20040085858A1 (en) * 2002-08-08 2004-05-06 Khuri-Yakub Butrus T. Micromachined ultrasonic transducers and method of fabrication
JP2009094164A (ja) * 2007-10-04 2009-04-30 Toshiba Corp インバータ装置における電力用半導体素子
JP2009164197A (ja) * 2007-12-28 2009-07-23 Semiconductor Energy Lab Co Ltd 半導体基板製造装置および半導体基板製造システム
WO2009135800A2 (en) * 2008-05-06 2009-11-12 S.O.I. Tec Silicon On Insulator Technologies A method of assembling wafers by molecular bonding
JP2010021326A (ja) * 2008-07-10 2010-01-28 Sumco Corp 貼り合わせウェーハの製造方法
TW201017739A (en) * 2008-08-28 2010-05-01 Soitec Silicon On Insulator A method of initiating molecular bonding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
US6617034B1 (en) * 1998-02-02 2003-09-09 Nippon Steel Corporation SOI substrate and method for production thereof
JP2000199883A (ja) * 1998-10-29 2000-07-18 Fujitsu Ltd 反射型プロジェクタ装置
WO2006038030A2 (en) * 2004-10-09 2006-04-13 Applied Microengineering Limited Equipment for wafer bonding
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP5668275B2 (ja) * 2009-04-08 2015-02-12 株式会社Sumco Ｓｏｉウェーハの製造方法及び貼り合わせ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
US20040085858A1 (en) * 2002-08-08 2004-05-06 Khuri-Yakub Butrus T. Micromachined ultrasonic transducers and method of fabrication
JP2009094164A (ja) * 2007-10-04 2009-04-30 Toshiba Corp インバータ装置における電力用半導体素子
JP2009164197A (ja) * 2007-12-28 2009-07-23 Semiconductor Energy Lab Co Ltd 半導体基板製造装置および半導体基板製造システム
WO2009135800A2 (en) * 2008-05-06 2009-11-12 S.O.I. Tec Silicon On Insulator Technologies A method of assembling wafers by molecular bonding
JP2010021326A (ja) * 2008-07-10 2010-01-28 Sumco Corp 貼り合わせウェーハの製造方法
TW201017739A (en) * 2008-08-28 2010-05-01 Soitec Silicon On Insulator A method of initiating molecular bonding

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412360A (zh) * 2012-06-28 2015-03-11 索泰克公司 利用金属/金属结合制造复合结构的方法
CN104412360B (zh) * 2012-06-28 2016-11-09 索泰克公司 利用金属/金属结合制造复合结构的方法
US9905531B2 (en) 2012-06-28 2018-02-27 Soitec Method for producing composite structure with metal/metal bonding
CN104737273A (zh) * 2012-10-18 2015-06-24 索泰克公司 通过分子粘附来键合的方法
CN104737273B (zh) * 2012-10-18 2017-06-06 索泰克公司 通过分子粘附来键合的方法
CN109075037A (zh) * 2016-02-16 2018-12-21 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法与设备
CN109075037B (zh) * 2016-02-16 2023-11-07 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法与设备
CN111902571A (zh) * 2018-03-28 2020-11-06 索泰克公司 AlN材料单晶层的制造方法和外延生长AlN材料单晶膜的衬底
CN110767589A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法

Also Published As

Publication number Publication date
JP5419929B2 (ja) 2014-02-19
EP2418678A3 (en) 2012-02-29
EP2418678B1 (en) 2014-10-15
KR101238679B1 (ko) 2013-03-04
FR2963848B1 (fr) 2012-08-31
TWI527131B (zh) 2016-03-21
TW201214583A (en) 2012-04-01
FR2969378A1 (fr) 2012-06-22
TW201428859A (zh) 2014-07-16
JP2012039095A (ja) 2012-02-23
CN102376623B (zh) 2014-07-02
EP2418678A2 (en) 2012-02-15
SG178659A1 (en) 2012-03-29
FR2963848A1 (fr) 2012-02-17
KR20120015266A (ko) 2012-02-21

Similar Documents

Publication Publication Date Title
CN102376623B (zh) 低压下的分子粘附键合方法
US8679944B2 (en) Progressive trimming method
KR101185426B1 (ko) 복합 트리밍 방법
US8163570B2 (en) Method of initiating molecular bonding
US8871611B2 (en) Method for molecular adhesion bonding at low pressure
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
CN102804337B (zh) 通过分子键合来键合的方法
WO2012113799A1 (en) Apparatus and method for direct wafer bonding

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SOITEC SILICON ON INSULATOR

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC S.A.

Address before: French Bernini

Patentee before: S.O.J. Tec Silicon on Insulator Technologies