JP5419929B2 - 低圧での分子接着接合方法 - Google Patents

低圧での分子接着接合方法 Download PDF

Info

Publication number
JP5419929B2
JP5419929B2 JP2011146293A JP2011146293A JP5419929B2 JP 5419929 B2 JP5419929 B2 JP 5419929B2 JP 2011146293 A JP2011146293 A JP 2011146293A JP 2011146293 A JP2011146293 A JP 2011146293A JP 5419929 B2 JP5419929 B2 JP 5419929B2
Authority
JP
Japan
Prior art keywords
wafer
wafers
bonding
microcomponents
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011146293A
Other languages
English (en)
Other versions
JP2012039095A5 (ja
JP2012039095A (ja
Inventor
ブロッカール マルセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2012039095A publication Critical patent/JP2012039095A/ja
Publication of JP2012039095A5 publication Critical patent/JP2012039095A5/ja
Application granted granted Critical
Publication of JP5419929B2 publication Critical patent/JP5419929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Pressure Sensors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、２つの「ウエハ」間で低圧で行われる分子接着接合（「低圧接合（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｂｏｎｄｉｎｇ）」のＬＰＢとも呼ばれる）に関する。
高い接合エネルギーを取得し、ウエハの周縁部の接合が弱いか又は接合されていない領域を制限するために、特に文献、欧州特許第２２０００７７号に記載されているように、減圧又は部分真空下で２つのウエハ間の分子接着接合を行うことが知られている。低圧での分子接着接合中、２つのウエハ間の接合波の伝播を開始するのに必要な力は、周囲圧力で必要な力より小さい。さらに、圧力が低いほど、接合波はウエハの間をより迅速に伝播する。
しかしながら、２つのウエハ間で低圧接合によって得られる構造の品質は変化しやすい。実際に、本出願人は、低圧で、通常は１ミリバール以下の圧力で、分子接着によって２つのウエハ間でなされる接合は、同じバッチから来るウエハであっても、等しく、ウエハの変形に関して非常に十分な結果と不十分な結果とをもたらす可能性があることを観察した。このように接合の後の結果に再現可能な特質がないことは、接合波の伝播が、ウエハが配置され且つこうした伝播の開始を促進する低圧環境のために、接合自体を行う前に、ウエハの位置合せ及び段階的な接触の操作中に開始される可能性があるという事実による。
ウエハを処理するこれらの先行するステップ中に接合波の伝播が開始する場合、一方又は両方のウエハにおいて不均一な変形が発生する可能性がある。
これらの変形は、制御可能でなく且つ元に戻らないため問題である。
これらの不均一な変形の発生が問題である特定の場合は、３次元集積化（３Ｄ集積化）の技術に従って製作された多層半導体構造（「多層半導体ウエハ」とも呼ぶ）の場合であり、上記３次元集積化では、最終基板と呼ばれる第１のウエハの上に、第２のウエハから形成される少なくとも１つの層を転写することが含まれ、第２のウエハから形成された少なくとも１つの層は、第１のウエハの上に分子接着によって接合され、一般に接合の後に薄層化され、この薄層化された層は、素子、たとえば複数のマイクロコンポーネントが形成された第２のウエハの部分に対応する。他の対応する素子は、任意に第１のウエハにも形成され得る。
第１のウエハがマイクロコンポーネントを支持するように意図されている場合、特に、所与の層に存在するマイクロコンポーネントのサイズが非常に小さいか又はその数が多いために、各転写層、すなわちその層を含む各ウエハを、下にある層との位置合せに従うために、約０．３ミクロン程度の正確な精度で、最終基板（単独での又はすでに他の転写層を含む第１のウエハ）の上に配置しなければならない。たとえば、他のマイクロコンポーネントを形成するために、表面上のマイクロコンポーネントを露出させるために、相互接続をもたらすために等、その転写の後に層の上で処理を行うことがさらに必要である可能性があり、これらの処理操作もまた、層に存在するコンポーネントに関連して非常に高精度で行われなければならない。
低圧での分子接着接合により、マイクロコンポーネントに損傷を与える可能性のある、高温での接合界面を補強するためのアニールを行う必要なく、高い接合エネルギーを得ることが可能になるが、上述したようにウエハに生成された不均一な変形により、追加のマイクロコンポーネントを、転写の前に形成されたマイクロコンポーネントと位置合せして形成することが非常に困難になるか、又はさらには不可能になる可能性がある。接合ウエハのこの種の不均一な変形の問題は、３Ｄ集積化の範囲外でさえも、すなわち、第１のウエハがマイクロコンポーネントを含まないか、又はそれらを後に支持するように意図されていない場合にさえも存在する。
３Ｄ集積化の特定の場合において、低圧分子接合からもたらされる不均一な変形により、後に、さまざまな層のマイクロコンポーネントの位置合せ不良の現象がもたらされる。図５に関して述べる、「オーバーレイ」とも呼ばれるこの位置合せ不良現象は、分子接合の瞬間において基板の位置合せ精度を大幅に下回る、約５０ｎｍ程度の欠陥の形態で現れる。
図５は、第１の一続きのマイクロコンポーネント４１１〜４１９が、製作されるマイクロコンポーネントに対応するパターンを形成するための領域を画定するのを可能にするマスクを用いて、フォトリソグラフィによって形成される、第１のウエハ又は初期基板４１０と、第２のウエハ又は最終基板４２０との間において、低圧で分子接着接合によって得られる３次元構造４００を示す。初期基板４１０は、マイクロコンポーネント４１１〜４１９の層の上方に存在する材料の一部を除去するために、接合の後に薄層化されており、マイクロコンポーネント４２１〜４２９の第２の層は、初期基板４１０の露出面と同一高さで形成されている。
しかしながら、位置決めツールを用いる場合でさえも、一方ではマイクロコンポーネント４１１〜４１９のうちのいくつかと、他方ではマイクロコンポーネント４２１〜４２９のうちのいくつかとの間に、図５に示すずれΔ１１、Δ２２、Δ３３、Δ４４（それぞれ、マイクロコンポーネントの対４１１／４２１、４１２／４２２、４１３／４２３及び４１４／４２４の間で観察されるずれに対応する）等、ずれが発生する。
これらのずれは、基板の不正確な組立てからもたらされている可能性のある、基本変形（並進、回転又はそれらの組合せ）を原因とするものではない。これらのずれは、最終基板への接合中に初期基板から得られた層に発生する不均一な変形からもたらされる。特に、これらの変形により、いくつかのマイクロコンポーネント４１１〜４１９と同一高さの不均質な局所変位がもたらされる。また、転写後の基板の露出面に形成されたマイクロコンポーネント４２１〜４２９のうちのいくつかは、約数百ナノメートル、又はさらには１ミクロン程度であり得る、これらのマイクロコンポーネント４１１〜４１９に対する位置変動を示す。
マイクロコンポーネントの２つの層の間の位置合せ不良の現象（「オーバーレイ」とも呼ぶ）は、短絡、積層体の歪み、又は２つの層のマイクロコンポーネントの間の接続不良を引き起こす可能性がある。したがって、転写されたマイクロコンポーネントがピクセルによって形成された撮像素子であり、転写後の処置ステップが、これらのピクセルの各々の上にカラーフィルタを形成するように意図されている場合、これらのピクセルのいくつかに対して着色機能の損失が観察される。
この位置合せ不良現象により、製造されている多層半導体ウエハの品質及び価値が低減することにもなる。この現象の影響は、マイクロコンポーネントの小型化及びそれらの層毎の集積密度に関する要件が絶え間なく増大しているため、ますます重要になってきている。
本発明の目的は、低圧接合の利点を保持しながら、ウエハ又は基板において分子接着による別のウエハ又は基板上への接合中に発生する不均一な変形を制限することを可能にする、解決法を提供することである。
この目的のために、本発明は、少なくとも第１のウエハと第２のウエハとの間を分子接着接合する方法であって、少なくとも機械的位置合せのステップと、２つのウエハを接触させるステップと、２つのウエハの間の接合波の伝播を開始するステップとを含む方法を提供し、本方法では、機械的位置合せの前記ステップ及び２つのウエハを接触させる前記ステップの間、ウエハは、所定圧力閾値以上の第１の圧力の環境に配置され、接合波の伝播を開始する前記ステップの間、ウエハは、前記所定圧力閾値未満の第２の圧力の環境に配置される。
本発明の方法により、機械的位置合せのステップ及びウエハを接触させるステップのすべてを、接合波の伝播を開始する危険なしに行うことが可能になる。それは、これらのステップ中に、ウエハの環境の圧力がしかるべく選択された所定閾値を上回るように維持されるためである。結果として得られる構造における不均一な変形の危険は、このように、接合波の伝播の開始の瞬間を、すなわちウエハが正しく位置合せされ且つ完全に接触する瞬間を制御することによって回避される。接合波の伝播の開始が、所定圧力閾値を下回る第２の圧力で発生するため、「ボイド」タイプの欠陥が非常にわずかであり変形が制御される優れた接合がさらに得られる。
３Ｄ集積化の特定の場合において、これにより、マイクロコンポーネントの追加の層の後続する形成中、又は各々が相互に位置合せされるように意図されたマイクロコンポーネントを備える、２つのウエハの接合中における、位置合せ不良すなわち「オーバーレイ」の危険が大幅に低減する。
本発明の一態様によれば、所定圧力閾値は２０ミリバール以下５ミリバール以上である。
たとえば、機械的位置合せ及び２つのウエハを接触させるステップの間、２つのウエハは、約４００ミリバールの第１の圧力の環境に配置される。しかしながら、第１の圧力は、本発明の範囲から逸脱することなく周囲圧力に近づくか又は周囲圧力を超えてもよい。
本発明の方法の特定の実施形態によれば、機械的位置合せ及び２つのウエハを接触させるステップの前に、２つのウエハの間の空間を維持するように２つのウエハの間に少なくとも３つのスペーサ要素を介在させると同時に、ウエハは互いに面するように配置され、機械的位置合せ及び２つのウエハを接触させるステップは、
スペーサ要素のうちの１つを後退させるステップと、
２つのウエハに対して、２つのウエハを互いに対して位置合せするように、プッシャによって第１の横方向力を加えるステップであって、ウエハが少なくとも１つの保持フィンガによって保持されている、ステップと、
他のスペーサ要素を後退させるステップと、
プッシャを後退させるステップと、
２つのウエハに対してプッシャによって第２の横方向力を加えるステップと、
プッシャを後退させるステップと
を含む。
本発明の態様によれば、接合波を開始するステップの間、ウエハは、接合波を自発的に開始するように、１ｍｂａｒ未満の第２の圧力の環境に配置される。
本発明の別の態様によれば、接合波を開始するステップは、２つのウエハのうちの一方の上に機械的圧力点を与えるステップを含む。
本発明はまた、第１のウエハの一面の上にマイクロコンポーネントの第１の層を製作するステップと、少なくとも機械的位置合せのステップ、及びマイクロコンポーネントの層を備えた前記第１のウエハの面を第２のウエハの面と接触させるステップとを含み、その後に、２つのウエハの間の接合波の伝播を開始するステップが続く、３次元複合構造を製造する方法において、機械的位置合せのステップ、ウエハを接触させるステップ、及びウエハの間の接合波の伝播を開始するステップが、本発明による接合方法に従って行われる、方法に関する。
低圧で行われる分子接着接合の本発明の方法を用いることにより、マイクロコンポーネントの層の転写中に、位置合せ不良（「オーバーレイ」）の現象をなくすか又は制限し、非常に高品質の多層半導体ウエハを製造することができる。マイクロコンポーネントの層は、特にイメージセンサを構成することができる。
本発明はさらに、ウエハと、分子接着により前記ウエハに接合された半導体結晶材料の層とを備え、当該層が、当該層とウエハとの間の接合界面の付近に位置する第１の面と、第１の面と反対側の第２の面とを有し、半導体結晶材料の層が、その第１の面に第１の一連のマイクロコンポーネントを備え、その第２の面に第１の一連のマイクロコンポーネントと位置合せされる第２の一連のマイクロコンポーネントを備える、３次元複合構造であって、
第１の一連のマイクロコンポーネントと第２の一連のマイクロコンポーネントとの間の残留位置合せずれが、本構造の表面全体にわたって均一に１００ｎｍ未満である、３次元複合構造に関する。
このように残留位置合せが制限されることにより、短絡、歪み又は２つの一連のマイクロコンポーネントのうちのマイクロコンポーネント間の接続不良等の製造欠陥の発生が大幅に低減する。第１の一連のマイクロコンポーネントがピクセルによって形成された撮像素子を構成し、第２の一連のマイクロコンポーネントが各ピクセルと位置合せされるように意図されたカラーフィルタを構成する場合、すべてのピクセルに対して着色機能を保証することができる。
本発明の態様によれば、第１の一連のマイクロコンポーネントと第２の一連のマイクロコンポーネントとの間の残留位置合せずれは、本構造の表面の少なくとも５０％にわたって５０ｎｍ未満である。
本発明の別の態様によれば、本構造は、直径が３００ｍｍ以上である。
さらに本発明の別の態様によれば、マイクロコンポーネントの少なくともいくつかはイメージセンサである。
図２Ａ〜図２Ｉに示す本発明の分子接着接合方法のステップのフローチャートである。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の実施形態による分子接着接合方法の概略図である。 本発明の分子接着接合方法を用いることによる３次元構造の製造を示す概略図である。 図３に示す３次元構造の製造中に行われるステップのフローチャートである。 従来技術による低圧での分子接着接合後の３次元構造を示す概略図である。
添付図面を参照して、限定しない例として示す本発明の特定の実施形態の以下の説明から、本発明の他の特徴及び利点が明らかとなろう。
本発明は、概して、少なくとも、第１の基板又はウエハを第２の基板又はウエハの上に分子接着接合することを含む、複合構造の製造に適用される。
分子接着接合は、それ自体周知の技法である。分子接着接合の原理は、２つの表面を直接、すなわち、特別な材料（接着剤、ワックス、ろう等）を用いることなく接触させることに基づくことを想起されたい。こうした操作には、接合される表面が十分に平滑であって粒子又は汚染物質のないことと、それらが、通常は数ナノメートル未満の距離で、接触を開始するのを可能にするために十分互いに近接することとが必要である。この場合、２つの表面の間の引力は、接合波の伝播をもたらすために十分強く、それにより分子接着（接合される２つの表面の原子又は分子の間の電子相互作用のすべての引力（ファンデルワールス力）によって引き起こされる接合）がもたらされる。
分子接着は、一方のウエハ上の少なくとも１つの接触点からの接合波の伝播をトリガするために、その接触点がもう１つのウエハと密接な接触を開始することによって達成される。ここで、「接合波」は、開始点から伝播し、２つのウエハ間の密接に接触する表面全体（接合界面）にわたる、接触点からの引力（ファンデルワールス力）の広がりに対応する、連結又は分子接着の前面を指す。接触点は、通常、２つのウエハのうちの一方の露出面の上に機械的圧力を加えることによって開始する。しかしながら、この接触点を、接触している２つのウエハを、非常に低い圧力、通常は５ミリバール（ｍｂａｒ）未満の圧力にさらすことにより、及び／又は一方のウエハの他方のウエハに対する重力の作用により、自発的に発生させてもよい。
低圧での分子接着接合により、接合の品質を向上させることができるが、本出願人は、接合、より正確には接合波の伝播が、機械的位置合せ及びウエハを接触させる段階に開始した場合、ウエハに不均一な変形がもたらされる可能性があることを観察した。
この目的で、本発明は、ウエハを、それを下回ると２つのウエハの処理中にそれらの間の接合波の伝播を開始する危険がある値である所定圧力閾値を上回る圧力を有する環境に置くことにより、機械的位置合せの操作及びそれらウエハを接触させる操作を行うことを提案する。
「周囲圧力」という用語は、接合チャンバ内に自発的に、すなわち圧送手段を用いることなく広がっている圧力を意味するように意図されており、この圧力は、接合装置が配置されている環境の大気圧に対応する。圧力閾値は、大気圧を下回る。
これらの操作が行われると、２つのウエハの間の接合波の伝播の開始を可能にするために、チャンバの圧力を定義された圧力閾値未満に低減することができる。
ここで、本発明の方法の実施形態による２つのウエハの間の分子接着接合の実施形態について、図１及び図２Ａ〜図２Ｉを参照して説明する。
図２Ａでは、接合装置１００のチャンバ１１０内に第１のウエハ即ち基板２０が配置されており、チャンバは基板保持装置４０を備えている（ステップＳ１）。基板保持装置４０は、平面性不良が好ましくは１５ミクロン未満である支持板４０ａを備えている。支持板４０ａは、第１のウエハ２０を第２のウエハ即ち基板３０との分子接着によって組み立てる目的で、たとえば、支持板４０ａに関連する静電システム又は吸引システムにより、又は単純な重力により、第１のウエハ２０を保持する。ウエハを保持する関連システム（静電又は吸引による）は、位置合せ不良（「オーバーレイ」）の問題を増大させることがないようにウエハを変形させないことが確認される限り使用される。
ウエハ２０が支持板上に保持されると、一時的に２つのウエハが接触するのを防止するように意図された３つのスペーサ要素４１〜４３が適所に置かれる。接合装置は、ヘッド４４１を備えたプッシャ４４をさらに備えている。プッシャ４４は、（図２Ａに示すように）ヘッド４４１が、ウエハ２０及び３０の縁から一定距離にあり、且つウエハに力を加えない後退位置と、（図２Ｂに示すように）ヘッド４４１が、ウエハ２０及び３０の縁に当接し、且つ、２つの保持フィンガ４５及び４６によって両側で保持される２つのウエハに対し、原則的に半径方向に位置合せ力を加え、フィンガ４５は、ウエハ２０及び３０においてそれぞれ「切欠き」２１及び３１の形態で形成された位置合せマークと相互作用するように意図されている、機械的位置合せ位置との間で変位する。プッシャ４４のヘッド４４１は、その位置合せ位置において、ウエハに対して推力を加え、それによりウエハを、保持フィンガ４５及び４６に当接するように配置することができ、それらの位置合せを確実にすることができる。
そして、ウエハ３０は、ウエハ３０の下面３２をウエハ２０の上面２２に面するように配置するように、スペーサ要素４１〜４３上に置かれる（図２Ｂ、ステップＳ２）。この瞬間、プッシャ４４はその機械的位置合せ位置にあり、ウエハに対しフィンガ４５及び４６に向かって保持力を加える。
周知の方法で、接合されるように意図されたウエハ２０及び３０のそれぞれの面２２及び３２は、分子接着を可能とするために準備されている（研磨、洗浄、疎水／親水処理等）。
後続する操作中、スペーサ要素４１は後退し、その後、プッシャ４４がその後退位置に配置され（図２Ｃ、ステップＳ３）、それにより、スペーサ要素４１及び保持フィンガ４５の位置にあるウエハ３０の部分がウエハ２０の上に下降する。
プッシャ４４が、ウエハを位置合せされた状態で維持するために、再びその位置合せ位置に配置される（図２Ｄ、ステップＳ４）。スペーサ要素は依然として２つのウエハの間にあり、すなわち、この場合、プッシャ４４が、依然としてウエハを位置合せされた状態で保持するその位置にある間に、スペーサ要素４２及び４３が後退し（図２Ｅ、ステップＳ５）、その瞬間、ウエハ２０及び３０に圧縮応力がかかる。そして、ウエハに加わる応力を緩和するために、且つウエハ３３をフィンガ４５及び４６に接して保持されている状態から解放し、ウエハ３０の下面がウエハ２０の上面に完全に載ることができるようにするために、プッシャ４４はその後退位置に配置される（図２Ｆ、ステップＳ６）。
接合波の伝播が開始する前にウエハ２０及び３０が適切に位置合せされることを確実にするために、プッシャ４４は再びその機械的位置合せ位置に配置される（図２Ｇ、ステップＳ７）。そして、ウエハ２０及び３０上に加えられた応力を緩和するために、プッシャはその後退位置に配置される（図２Ｈ、ステップＳ８）。
本発明によれば、上述したステップＳ１〜Ｓ８は、ウエハを第１の圧力Ｐ１である環境に配置している間に行われる。この目的で、図２Ａ〜図２Ｈに示すように、位置合せ並びにウエハ２０及び３０を漸次接触させるステップＳ３〜Ｓ８は、周囲圧力と等しいか若しくはそれより高いか、又は周囲圧力を下回るが所定圧力閾値を上回る圧力であり得る圧力が広がっているチャンバ１１０内で行われる。後者の場合、チャンバは、真空ポンプ等の部分排気手段を備えている（図２Ａ〜図２Ｈには表していない）。
より正確には、上述したように、機械的位置合せ及びウエハを接触させるステップの間に接合伝播が開始しないように、第１の圧力Ｐ１は、所定圧力閾値を上回り、たとえば２０ｍｂａｒ以下５ｍｂａｒ以上にある。特に、ステップＳ３以降、ウエハ３０の接合面３１の一部は、ウエハ２０の接合面２１に接触している。したがって、この瞬間以降、ウエハが、圧力が圧力閾値を下回る環境に配置されたとすると、ウエハの処理中、特にプッシャとウエハとの接触中、又はプッシャがウエハ３０をウエハ２０上に下降させるように後退する時、ウエハに加えられるいかなる接触又は衝撃も、接合波の伝播の開始をもたらしやすくなる。
閾値を上回る圧力Ｐ１を用いることにより、本方法のこの段階において、ウエハの不均一な変形及び後続する位置合せ不良の現象（「オーバーレイ」）をもたらす可能性のある、接合波の伝播をトリガしないようにすることができる。ステップＳ１〜Ｓ８の間にウエハが配置される環境の圧力Ｐ１は、一定であっても一定でなくてもよい（すなわち、位置合せ及び接触のステップの間に可変である可能性がある）。
機械的位置合せのステップ及びウエハを接触させるステップの後、分子接着接合が行われる（ステップＳ９）。この目的で、チャンバ１１０の圧力は、圧力閾値を下回る第２の圧力Ｐ２、すなわち、通常は２０ｍｂａｒ未満、好ましくは５ｍｂａｒ未満の圧力まで低下する。
チャンバ内の圧力Ｐ２を非常に低い値、通常は５ｍｂａｒ未満まで低下させることにより、ウエハ２０とウエハ３０との間で接合波の伝播の開始を自発的に開始することができる。
ステップＳ９中にウエハが配置される環境の圧力Ｐ２は、一定であっても一定でなくてもよい（すなわち、開始ステップの間に可変である可能性がある）。
図２Ｉに示すように、別法として、接合波の伝播の開始を、ウエハ３０の上に機械的接触点を与えるのを可能にするスタイレット５１を備えたツール５０によって行うことができる。有利には、但し強制ではないが、スタイレット５１によりウエハ３０上に加えられる機械的圧力を、接触点のレベルにおいて変形を制限するように制御することができる。図２Ｉに非常に概略的に示すように、ツール５０は、動力計５３を備えることができる。スタイレット５１は、動力計５３に接続され、自由端５２を備え、それにより、２つのウエハ２０及び３０の間の接触点を開始するために機械的圧力がウエハ３０上に加えられる。ツール５０のウエハ３０との接触面積５２ａの値が分かると、ツールによりウエハに加えられる支持力Ｆ（支持力＝機械的圧力×支持面）を制御することにより、１ＭＰａ〜３３．３ＭＰａの機械的圧力を加えることができる。このように、接触点の開始中に２つの基板のうちの一方に加えられる圧力を制限することにより、接触している２つのウエハの面のすべてに対する分子接着接合を行っている間に、ウエハにおいて発生する不均一な変形が低減する。端部５２によってウエハ３０上に加えられている支持力は、動力計５３を用いて監視される。
ウエハと接触するように意図された支持要素、より詳細には、支持要素の端部を、Ｔｅｆｌｏｎ（登録商標）、シリコーン又はポリマー等の材料で作製するか又はそれで覆ってもよい。概して、支持要素の端部は、制御された方法で圧力を加えることができるために十分に剛性な材料で作製されるか又は覆われる。特に、柔軟すぎる材料は、変形し、不正確な接触面をもたらし、したがって、加えられる圧力が正確でなくなる可能性がある。さらに、硬すぎる材料では、ウエハの表面に欠陥（圧痕）が形成される可能性がある。
機械的位置合せ及びウエハを接触させるステップと接合波の伝播を開始するステップとの間の遷移段階において、圧力を再び上昇させることがさらに可能である。
本発明の方法は、分子接合に適合性のあるいかなるタイプの材料、特にシリコン又はゲルマニウム等の半導体材料、ガラス、石英、サファイア等の組立てにも適用可能である。組み立てられるウエハは、特に、直径が１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍ又は４５０ｍｍであり得る。ウエハは、それらの表面の大部分に又は限られた領域にのみマイクロコンポーネントをさらに備えることができる。
本発明の接合方法の排他的ではない１つの特定の分野は、３次元構造の製造の分野である。
ここで、本発明の実施形態による、初期基板上に形成されたマイクロコンポーネントの層を最終基板の上に転写することにより３次元構造を製造する方法を、図３（Ａ）〜図３（Ｄ）及び図４を参照して説明する。
３次元構造の製造は、好ましくは半導体結晶材料から作製された初期ウエハ即ち基板１００の表面上に、第１の一連のマイクロコンポーネント１１０を形成することで開始する（図３（Ａ）、ステップＳ１０）。マイクロコンポーネント１１０は、コンポーネント全体及び／又はその一部のみであり得る。初期基板１００は、単層構造、たとえばシリコンの層であってもよく、又はＳＯＩ型の構造等、多層構造であってもよい。マイクロコンポーネント１１０は、製造されるマイクロコンポーネント１１０に対応するパターンを形成するための領域を画定することを可能にするマスクを用いて、フォトリソグラフィによって形成される。フォトリソグラフィによるマイクロコンポーネント１１０の形成中、初期基板１００は、基板保持装置１２０上に保持される。基板保持装置は支持板１２０ａを備え、その上に、たとえば支持板１２０ａに関連する静電又は吸引システムにより、初期基板１００が押圧される。
そして、マイクロコンポーネント１１０を備える初期基板１００の面１０１が、分子接着による接合の目的で、最終ウエハ即ち基板２００の面２０１に面し且つ接触するように配置される（ステップＳ２０、図３（Ｂ））。本発明によれば、上述したステップＳ３〜Ｓ８等、機械的位置合せ及び初期基板１００を最終基板２００と接触させるステップＳ２０は、これらのステップ中において接合波伝播のいかなる開始も回避するために、圧力が５ｍｂａｒを上回る筐体又はチャンバ（図６Ｂには表していない）において行われる。代替実施形態によれば、基板保持装置によって保持されるのは、マイクロコンポーネントのない最終基板２００であり、初期基板１００が最終基板２００の上部に置かれる。
マイクロコンポーネント１１０を備え、且つ初期基板１００と最終基板２００との接合界面の付近及び／又は面１０１に接合されるように意図された最終基板２００の面２０１に位置する、初期基板１００の面１０１に、たとえばＳｉＯ２の酸化物層をさらに形成することができる。
本発明によれば、互いに接触した、位置合せされた基板１００及び２００を収容しているチャンバ又は筐体（図３（Ａ）〜図３（Ｄ）には表してない）内の圧力は、５ｍｂａｒ未満の値まで低下し、それにより、上述したように、基板の間の自発的接合を開始することができる（ステップＳ３０、図３（Ｂ））。
実際には、ほとんどの場合、チャンバ内の圧力の５ｍｂａｒ未満、好ましくは３ｍｂａｒ未満の値までの低下、接触点の開始及び接合波の伝播は、自発的に、すなわち、ウエハに追加の機械的圧力を加えることなく発生する。チャンバ又は筐体内への圧力を５ｍｂａｒ未満に低下させることは、この開始を自発的にトリガするのに十分であった。これらの低圧条件下で、下にある基板上における基板の重量は、分子接合を自発的に開始するのに十分であることが、目下考えられる。
チャンバ内の圧力が、５ｍｂａｒ未満まで、又はいかなる場合も接触点の開始を確実にするように低下しない場合、基板２００上に、好ましくはその縁に近接して機械的圧力Ｐｍを加えることにより、２つの基板間で接触点を開始することも可能である。上に示したように、圧力Ｐｍは、１ＭＰａ〜３３．３ＭＰａにあってもよく、１ｍｍ２以下の支持面上に加えられることが可能である。接触点の開始により、初期基板１００と最終基板２００との界面にわたって接合波が伝播することになる。そして、２つの基板は、接触しているそれらの面全体（接合界面）にわたって分子接着により互いに接合する。基板１００と基板２００との間の接合界面において、このようにマイクロコンポーネント１１０の埋込層が得られる。
接合後、図３（Ｃ）に表すように、第１の一連のマイクロコンポーネント１１０の上方に存在する材料の一部を除去し、半導体結晶材料１１０ａの層を形成するために、初期基板１００が薄層化される（ステップＳ４０）。基板１００がＳＯＩ型の基板である場合、残りの層１００ａの厚さを区切るために、埋込絶縁層を有利に用いることができる。そして、最終基板２００と初期基板１００の残りの部分に対応する層１００ａとによって形成される、複合構造３００が得られる。初期基板１００を、特に化学機械研磨（ＣＭＰ）により、化学エッチングにより、又は事前に原子注入により基板に形成された脆弱面に沿ったへき開又は破断により、薄層化することができる。
図３（Ｄ）に表すように、３次元構造の製造における次のステップは、層１００ａの露出面１０２に第２の一連のマイクロコンポーネント１４０を形成することにある（図３（Ｄ）、ステップＳ５０）。マイクロコンポーネント１４０は、最終コンポーネントを形成するため及び／又はマイクロコンポーネント１４０と共に機能するように意図されたコンポーネントを分離するために、マイクロコンポーネント１１０の相補的な部分に対応することができる。マイクロコンポーネント１４０を埋め込まれたマイクロコンポーネント１１０と位置合せされるように形成するために、マイクロコンポーネント１１０を形成するために用いたものと同様のフォトリソグラフィマスクが用いられる。マイクロコンポーネント１１０を形成する場合と同様に、最終基板２００及び層１００ａによって形成された複合構造３００は、装置１２０と同一の基板保持装置１３０の支持板１３０ａ上に保持される。そして、層１００ａの自由面にフォトリソグラフィマスクが付与される。
変形では、３次元構造は、積層体によって形成され、その各層は、本発明の組立方法によって追加されており、当該各層は、直接隣接する層と位置合せされている。さらに別の変形では、最終基板２００自体もまたマイクロコンポーネントを備える。
本発明の分子接着接合方法により、変形なしに又は最低限変形が低減して最終基板上に初期基板１００を接合することが可能となり、それにより、初期基板１００の最終基板２００上への転写の前後に、マイクロコンポーネント１１０の著しい残留位置合せずれがもはや観察されなくなる。したがって、ウエハの表面全体にわたり均一に、残留ずれを１００ｎｍ未満の値に制限することができる。図３の特定の実施形態では、面１０１上に第１の一連のマイクロコンポーネント１１０を備えた初期基板１００は、最初に接合支持体の上に配置される。そして、最終ウエハ即ち基板２００が初期基板１００の上に配置され、その面２０１は基板１００の面１０１に面し且つ接触する。圧力が５ｍｂａｒ未満、又は好ましくは３ｍｂａｒ未満の値まで低減している間に観察された、自発的接合、すなわち追加の機械的圧力を与えることのない接合により、第１の一連のマイクロコンポーネント１１０及び第２の一連のマイクロコンポーネント１４０の位置合せされたマイクロコンポーネントの対の間の残留位置合せずれΔｒａｏが、ウエハの表面全体にわたって均一に１００ｎｍ未満の値に、且つウエハの表面の少なくとも５０％にわたって５０ｎｍ未満の値に制限されることになる。
そして、マイクロコンポーネント１４０を、それらが非常に小さいサイズ（たとえば＜１μｍ）であっても、初期基板の転写後でさえも、マイクロコンポーネント１１０と位置合せして容易に形成することができる。これにより、たとえば、２つの層に、又は同じ層の２つの別個の面に存在するマイクロコンポーネントを、不良な相互接続の危険を最小限にしながら、金属接続を用いて互いに相互接続することが可能になる。
したがって、本発明の接合方法により、低圧でのウエハの分子接合中におけるウエハの不均一な変形の現象を制限することができる。ウエハがマイクロコンポーネントを備えている特定の場合において、本方法により、結局は、１つの回路層の別の層又は支持基板への転写中に位置合せ不良の現象（「オーバーレイ」）をなくし、非常に高品質な多層半導体ウエハを製造することが可能になる。
２０ ウエハ
２１ 切欠き
２２ 上面
３０ ウエハ
３１ 切欠き
３２ 下面
４０ 基板保持装置
４０ａ 支持板
４１、４２、４３ スペーサ要素
４４ プッシャ
４４１ ヘッド
４５、４６ 保持フィンガ
５０ ツール
５１ スタイレット
５２ 端部
５２ａ 接触面積
５３ 動力計
１００ 接合装置
１００ 初期基板
１００ａ 層
１１０ チャンバ
１１０ マイクロコンポーネント
１２０ 基板保持装置
１２０ａ 支持板
１３０ 基板保持装置
１３０ａ 支持板
２００ 最終基板
３００ 複合構造
Ｐｍ 機械的圧力
４００ ３次元構造
４１０ 初期基板
４１１〜４１９ マイクロコンポーネント
４２０ 最終基板
４２１〜４２９ マイクロコンポーネント

Claims (8)

  1. 少なくとも第１のウエハ（２０）と第２のウエハ（３０）との間を分子接着接合する方法であって、少なくとも機械的位置合せのステップと、前記２つのウエハ（２０、３０）を接触させるステップと、前記２つのウエハの間の接合波の伝播を開始するステップと、を含む、方法において、
    機械的位置合せの前記ステップ及び前記２つのウエハを接触させる前記ステップの間、前記ウエハが、所定圧力閾値以上の第１の圧力（Ｐ１）の接合装置のチャンバ内に配置され、
    接合波の伝播を開始する前記ステップの間、前記ウエハ（２０、３０）が、前記接合波を自発的に開始するように、前記所定圧力閾値未満かつ１ミリバール未満の第２の圧力（Ｐ２）の前記接合装置の前記チャンバ内に配置され、
    前記２つのウエハは、少なくとも前記２つのウエハを接触させる前記ステップの始めから接合波の伝播を開始する前記ステップの終わりまでの間、前記接合装置の前記チャンバ内に配置され、
    前記所定の圧力閾値が２０ミリバール以下５ミリバール以上であることを特徴とする方法。
  2. 前記機械的位置合せ及び前記２つのウエハ（２０、３０）を接触させる前記ステップの前に、前記２つのウエハの間の空間を維持するように前記２つのウエハの間に少なくとも３つのスペーサ要素（４１、４２、４３）を介在させると同時に、前記ウエハが互いに面するように配置され、前記機械的位置合せ及び前記２つのウエハ（２０、３０）を接触させる前記ステップが、
    前記スペーサ要素のうちの１つ（４１）を後退させるステップと、
    前記２つのウエハ（２０、３０）に対して、前記２つのウエハを互いに対して位置合せするように、プッシャ（４４）によって第１の横方向力を加えるステップであって、前記ウエハが少なくとも１つの保持フィンガ（４５；４６）によって保持されている、ステップと、
    他のスペーサ要素（４２、４３）を後退させるステップと、
    前記プッシャ（４４）を後退させるステップと、
    前記２つのウエハ（２０、３０）に対して前記プッシャ（４４）によって第２の横方向力を加えるステップと、
    前記プッシャ（４４）を後退させるステップと
    を含むことを特徴とする、請求項１に記載の方法。
  3. 第１のウエハ（１００）の第１の面（１０１）の上に第１の一連のマイクロコンポーネント（１１０）を製作するステップと、少なくとも機械的位置合せのステップ、及び前記第１の一連のマイクロコンポーネントを備えた前記第１のウエハ（１００）の前記第１の面を第２のウエハ（２００）の面と接触させるステップとを含み、その後に、前記２つのウエハ（１００、２００）の間の接合波の伝播を開始するステップが続く、３次元複合構造（３００）を製造する方法において、機械的位置合せの前記ステップ、前記ウエハを接触させる前記ステップ、及び前記ウエハの間の接合波の伝播を開始する前記ステップが、請求項１又は２に記載の接合方法に従って行われることを特徴とする方法。
  4. 前記接合ステップの後、前記第１のウエハ（１００）を薄層化して層（１００ａ）を形成するステップを含むことを特徴とする、請求項３に記載の方法。
  5. 前記層（１００ａ）の、前記第１の一連のマイクロコンポーネント（１１０）を備えた前記面と反対側の面（１０２）に、第２の一連のマイクロコンポーネント（１４０）を製作するステップをさらに含むことを特徴とする、請求項４に記載の方法。
  6. 前記接合するステップの前に、前記第１の基板（１００）の前記第１の一連のマイクロコンポーネント（１１０）を備えた前記面の上に、酸化物層を形成するステップを含むことを特徴とする、請求項３〜５のいずれか一項に記載の方法。
  7. 前記第１の基板（１００）がＳＯＩ型の構造であることを特徴とする、請求項３〜６のいずれか一項に記載の方法。
  8. 少なくとも前記第１の一連のマイクロコンポーネント（１１０）がイメージセンサを備えることを特徴とする、請求項３〜７のいずれか一項に記載の方法。
JP2011146293A 2010-08-11 2011-06-30 低圧での分子接着接合方法 Active JP5419929B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1056566A FR2963848B1 (fr) 2010-08-11 2010-08-11 Procede de collage par adhesion moleculaire a basse pression
FR1056566 2010-08-11

Publications (3)

Publication Number Publication Date
JP2012039095A JP2012039095A (ja) 2012-02-23
JP2012039095A5 JP2012039095A5 (ja) 2013-07-25
JP5419929B2 true JP5419929B2 (ja) 2014-02-19

Family

ID=43617963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146293A Active JP5419929B2 (ja) 2010-08-11 2011-06-30 低圧での分子接着接合方法

Country Status (7)

Country Link
EP (1) EP2418678B1 (ja)
JP (1) JP5419929B2 (ja)
KR (1) KR101238679B1 (ja)
CN (1) CN102376623B (ja)
FR (2) FR2963848B1 (ja)
SG (1) SG178659A1 (ja)
TW (2) TWI527131B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978297A1 (fr) * 2011-07-23 2013-01-25 Soitec Silicon On Insulator Reduction d'interferences mecaniques dans un systeme de collage de substrats a basse pression
FR2992772B1 (fr) 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
FR2997224B1 (fr) * 2012-10-18 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
SG11201704557PA (en) * 2014-12-23 2017-07-28 Ev Group E Thallner Gmbh Method and device for prefixing substrates
SG11201805655VA (en) 2016-02-16 2018-07-30 Ev Group E Thallner Gmbh Method and device for bonding substrates
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN112635362B (zh) * 2020-12-17 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3720515B2 (ja) * 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
KR100565438B1 (ko) * 1998-02-02 2006-03-30 신닛뽄세이테쯔 카부시키카이샤 Soi기판 및 그의 제조방법
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JP2000199883A (ja) * 1998-10-29 2000-07-18 Fujitsu Ltd 反射型プロジェクタ装置
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
EP1815500A2 (en) * 2004-10-09 2007-08-08 Applied Microengineering Limited Equipment for wafer bonding
JP2009094164A (ja) * 2007-10-04 2009-04-30 Toshiba Corp インバータ装置における電力用半導体素子
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
JP2010021326A (ja) * 2008-07-10 2010-01-28 Sumco Corp 貼り合わせウェーハの製造方法
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP5668275B2 (ja) * 2009-04-08 2015-02-12 株式会社Sumco Ｓｏｉウェーハの製造方法及び貼り合わせ装置

Also Published As

Publication number Publication date
CN102376623A (zh) 2012-03-14
TW201214583A (en) 2012-04-01
SG178659A1 (en) 2012-03-29
EP2418678B1 (en) 2014-10-15
CN102376623B (zh) 2014-07-02
FR2963848A1 (fr) 2012-02-17
EP2418678A2 (en) 2012-02-15
TW201428859A (zh) 2014-07-16
FR2963848B1 (fr) 2012-08-31
JP2012039095A (ja) 2012-02-23
TWI527131B (zh) 2016-03-21
KR101238679B1 (ko) 2013-03-04
FR2969378A1 (fr) 2012-06-22
KR20120015266A (ko) 2012-02-21
EP2418678A3 (en) 2012-02-29

Similar Documents

Publication Publication Date Title
JP5419929B2 (ja) 低圧での分子接着接合方法
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP2011524084A (ja) 分子接合を開始する方法
JP5448117B2 (ja) 分子結合による結合方法
KR101189714B1 (ko) 분자 결합에 의한 웨이퍼 조립 방법
TW201241955A (en) Apparatus and a method for direct wafer bonding
US9824912B2 (en) Method of transforming an electronic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131119

R150 Certificate of patent or registration of utility model

Ref document number: 5419929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250