JP2011524084A - 分子接合を開始する方法 - Google Patents

分子接合を開始する方法 Download PDF

Info

Publication number
JP2011524084A
JP2011524084A JP2011511038A JP2011511038A JP2011524084A JP 2011524084 A JP2011524084 A JP 2011524084A JP 2011511038 A JP2011511038 A JP 2011511038A JP 2011511038 A JP2011511038 A JP 2011511038A JP 2011524084 A JP2011524084 A JP 2011524084A
Authority
JP
Japan
Prior art keywords
substrate
wafer
layer
contact
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011511038A
Other languages
English (en)
Inventor
カステックス アルノー
ブローカート マルセル
Original Assignee
エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ filed Critical エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2011524084A publication Critical patent/JP2011524084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本発明は、第2のウェハ(20)の一方の面(21)に第1のウェハ(30)の一方の面(31)を向かい合わせるステップと、それらの向かい合う2つの面の間で1点の接触を開始するステップとを含む、分子接合を開始する方法に関する。その1点の接触は、例えばツール(50)のベアリング要素(51)を用いて、2枚のウェハのうち一方に0.1MPaから33.3MPaの範囲の機械的圧力を印加することによって開始される。

Description

本発明は、最初の基板から形成された少なくとも1つの層を最終の基板上に転写することによって作製され、その転写された層が最初の基板の一部分に相当する、複数層の半導体ウェハまたは基板を作製する分野に関する。その転写された層は、コンポーネントまたは複数のマイクロコンポーネントの全部または一部をさらに含むことができる。
より正確には、本発明は、「ドナー基板」と称される基板から「レシーバ基板」と称される最終の基板上に層を転写する間に生じる、不均一な変形の問題に関する。こうした変形は、1つまたは複数の層のマイクロコンポーネントを最終の支持基板上に転写する必要がある3次元のコンポーネントの集積技術(3D集積)の場合、および回路の転写またはバックライト付イメージャの製造の場合にも見られている。転写された1つまたは複数の層は、少なくとも部分的に最初の基板上に作製したマイクロコンポーネント(電子式、光電子式など)を含み、その際、上記層が最終の基板上に積層され、その最終の基板はそれ自体が任意選択でコンポーネントを含むことができる。まず、単一層の上に存在するマイクロコンポーネントはサイズが非常に小さく数が多いので、下にある層と非常に厳密に位置合わせするためには、転写された各層を最終の基板上で高精度に位置決めしなければならない。さらに、転写した後に、例えば、他のマイクロコンポーネントを形成する、マイクロコンポーネントの表面のカバーを外す、相互接続部を作製するためになど、層上で処理を実行することが必要な場合がある。
しかし、本出願人は、転写前に形成されたマイクロコンポーネントと位置合わせされる追加のマイクロコンポーネントを転写後に形成することが、不可能ではないにしても非常に難しい状況であることを観察している。
こうした位置合わせ不良の現象を、図1Aから図1Eを参照して説明する。これらの図は、3次元構造の例示的な実施形態を示し、最初の基板上に形成された、マイクロコンポーネント層を最終の基板上に転写するステップと、接合後に最初の基板の露出面上に追加のマイクロコンポーネント層を形成するステップとを含む。図1Aおよび図1Bは、最初の基板10を示しており、その最初の基板10上に第1の連続したマイクロコンポーネント11が形成されている。マイクロコンポーネント11は、マスクを用いたフォトリソグラフィによって形成され、作製されるマイクロコンポーネント11に対応するパターンの形成ゾーンを画定することができる。
次いで、図1Cに見ることができるように、最初の基板10のうちマイクロコンポーネント11を含む面は、最終の基板20の一方の面と密着する。最初の基板10と最終の基板20との間の接合は、一般に、分子接合によって行われる。したがって、埋め込まれたマイクロコンポーネント11層は、基板10と20の間の接合界面に形成される。接合後に、図1Dに見ることができるように、最初の基板10は、マイクロコンポーネント11の層の上方に存在する材料の一部分を除去するために薄層化されている。したがって、最終の基板20および層10aから複合構造30が形成され、その層10aは、最初の基板10の残りの部分に相当する。
図1Eに見ることができるように、3次元構造を作製する次のステップは、層10aに含まれるコンポーネント(接点、相互接続部など)と位置合わせして、薄層化された最初の基板10のうち露出した表面に第2の層のマイクロコンポーネント12を形成するステップ、またはその露出した表面に追加の技術を実行するステップからなる。単純にするために、用語「マイクロコンポーネント」は、この文書の残りの部分では、正確に位置決めしなければならない層上または層中に行われる技術ステップから生じるデバイスまたは他の任意のパターンを定義するために用いられる。したがって、それらはアクティブもしくはパッシブコンポーネント、単なる接点、または相互接続部でよい。
埋め込まれたマイクロコンポーネント11と位置合わせされたマイクロコンポーネント12を形成するために、マイクロコンポーネント11を形成するために使用されるものと同様のフォトリソグラフィマスクが用いられる。層10aのような転写された層は、典型的には、マイクロコンポーネントと、層を形成する部分との両方において、特にフォトリソグラフィ中に行われるような技術的処理ステップ中に位置決めおよび位置合わせツールによって使用されるマークを含む。
しかし、位置決めツールを使用しても、いくつかのマイクロコンポーネント11と12の間に、図1Eに示すオフセットΔ11、Δ22、Δ33、Δ44(それぞれ、マイクロコンポーネント111/121、112/122、113/123および114/124の対の間で観察されるオフセットに相当する)などのオフセットが生じる。
こうしたオフセットは、基板の不正確な組立てに起因することがある基本の変化(平行移動、回転、またはそれらの組み合わせ)の結果ではない。これらのオフセットは、最終の基板と組み立てられる間に最初の基板から得られる層に現れる不均一な変形の結果生じる。実際に、こうした変形は、特定のマイクロコンポーネント11の局所的であり一様でない変位を含む。さらに、転写後に基板の露出した表面上に形成される特定のマイクロコンポーネント12は、それらのマイクロコンポーネント11に対して位置のばらつきがあり、そのばらつきは数百ナノメートル程度、またはマイクロメートル程度の場合がある。
マイクロコンポーネント11および12の2つの層の間のこうした位置合わせ不良(「オーバーレイ」とも呼ばれる)の現象は、ショート、積層物中の歪み、または2つの層のマイクロコンポーネント間の接続不良の原因となる恐れがある。したがって、転写されたマイクロコンポーネントが、画素から構成されたイメージャであり、転写後の処理ステップがそれらの各画素上にカラーフィルタを形成することを目的とするときは、それらの画素の特定のものに対して色づけ機能が失われることが観察される。
したがって、オーバーレイ現象により、製造された複数層の半導体ウェハの質および価値が低下する。マイクロコンポーネントの小型化の要求が高まり続け、それらの層あたりの集積密度が上昇するので、こうした現象の影響は強くなっている。
Burnsらによる文献「A Wafer−Scale 3−D Circuit Integration Technology」、IEEE Transactions On Electron Devices、vol 53、No 10、2006年10月 Haismaらによる文献「Silicon−Wafer Fabrication and (Potential) Applications of Direct−Bonded Silicon」、Philips Journal of Research、vol 49、No 1/2、1995年
3次元構造の製造中の位置合わせに関する問題はよく知られている。非特許文献1には、接合された基板間の位置合わせのばらつきを検出する方法が記載されている。非特許文献2では、最終的なウェハの良好な品質を得る、すなわちマイクロコンポーネント間のオフセットをできるだけ小さくしたウェハを得るために、ウェハの平坦度、特に研磨ステップ中の平坦度の重要性が強調されている。しかし、これらの文献は、ウェハが組み立てられている間のウェハの位置決めの問題しか対象としていない。上記で説明したように、本出願人は、(この目的のために設けられたマークを用いて)接触するときに、2枚のウェハが互いに完全に位置合わせされているときでさえ、接合波の開始後に特定のマイクロコンポーネントの不均一な変位が生じることを観察している。
本発明は、基板を別の基板に転写する間にその基板に現れる不均一な変形を制限できる解決策を提供することを目的とする。
そのためには、本発明は、第2のウェハまたは基板の一方の面に第1のウェハまたは基板の一方の面を向かい合わせるステップと、それらの向かい合う2つの面の間で1点の接触を開始するステップとを含む、分子接合を開始する方法であって、それら2枚のウェハの一方に機械的圧力を印加することによってその1点の接触が開始され、上記圧力が0.1MPa[メガパスカル]から33.3MPaの範囲であることを特徴とする方法を提案する。
したがって、1点の接触の開始中にそれら2つの基板の一方に印加される圧力を制限することによって、接触している2枚のウェハの表面全体にわたる分子接合による接合を実行しながら、ウェハに生じる不均一な変形が低減される。
それにより、分子接合によって接合を作製するために1点の接触の印加によって通常生じる変形を最小限に抑えることによって、後続のマイクロコンポーネントの追加の層の形成中のオーバーレイのリスクが大幅に低減される。
本発明の第1の態様によれば、機械的圧力は、1mm2[平方ミリメートル]以下の表面積にわたって印加される。
本発明の特定の態様によれば、その1点の接触の開始は、2つの基板の一方にツールを用いることによって実現され、そのツールの基板上の接触表面積が0.3mm2から1mm2の範囲であり、ツールによって基板上にかけられる支持力が、0.1N[ニュートン]から10Nの範囲である。
本発明は、第1のウェハまたは基板の一方の面上に第1の層のマイクロコンポーネントを作製するステップと、マイクロコンポーネントの層を含む第1のウェハのその面を第2のウェハまたは基板上に接合するステップとを含む、複合3次元構造を作製する方法であって、接合ステップ中に、分子接合が、本発明の分子接合の開始方法に従って開始されることを特徴とする方法も提供する。
本発明の分子接合の開始方法の使用により、マイクロコンポーネント層の転写中のオーバーレイ現象をなくすかまたは制限し、非常に質の高い複数層半導体ウェハを作製することができる。マイクロコンポーネント層は、具体的には、イメージセンサを含むことができる。
従来技術の3次元構造の作製を示す概略図である。 従来技術の3次元構造の作製を示す概略図である。 従来技術の3次元構造の作製を示す概略図である。 従来技術の3次元構造の作製を示す概略図である。 従来技術の3次元構造の作製を示す概略図である。 本発明の一実施形態による分子接合の開始方法を示す概略図である。 本発明の分子接合の開始方法を用いた、3次元構造の作製を示す概略図である。 本発明の分子接合の開始方法を用いた、3次元構造の作製を示す概略図である。 本発明の分子接合の開始方法を用いた、3次元構造の作製を示す概略図である。 本発明の分子接合の開始方法を用いた、3次元構造の作製を示す概略図である。 図3Aから図3Dに示す3次元構造の作製中に実行されるステップを示す組織図である。 本発明の分子接合の開始方法の実装を極めて概略的に示す。 本発明の分子接合の開始方法の実装を極めて概略的に示す。 本発明の分子接合の開始方法の実装を極めて概略的に示す。
本発明は、概して、分子接合による、少なくとも第2の基板またはウェハ上への第1の基板またはウェハの接合を含む複合構造の作製に適用可能である。
分子接合による接合は、基本的によく知られた技術である。分子接合による接合の原理は、2つの表面を直接接触させる、すなわち、特定の材料(接着剤、ワックス、ろう材料など)を使用しないことに基づいていることに留意されたい。こうした作業により、接合のための表面が十分に滑らかであり、パーティクルまたは汚染がなく、開始する接触のために互いに十分に、典型的には、数ナノメートル未満の距離に接近することが必要になる。そのとき、2つの表面の間の引力は、分子接合(接合される2つの表面の原子間または分子間の電子的相互作用の所定の引力(ファンデルワールス力)によって誘発される接合)を引き起こすのに十分に高い。
分子接合は、1点の接触から接合波が伝播するのを開始するために、別のウェハと密着したあるウェハ上でのその1点の接触の開始によって実行される。本明細書で使用する用語「接合波(bonding wave)」は、接合または分子接合の先頭であり、開始点から伝播し、密着した2枚のウェハの間(接合界面)でその1点の接触から表面積全体にわたる引力(ファンデルワールス力)の拡散に対応する。その1点の接触は、2枚のウェハの一方に機械的圧力を印加することによって開始される。
本出願人は、1つおよび同じウェハ中の特定のパターン間またはマイクロコンポーネント間の相対変位が、そのウェハを別のウェハ上に分子接合するステップの結果として現れることを実証している。より正確には、本出願人によって行われた実験は、(張力および/または圧縮性の)ストレスが、その1点の接触、すなわち、機械的圧力が印加される領域において生成されることを実証している。これらのストレスは、ウェハに現れ、かつ特定のパターンまたはマイクロコンポーネントの互いに対する相対変位および不均等な変位の結果としての不均一な変形の原因である。
本出願人は、変形は、その1点の接触において、またその周りに本質的に局所化しており、これらの変形は弾性であることを観察している。これらの変形を、圧力を印加する点の周りで最大15cm[センチメートル]の半径に拡大させることができる。
その結果、本発明は、接触した2枚のウェハの間で接合波の開始および伝播を可能にしながら、このゾーンのストレスを制限するために、接点で印加される機械的圧力を制御することを提案する。本発明によれば、その1点の接触で印加される圧力は、0.1MPaから33.3MPaの範囲である。開始点は、ウェハ上のどの位置にも配置することができる。開始点は、好ましくは、ウェハのエッジ近くに配置される。この圧力を印加するゾーンの表面積は、典型的には数mm2未満、例えば1mm2である。印加する表面積をより大きくすることが可能であるが、接触表面積が大きすぎる(例えば5mm2超である)と、変形(オーバーレイ)が悪化する恐れがある。
こうした機械的圧力の印加は、高すぎるストレスを生じることなしに、2枚のウェハ間で1点の接触を開始し、その結果、ウェハ間の接触表面全体にわたる接合波の伝播を可能にするのに十分なものである。したがって、その1点の接触を開始するために印加される機械的圧力を制御することによって、ウェハに生じる変形が低減される。好ましくは、その1点の接触で印加される圧力は10MPa未満であり、より好ましくは、この圧力は0.1MPaから5MPaの範囲である。
機械的圧力が印加される期間は、少なくとも、接合波の伝播現象を始動できる最短の期間に相当する。この最短期間は、実質的に、接合波がウェハ間の接触表面にわたって伝播するのに必要な期間に相当する。機械的圧力を印加する期間は、概して、直径200mmのウェハを組み立てるために1から10秒の間、典型的には5秒である。
機械的圧力の制御された印加は、ツールを用いて実行することができる。図2では、第1のウェハまたは基板60が、基板支持デバイス40を含む接合機械中に配置される。基板支持デバイス40は支持プラテン40aを含み、その支持プラテン40aの平面の不具合は好ましくは15ミクロン(μm)未満である。支持プラテン40aは、分子接合によって第2のウェハまたは基板70と組み立てる目的で、例えば支持プラテン40aに関連する静電気もしくは吸引システムによって、または単に重力下で第1のウェハ60を保持する。オーバーレイの問題を強調しないようにウェハを変形させないことが判明している場合は、(静電気または吸引によって)ウェハを保持する関連のシステムが使用される。
上記で説明したように、かつ知られた様式で、接合されるウェハ60および70のそれぞれの表面61および71は、分子接合を可能にするために準備(研磨、洗浄、疎水/親水処理など)されている。
次いで、ウェハ60、70の表面61、71を互いに密着させる。分子接合のためのその1点の接触の開始は、ツール50によって実行される。図2に極めて概略的に示すように、ツール50は、スタイラスなどのベアリング要素51、およびダイナモメータ53を含む。ベアリング要素51は、ダイナモメータ53に接続され、自由端52を含む。その自由端52を介して、2枚のウェハ60と70の間で1点の接触を開始するために、機械的圧力がウェハ70上にかかる。端部52の接触表面積52aは0.3mm2および1mm2の範囲である。ウェハ70とのツール50の接触表面52aの面積が分かると、ツールによってウェハ上にかけられる支持力F(支持力=機械的圧力×支持表面積)を制御することによって、0.1MPaから33.3MPaの範囲の機械的圧力を印加することが可能である。ウェハ70の端部52によってかけられる支持力は、ダイナモメータ53によって制御される。この力は0.1Nから10Nの範囲である。
一例として、3.5MPaの機械的圧力(1点の接触、その結果2枚のウェハ間の接合波を開始するのに十分な圧力)が、接触表面積が1mm2のツールで印加された場合、3.5Nの支持力が、例えば約6秒間印加される。
ベアリング要素、より詳細には、ウェハと接触することが意図された端部を、Teflon(登録商標)、シリコンまたはポリマーなどの材料から作製するか、またはその材料で被覆することができる。一般に、ベアリング要素の端部は、制御して圧力を印加することができるのに十分に剛性のある材料から作製されるか、またはその材料で被覆される。材料の可撓性が高すぎると変形することになり、不正確な接触表面が生じ、その結果、印加される圧力が正確でなくなる。逆に、材料の剛性が高すぎると、ウェハ表面上に不具合(圧こん)が形成される恐れがある。
本発明の分子接合の開始方法を、接合機械で自動的に実行することができる。そのとき、その機械は、アクチュエータ(例えば、シリンダまたは機械的アーム)に連結されたベアリング要素を含む。いくつかの実施形態では、その機械は、ウェハ表面上の任意の位置において、または接合されたウェハから形成された積層体の直径に沿って、もしくは半径に沿ってベアリング要素を位置決めすることができる。その機械はまた、力センサ(ダイナモメータ、ストレスゲージなど)、およびアクチュエータを駆動することが意図されたサーボ制御装置も含む。サーボ制御装置は、ベアリング要素によって印加される機械的圧力を制御するようにしてアクチュエータを駆動する。より正確には、サーボ制御装置は、力センサからデータを受け取り、それらを、印加すべき機械的圧力、およびベアリング要素の端部の表面積の関数である支持力に関する所定の値と比較する。この機械はまた、(湾曲およびそりの測定など)ウェハの変形を判定する測定システムも含む。以下の検討から理解されるように、開始位置が所定の特定の位置に位置決めされる場合は、接合波を開始するために低い(例えば、1MPa未満の)圧力を、実現することもできる。
好ましくは、ウェハは湾曲変形が制限されている。本発明の制限した圧力では(具体的には、10MPa未満、または0.1から5MPaの範囲になるように圧力が選択されるときには)、接合波の生成を繰り返し可能に開始するのが難しいことがある。接触表面積が約1mm2のスタイラスを使用してウェハのエッジ近くに3.7Nの力を印加することによって行った試験では、良好な接合を確実にするためにウェハまたは基板の許容できる変形は、直径200mmの最終の基板またはウェハ(支持基板)の場合には−10μmから+10μmの範囲であり、コンポーネントを含む最初の基板またはウェハの場合は−45μmから+45μmの範囲であることが示された(分子接合ステップを容易にするためにコンポーネント上に実行される酸化物または他の任意の性質のものの堆積によってさらに変形するので、このウェハの許容変形の範囲はより広い)。これらの測定を、KLA−Tencor Corporationから入手可能なADEタイプの装置を用いた容量性の測定装置によって実行した。良好な接合を確実にするためにこのように制限する変形値は、一定の湾曲とウェハ直径の比に対応する。その結果、より大きい直径の値を考慮するために適切な修正をした直径が大きい(例えば300mm)ウェハにも有効である。
一方または両方のウェハが変形しているときは、分子接合に必要な機械的圧力をさらに最小限に抑えるために、接触するウェハの形状に応じて、その1点の接触を開始する位置(機械的圧力を印加する場所)を選択するのに有利な場合がある。接合される2枚のウェハが完全に平坦でない場合は、直面するウェハの表面の互いの局所的な分離が一様ではない。したがって、図5に極めて概略的に示すように、平坦なウェハ510、例えば酸化されている場合があるバルクウェハ上に、ウェハ520、例えば凹形の変形を有する回路ウェハを分子接合によって接合しなければならない。次いで、機械的圧力Pmを印加することによって開始されるその1点の接触は、点Bではなく、好ましくは、点A、すなわち凹形の変形の中心に配置される。というのは、接合を開始するために印加しなければならない機械的圧力は、点Aより点Bの方が絶対的に高くなり、その結果変形がより大きくなるからである。図5に示すのと同様の基板のウェハで試験を行った。この試験では、概して平坦なウェハまたは基板510と接触して配置された、概して凹形のウェハまたは基板520の中心に、約2秒間、0.3Nの力を印加する。この概して平坦なウェハまたは基板510自体が接合機械の平坦なウェハ/基板支持デバイス上に配置される。こうした特定の構成では、制限した力は、ウェハの変形を最小限に抑えながら接合波を開始するのに十分である。
具体的には、支持されるウェハが少なくとも凹形または凸形の変形を呈するときに、ウェハ支持デバイスおよび支持されるウェハが密接しているかまたは互いに最短の距離にある位置に相当するように、その1点の接触を選択することもできる。
こうした最後の2つの要件は、接合を開始するために印加される必要な圧力により、ウェハの垂直の変位が最小限になり、したがってウェハの変形も最小限になることを保証する。
同様に、図6に示すように、ウェハ620、例えば回路ウェハが、より複雑な変形を有する、すなわち別の平坦なウェハ610に対していくつかの凹形および凸形部分を有するときは、好ましくはその1点の接触、したがって機械的圧力Pmの印加は、ウェハ620凹形ゾーンの中心で開始される。凹形ゾーンの中心は、これらのウェハのうち、これらの領域と平坦なウェハ610の間の距離が最短である領域に相当し、その結果、ウェハの他のゾーンより低い機械的圧力の印加を必要とする。また、好ましくは、接合波が変位している間に、接合される積層体の垂直の変位を避けるために基板支持デバイスがウェハ610に近接した位置に機械的圧力が印加される。
図7では、組み立てられる2枚のウェハ710および720がそれぞれ独自の変形を有する。2枚のウェハの間でその1点の接触を開始するために機械的圧力Pmを印加する点の選択は、互いに直面するように配置されるときに2枚のウェハの位置に応じて決定される。
ウェハ変形測定システムから収集されたウェハの形状の情報を、最も適切な位置を決定するために使用することもできる。
変形形態では、例えば、その1点の接触を開始するために使用されるツール(スタイラス)をウェハに対して変位できない場合は、ウェハのうちツールの下にあるゾーンが最小の機械的圧力を必要とする点に相当するように、一方または両方のウェハに所定の変形を加えることができる。こうした条件下では、ツールがウェハの中心の上方の固定位置にある接合機械で、例えば、上側のウェハに図5と同様の変形を加えることが可能な場合がある。
本発明のプロセスは、分子接合に適合した任意のタイプの材料、具体的には、シリコン、ゲルマニウム、ガラス、石英、サファイアなどの半導体材料の組立てに適用可能である。組み立てるウェハは、具体的には、直径が100mm、150mm、200mm、または300mmでよい。ウェハは、それらの表面の大部分に、または限定されたゾーンにのみマイクロコンポーネントを含むこともできる。
本発明の組立て方法に関するある特定の、しかし排他的でない分野は、3次元構造を作製する方法である。
本発明の実施形態に従って最初の基板から最終の基板上に形成したマイクロコンポーネント層を転写する3次元構造を作製する一方法を、図3Aから図3Dおよび図4を参照して説明する。
3次元構造の作製は、ウェハまたは最初の基板100の表面上に第1の連続したマイクロコンポーネント110を形成することによって始まる(図3A、ステップS1)。マイクロコンポーネント110は、コンポーネント全体および/またはその一部分のみでよい。最初の基板100は、単層構造、例えば1層のシリコンでもよく、SOI型構造などの複数層構造でもよい。マイクロコンポーネント110は、作製するマイクロコンポーネント110に対応するパターン形成ゾーンを画定できるマスクを用いたフォトリソグラフィによって形成される。フォトリソグラフィによるマイクロコンポーネント110の形成中に、最初の基板100は基板支持デバイス120上に保持される。基板支持デバイスは支持プラテン120aを含み、その支持プラテン120aで、例えば支持プラテン120aに関連する静電気または吸引システムによって、最初の基板100が面一になる。
次いで、最初の基板100のうちマイクロコンポーネント110を含む面は、分子接合によって接合する目的で、最終のウェハまたは基板200の一方の面と接触する(ステップS2)。最初の基板100のうちマイクロコンポーネント110を含む面、および/または最終の基板200のうち密着することが意図される面上に、酸化物層、例えばSiO2の酸化物層を形成することもできる。
本発明によれば、その1点の接触は、基板200上に、好ましくはエッジ近くで、機械的圧力Pmを印加することによって2枚の基板の間で開始される(ステップS3、図3B)。上記で示すように、圧力Pmは、0.1MPaから33.3MPaの範囲であり、1mm2以下の支持面に印加される。
その1点の接触の開始は、最初の基板100と最終の基板200の間の界面に接合波を伝播することを伴う。次いで、これらの2枚の基板は、マイクロコンポーネント110を含む最初の基板100の変形なしに、またはほとんどなしに、接触表面(接合界面)全体にわたって分子接合によって互いに接合される。それにより、基板100と200の間の接合界面でマイクロコンポーネント110の埋め込まれた層が作製される。
接合後に、図3Cに見ることができるように、最初の基板100は、材料のうちマイクロコンポーネント110の層の上方に存在する部分を除去するために薄層化される(ステップS4)。基板100がSOIタイプの基板であるときは、有利には、埋め込まれた絶縁層を使用して残りの層100aの厚さを画定することが可能である。したがって、複合構造300が、最終の基板200、および最初の基板100の残りの部分に相当する層100aから形成されるように作製される。最初の基板100は、具体的には、化学機械研磨(CMP)、化学エッチングによって、または原子注入によって基板に形成された平面の弱点に沿って分割もしくは破損することによって、薄層化することができる。
図3Dに見ることができるように、3次元構造を作製する次のステップは、第2の層のマイクロコンポーネント140を、薄層化した最初の基板100の露出した表面において形成するステップからなる(図3D、ステップS5)。マイクロコンポーネント140は、最終のコンポーネントを形成するためにマイクロコンポーネント110の相補的な部分に、かつ/またはマイクロコンポーネント140と共に働くことが意図された異なるコンポーネントに相当してよい。埋め込まれたマイクロコンポーネント110と位置合わせしてマイクロコンポーネント140を形成するために、マイクロコンポーネント110を形成するのに用いられたのと同様のフォトリソグラフィマスクが使用される。マイクロコンポーネント110の形成中に、最終の基板200および層100aによって形成された複合構造300は、デバイス120と同一の基板担持デバイス130の支持プラテン130a上に保持される。次いで、フォトリソグラフィマスクは、層100aの何もない表面に用いられる。
変形形態では、層の積層体によって3次元構造が形成され、各層は、本発明の組立て方法によって転写されており、すぐ隣の層と位置合わせされている。
本発明の分子接合の開始方法を使用して、最終の基板200上への最初の基板100の転写の前後にマイクロコンポーネント110の大幅なオフセットが観察されないようにして、最初の基板100を、変形なしに、または少なくとも変形を低減して最終の基板上に接合することができる。したがって、これらの残りのオフセットを、ウェハ表面全体にわたって均一に200ナノメートル(nm)未満、または100nm未満の値に制限することができる。したがって、マイクロコンポーネント140、さらには非常に小さい寸法(例えば1μm未満)のマイクロコンポーネント140を、最初の基板の転写の後でも、簡単にマイクロコンポーネント110と位置合わせして形成することもできる。これは、例えば、2つの層または単一層の異なる2つの面に存在するマイクロコンポーネントを、相互接続部が不良になるリスクを最小限に抑えながら金属接続部を介して相互接続することができることを意味する。
その結果、本発明の組立て方法により、別の層または支持基板上へのある回路層の転写中にオーバーレイ現象をなくし、非常に質の高い複数層半導体ウェハを作製することができる。

Claims (18)

  1. 分子接合を開始する方法であって、
    第2のウェハ(20)の一方の面(21)に第1のウェハ(30)の一方の面(31)を向かい合わせるステップと、
    向かい合う2つの前記面の間で1点の接触を開始するステップとを備え、
    2枚の前記ウェハの一方に機械的圧力を印加することによって、前記1点の接触が開始され、前記圧力は0.1MPaから33.3MPaの範囲であることを特徴とする方法。
  2. 印加される前記機械的圧力は、10MPa未満であることを特徴とする請求項1に記載の方法。
  3. 印加される前記機械的圧力は、2MPaから5MPaの範囲であることを特徴とする請求項1または請求項2に記載の方法。
  4. 前記機械的圧力は、1mm2以下の接触表面積に印加されることを特徴とする請求項1乃至3のいずれか一項に記載の方法。
  5. 前記1点の接触は、2枚の基板の一方にツール(51)を用いることによって開始され、前記基板上の前記ツールの接触表面積(52a)は0.3mm2から1mm2の範囲であり、前記ツールによって前記基板上にかかる支持力は0.1Nから10Nの範囲であることを特徴とする請求項4に記載の方法。
  6. 2枚の前記基板の一方に載ることが意図された、少なくとも前記ツール(51)の端部(52)は、その表面(52a)上に、少なくともTeflon(登録商標)、シリコン、およびポリマーから選択された材料を含むことを特徴とする請求項5に記載の方法。
  7. 複合3次元構造(300)を作製する方法であって、
    第1の基板(100)の一方の面上に第1の層のマイクロコンポーネント(110)を作製するステップと、
    前記第1の基板のうち前記マイクロコンポーネントの層を含む前記面を第2の基板(200)上に分子接合によって接合するステップとを備え
    前記接合するステップ中に、請求項1乃至6のいずれか一項に記載の分子接合の開始方法に従って分子接合を開始することを特徴とする方法。
  8. 前記接合するステップ後に、前記第1の基板(100)を薄層化するステップを備えることを特徴とする請求項7に記載の方法。
  9. 前記第1の基板のうち前記第1の層のマイクロコンポーネントを含む面の反対側の面上に、第2の層のマイクロコンポーネント(140)を作製するステップをさらに備えることを特徴とする請求項7または請求項8に記載の方法。
  10. 前記接合するステップの前に、前記第1の基板(100)のうち前記第1の層のマイクロコンポーネント(110)を含む面上に酸化物層を形成するステップを備えることを特徴とする請求項7乃至9のいずれか一項に記載の方法。
  11. 前記第1の基板(100)は、SOI型構造であることを特徴とする請求項7乃至10のいずれか一項に記載の方法。
  12. 少なくとも前記第1の層のマイクロコンポーネントは、イメージセンサを含むことを特徴とする請求項7乃至11のいずれか一項に記載の方法。
  13. 前記第1の層のマイクロコンポーネント(110)および前記酸化物層を含む前記第1の基板(100)の変形は、−40μmから+40μmの範囲であることを特徴とする請求項10乃至12のいずれか一項に記載の方法。
  14. 前記第2の基板(200)の変形は、−10μmから+10μmの範囲であることを特徴とする請求項7乃至13のいずれか一項に記載の方法。
  15. 前記機械的圧力を印加するゾーンは、少なくとも1つの前記ウェハの変形に応じて決定されることを特徴とする請求項1乃至14のいずれか一項に記載の方法。
  16. 前記第1の基板は凹形の変形を有し、前記1点の接触は前記凹形の変形の中心に位置し、前記第2のウェハは平坦なウェハであることを特徴とする請求項15に記載の方法。
  17. 前記第2のウェハは少なくとも凹形または凸形の変形を呈し、ウェハ支持デバイス上に配置され、前記1点の接触は、前記ウェハ支持デバイスおよび前記第2のウェハが密接しているか、または互いからの距離が最短である位置に配置されることを特徴とする請求項15に記載の方法。
  18. 前記ウェハのうち前記ツールの下にあるゾーンが、必要な機械的圧力が最小の点に相当するように、所定の変形はウェハの一方または両方の上で行われることを特徴とする請求項15に記載の方法。
JP2011511038A 2008-08-28 2009-08-06 分子接合を開始する方法 Pending JP2011524084A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0855767 2008-08-28
FR0855767A FR2935537B1 (fr) 2008-08-28 2008-08-28 Procede d'initiation d'adhesion moleculaire
PCT/EP2009/060250 WO2010023082A1 (en) 2008-08-28 2009-08-06 A method of initiating molecular bonding

Publications (1)

Publication Number Publication Date
JP2011524084A true JP2011524084A (ja) 2011-08-25

Family

ID=40361570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011511038A Pending JP2011524084A (ja) 2008-08-28 2009-08-06 分子接合を開始する方法

Country Status (8)

Country Link
US (3) US8163570B2 (ja)
EP (1) EP2319074A1 (ja)
JP (1) JP2011524084A (ja)
KR (3) KR20100139023A (ja)
CN (1) CN102017125A (ja)
FR (1) FR2935537B1 (ja)
TW (1) TW201017739A (ja)
WO (1) WO2010023082A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115868A (ja) * 2014-12-17 2016-06-23 富士電機株式会社 半導体装置の製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8459128B2 (en) * 2008-04-15 2013-06-11 Indian Institute Of Science Sub-threshold elastic deflection FET sensor for sensing pressure/force, a method and system thereof
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2963848B1 (fr) * 2010-08-11 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire a basse pression
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2992772B1 (fr) 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US9646860B2 (en) 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
US9698035B2 (en) * 2013-12-23 2017-07-04 Lam Research Corporation Microstructures for improved wafer handling
US20160204078A1 (en) * 2015-01-14 2016-07-14 International Business Machines Corporation Bonding process using temperature controlled curvature change
CN105957817A (zh) * 2016-07-12 2016-09-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN110214369A (zh) * 2017-03-02 2019-09-06 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置
US10720345B1 (en) * 2017-09-15 2020-07-21 Intel Corporation Wafer to wafer bonding with low wafer distortion
TWI668739B (zh) * 2018-04-03 2019-08-11 環球晶圓股份有限公司 磊晶基板及其製造方法
CN109103079B (zh) * 2018-08-06 2021-06-01 济南晶正电子科技有限公司 一种纳米级单晶薄膜及其制备方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252015A (ja) * 1993-02-28 1994-09-09 Sony Corp 基板はり合わせ方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) * 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH09196933A (ja) * 1996-01-19 1997-07-31 Canon Inc プローブとプローブの作製方法、及びプローブユニット、並びにこれを用いた情報記録再生装置
US5962792A (en) * 1997-06-02 1999-10-05 The Penn State Research Foundation Beam strain gauge
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4698018B2 (ja) * 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US6969667B2 (en) * 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
CA2485022A1 (en) * 2002-04-15 2003-10-23 Schott Ag Method for connecting substrates and composite element
KR100774775B1 (ko) * 2002-09-17 2007-11-07 앤터온 비.브이. 카메라 디바이스, 카메라 디바이스 제조 방법, 웨이퍼스케일 패키지 및 광학 어셈블리
JP2004235465A (ja) * 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US20070148480A1 (en) * 2003-12-24 2007-06-28 Toyoaki Ishiwata Laminate
FR2866982B1 (fr) 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7060592B2 (en) * 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
EP1863631A2 (en) 2005-01-18 2007-12-12 Suss Micro Tec Inc. High-throughput bond tool
TWI310583B (en) * 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
JP5046366B2 (ja) * 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7648851B2 (en) 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
JP4442671B2 (ja) * 2007-09-21 2010-03-31 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252015A (ja) * 1993-02-28 1994-09-09 Sony Corp 基板はり合わせ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115868A (ja) * 2014-12-17 2016-06-23 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110287604A1 (en) 2011-11-24
TW201017739A (en) 2010-05-01
US20130093033A9 (en) 2013-04-18
KR20120089695A (ko) 2012-08-13
US8163570B2 (en) 2012-04-24
US20110278691A1 (en) 2011-11-17
KR20120089696A (ko) 2012-08-13
FR2935537A1 (fr) 2010-03-05
US20110045611A1 (en) 2011-02-24
WO2010023082A1 (en) 2010-03-04
CN102017125A (zh) 2011-04-13
FR2935537B1 (fr) 2010-10-22
KR20100139023A (ko) 2010-12-31
EP2319074A1 (en) 2011-05-11

Similar Documents

Publication Publication Date Title
JP2011524084A (ja) 分子接合を開始する方法
JP5448117B2 (ja) 分子結合による結合方法
JP5346063B2 (ja) 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
US8575002B2 (en) Direct bonding method with reduction in overlay misalignment
KR101189714B1 (ko) 분자 결합에 의한 웨이퍼 조립 방법
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP5419929B2 (ja) 低圧での分子接着接合方法
US20120038027A1 (en) Method for molecular adhesion bonding at low pressure
TW201241955A (en) Apparatus and a method for direct wafer bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611