CN105957817A - 一种晶圆键合方法 - Google Patents

一种晶圆键合方法 Download PDF

Info

Publication number
CN105957817A
CN105957817A CN201610545990.6A CN201610545990A CN105957817A CN 105957817 A CN105957817 A CN 105957817A CN 201610545990 A CN201610545990 A CN 201610545990A CN 105957817 A CN105957817 A CN 105957817A
Authority
CN
China
Prior art keywords
wafer
bonding method
bonding
wafer bonding
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610545990.6A
Other languages
English (en)
Inventor
邹文
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201610545990.6A priority Critical patent/CN105957817A/zh
Publication of CN105957817A publication Critical patent/CN105957817A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种晶圆键合方法，包括：提供第一晶圆和第二晶圆；提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上。本发明提供的晶圆键合方法，通过提供负压环境实现优化键合晶圆外部区域的键合扭曲度，通过施加至少一压力实现优化键合晶圆中心区域的键合扭曲度，从而整体上优化晶圆键合扭曲度，因此提高后续制程键合晶圆的均一性，进而提升产品的性能。

Description

一种晶圆键合方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合方法。
背景技术
经过半个世纪的高速发展，微电子技术和依托于微电子技术的信息技术已经对人类社会的发展产生了革命性的影响。然而，当今必须面对的问题是：传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大，晶圆厂的投资迅速攀升。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。
三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案。所谓三维集成电路，广义上是指将具有集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的片上系统(SOC)提供可能。
在三维集成电路中，晶圆与晶圆的键合方法是核心重点，其中晶圆的键合扭曲度是衡量键合工艺的核心参数，晶圆的键合扭曲度是通过光刻机进行测量得到的。在现有技术条件下的键合工艺中，由于晶圆的扭曲导致三维集成电路中键合晶圆的均一性较差的问题成为本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种晶圆键合方法，以解决现有的键合晶圆的均一性较差的问题。
为解决上述技术问题，本发明提供一种晶圆键合方法，包括：提供第一晶圆和第二晶圆；提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上。
优选的，在所述晶圆键合方法中，施加的压力在所述第一晶圆和所述第二晶圆的中心位置。
优选的，在所述晶圆键合方法中，所述负压环境的真空度为-200mbar～-900mbar。
优选的，在所述晶圆键合方法中，所述压力的大小为1000mN～3000mN。
优选的，在所述晶圆键合方法中，所述第一晶圆包括第一衬底。
优选的，在所述晶圆键合方法中，所述第一衬底为硅衬底、氧化物衬底或氮化物衬底。
优选的，在所述晶圆键合方法中，所述第二晶圆包括第二衬底。
优选的，在所述晶圆键合方法中，所述第二衬底为硅衬底、氧化物衬底或氮化物衬底。
优选的，在所述晶圆键合方法中，所述第一晶圆为器件晶圆，所述器件晶圆上设置有器件结构。
优选的，在所述晶圆键合方法中，所述第二晶圆为载体晶圆，所述载体晶圆上设置有电路结构。
优选的，在所述晶圆键合方法中，所述载体晶圆堆叠放置在所述器件晶圆之上。
优选的，在所述晶圆键合方法中，所述第一晶圆与所述第二晶圆中至少有一个是已完成的键合晶圆。
本发明公开的晶圆键合方法，通过提供负压环境实现优化键合晶圆外部区域的键合扭曲度，通过施加至少一压力实现优化键合晶圆中心区域的键合扭曲度，从而整体上优化晶圆键合扭曲度，因此提高后续制程键合晶圆的均一性，进而提升产品的性能。
附图说明
图1是本发明实施例的晶圆键合方法的流程示意图；
图2是本发明实施例的晶圆键合方法中施加压力方式的示意图；
图3是本发明实施例的晶圆键合方法中施加压力的受力示意图；
图4是本发明实施例的晶圆键合方法中施加压力后晶圆不同区域扭曲的受力示意图；
图5是本发明实施例的晶圆键合方法中在中心位置施加压力的受力示意图；
图6是本发明实施例的晶圆键合方法中在中心位置施加压力后晶圆不同区域扭曲的受力示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶圆键合方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，本发明公开一种晶圆键合方法，包括：
步骤S10：提供第一晶圆10和第二晶圆20；
步骤S20：提供一负压环境，将所述第一晶圆10与所述第二晶圆20堆叠放置，施加至少一压力在所述第一晶圆10和所述第二晶圆20的中心区域30上。
下面按图1所示流程结合示意图更详细的介绍本实施例的晶圆键合方法。
首先，如图2所示，提供第一晶圆10和第二晶圆20。优选的，所述第一晶圆10包括第一衬底。优选的，所述第一衬底为硅衬底、氧化物衬底或氮化物衬底。优选的，所述第一晶圆10为器件晶圆，所述器件晶圆上设置有器件结构，所述器件结构包括电容、电阻、电感、MOS管、放大器或逻辑电路中一个或多个组成。优选的，所述第二晶圆20包括与所述第一衬底对应的第二衬底。优选的，所述第二衬底为硅衬底、氧化物衬底或氮化物衬底。优选的，所述第二晶圆20为载体晶圆，所述载体晶圆上设置有电路结构，所述电路结构包括电容、电阻和逻辑电路组成的部分电路。
然后，继续参考图2所示，提供一负压环境，将放置所述第一晶圆10和所述第二晶圆20的卡盘反应腔抽真空，将第一晶圆10与第二晶圆20堆叠放置，施加至少一压力在所述第一晶圆10和所述第二晶圆20的中心区域30。需要说明的是，本发明中所述压力是指一个点上的作用力，当多个力一起作用时，也就是说形成一个面上的作用力，能起到一个点上的作用力同样的效果。
在具体的实施例中，所述中心区域30以所述第一晶圆10和所述第二晶圆20的圆心为圆心，所述中心区域30以所述第一晶圆10和所述第二晶圆20的半径的一半为半径。需要说明的是，通常所述第一晶圆10和所述第二晶圆20的尺寸是相同的，因此所述第一晶圆10和所述第二晶圆20在堆叠放置后具有同一圆心和半径，在其它实施例中，若第一晶圆与第二晶圆的尺寸不一致，则以较小尺寸的晶圆的半径的一半作为中心区域。如图3和图4所示，通过施加的压力F1导致晶圆的受力位置的压缩型扭曲度，晶圆自身的应力F2会导致晶圆的中心区域以外的扩张型扭曲度，使晶圆不同区域在不同应力作用具有不同的扭曲度，也就是说，所述压力F1会从受力位置为圆心向外传导以及同晶圆自身的应力F2一起从而形成不同的扭曲度。
优选的，施加的压力在所述第一晶圆10和所述第二晶圆20的中心位置，即施加压力在圆心位置，从而实现最佳的受力分布。本发明提供的晶圆键合方法在晶圆键合过程中，因为进行键合工艺的晶圆较薄，在生产过程中必然会产生一定的扭曲度。然而在本发明中，如图5和图6所示，通过施加的压力F1导致晶圆的中心位置的压缩型扭曲度，晶圆自身的应力F2会导致晶圆的中心区域以外的扩张型扭曲度，使晶圆不同区域在不同应力作用具有不同的扭曲度。同时通过卡盘反应腔内的高真空度，从而在整体上优化晶圆键合扭曲度，并通过调整参数(即真空度和/或压力)设置使得晶圆键合整体扭曲度在30nm～120nm内可调。
优选的，所述载体晶圆堆叠放置在所述器件晶圆之上，所述载体晶圆相比所述器件晶圆具有更加简单和稳定的结构，所述载体晶圆更适合移动来与下方的器件晶圆进行键合对准。
在具体的实施方式中，所述负压环境的反应腔设置在卡盘内，所述卡盘可为所述第一晶圆10和所述第二晶圆20提供支撑，将支撑所述第一晶圆10和所述第二晶圆20的卡盘反应腔抽真空时，因为抽真空的过程为一持续的过程，此时需要将第一晶圆10与第二晶圆20堆叠放置，堆叠放置的对准方法采用现有技术，待真空度达到要求，再施加压力在所述第一晶圆10和所述第二晶圆20的中心区域，然后将所述第一衬底与所述第二衬底进行键合形成键合晶圆。
在本实施例中，优选的，所述负压环境的真空度为-200mbar～-900mbar，所述负压环境的真空度可选为-200mbar、-201mbar、-202mbar以及依次到-900mbar，通过高真空度实现优化晶圆的中心区域以外的外部键合扭曲度。优选的，所述压力的大小为1000mN～3000mN，例如所述压力的大小可选为1000mN、1001mN、1002mN以及依次到3000mN，通过施加压力实现优化晶圆中心区域的中心键合扭曲度。本发明通过在负压环境下并施加一压力能够提高键合晶圆的键合扭曲度。需要说明的是，所述压力的大小需要根据晶圆的尺寸大小进行合理的调整，以适应不同尺寸晶圆的键合需要。
本发明提供的晶圆键合方法与现有技术相比，晶圆键合扭曲度整体优化≥20nm，晶圆外部键合扭曲度优化≥30nm，从而提高后续光刻制程中晶圆对准的精确度，使键合晶圆的均一性得到提升。
在具体的实施方式中，通过在晶圆上方设置一施力装置，例如通过一杆状结构对晶圆施加压力，所述杆状结构上设置有压力传感器。本发明的晶圆键合方法并不限制施加压力的装置，本发明的要点在于对晶圆的中心区域施上加一压力，导致晶圆的受力处的压缩型扭曲，并通过卡盘真空度调整晶圆中心区域以外的扩张型扭曲，达到优化晶圆键合扭曲度的目的，从而提高了键合晶圆后续光刻制程的对准精度，也就是降低了晶圆上器件的错位。最优选择中，施加压力在晶圆的圆心位置。
优选的，所述第一晶圆10与所述第二晶圆20中至少有一个是已完成的键合晶圆，也就是说，本发明公开的晶圆键合方法还包括依次键合的第三晶圆至第N晶圆，并在负压条件下施加压力优化晶圆键合扭曲度，最后完成键合，即第一晶圆和/或第二晶圆为已完成的键合晶圆，再进一步进行键合形成更复杂的结构。
本发明公开的晶圆键合方法，通过提供负压环境实现优化键合晶圆外部的键合扭曲度，通过施加至少一压力实现优化键合晶圆中心区域的键合扭曲度，从而整体上优化晶圆键合扭曲度，因此提高后续制程键合晶圆的均一性，进而提升产品的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种晶圆键合方法，其特征在于，包括：
提供第一晶圆和第二晶圆；
提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上。
2.如权利要求1所述的晶圆键合方法，其特征在于，施加的压力在所述第一晶圆和所述第二晶圆的中心位置。
3.如权利要求1所述的晶圆键合方法，其特征在于，所述负压环境的真空度为-200mbar～-900mbar。
4.如权利要求1所述的晶圆键合方法，其特征在于，所述压力的大小为1000mN～3000mN。
5.如权利要求1所述的晶圆键合方法，其特征在于，所述第一晶圆包括第一衬底。
6.如权利要求5所述的晶圆键合方法，其特征在于，所述第一衬底为硅衬底、氧化物衬底或氮化物衬底。
7.如权利要求1所述的晶圆键合方法，其特征在于，所述第二晶圆包括第二衬底。
8.如权利要求7所述的晶圆键合方法，其特征在于，所述第二衬底为硅衬底、氧化物衬底或氮化物衬底。
9.如权利要求1所述的晶圆键合方法，其特征在于，所述第一晶圆为器件晶圆，所述器件晶圆上设置有器件结构。
10.如权利要求9所述的晶圆键合方法，其特征在于，所述第二晶圆为载体晶圆，所述载体晶圆上设置有电路结构。
11.如权利要求10所述的晶圆键合方法，其特征在于，所述载体晶圆堆叠放置在所述器件晶圆之上。
12.如权利要求1所述的晶圆键合方法，其特征在于，所述第一晶圆与所述第二晶圆中至少有一个是已完成的键合晶圆。
CN201610545990.6A 2016-07-12 2016-07-12 一种晶圆键合方法 Pending CN105957817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610545990.6A CN105957817A (zh) 2016-07-12 2016-07-12 一种晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610545990.6A CN105957817A (zh) 2016-07-12 2016-07-12 一种晶圆键合方法

Publications (1)

Publication Number Publication Date
CN105957817A true CN105957817A (zh) 2016-09-21

Family

ID=56900706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610545990.6A Pending CN105957817A (zh) 2016-07-12 2016-07-12 一种晶圆键合方法

Country Status (1)

Country Link
CN (1) CN105957817A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527831A (zh) * 2017-08-21 2017-12-29 武汉新芯集成电路制造有限公司 一种晶圆扭曲度的表征方法
CN107833828A (zh) * 2017-09-26 2018-03-23 合肥新汇成微电子有限公司 一种半导体晶圆键合工艺
CN108447779A (zh) * 2018-04-16 2018-08-24 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN109545692A (zh) * 2018-11-22 2019-03-29 武汉新芯集成电路制造有限公司 一种降低晶圆键合边缘扭曲度的方法
CN114252329A (zh) * 2021-11-08 2022-03-29 长江存储科技有限责任公司 键合技术的键合能测试方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209644A (zh) * 1997-08-27 1999-03-03 佳能株式会社 基片处理装置,基片支承装置,基片处理方法和基片制造方法
CN102017125A (zh) * 2008-08-28 2011-04-13 S.O.I.Tec绝缘体上硅技术公司 起动分子键合的方法
TW201227815A (en) * 2010-03-03 2012-07-01 Toshiba Kk Semiconductor manufacturing apparatus
US20120329241A1 (en) * 2011-06-27 2012-12-27 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
CN103137509A (zh) * 2011-12-02 2013-06-05 上海微电子装备有限公司 用于晶圆键合的装置及晶圆键合方法
US20130210171A1 (en) * 2010-07-07 2013-08-15 Soitec Method for molecular adhesion bonding with compensation for radial misalignment
TW201341194A (zh) * 2011-12-07 2013-10-16 Tazmo Co Ltd 貼合裝置及貼合方法
US20140009465A1 (en) * 2012-07-05 2014-01-09 Samsung Electronics Co., Ltd. Method and apparatus for modeling three-dimensional (3d) face, and method and apparatus for tracking face
CN103824787A (zh) * 2012-11-16 2014-05-28 中国科学院上海微系统与信息技术研究所 基于粘接剂的晶圆键合方法
US20140349465A1 (en) * 2013-05-21 2014-11-27 Tokyo Electron Limited Joining device, joining system and joining method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209644A (zh) * 1997-08-27 1999-03-03 佳能株式会社 基片处理装置,基片支承装置,基片处理方法和基片制造方法
CN102017125A (zh) * 2008-08-28 2011-04-13 S.O.I.Tec绝缘体上硅技术公司 起动分子键合的方法
TW201227815A (en) * 2010-03-03 2012-07-01 Toshiba Kk Semiconductor manufacturing apparatus
US20130210171A1 (en) * 2010-07-07 2013-08-15 Soitec Method for molecular adhesion bonding with compensation for radial misalignment
US20120329241A1 (en) * 2011-06-27 2012-12-27 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
CN103137509A (zh) * 2011-12-02 2013-06-05 上海微电子装备有限公司 用于晶圆键合的装置及晶圆键合方法
TW201341194A (zh) * 2011-12-07 2013-10-16 Tazmo Co Ltd 貼合裝置及貼合方法
US20140009465A1 (en) * 2012-07-05 2014-01-09 Samsung Electronics Co., Ltd. Method and apparatus for modeling three-dimensional (3d) face, and method and apparatus for tracking face
CN103824787A (zh) * 2012-11-16 2014-05-28 中国科学院上海微系统与信息技术研究所 基于粘接剂的晶圆键合方法
US20140349465A1 (en) * 2013-05-21 2014-11-27 Tokyo Electron Limited Joining device, joining system and joining method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527831A (zh) * 2017-08-21 2017-12-29 武汉新芯集成电路制造有限公司 一种晶圆扭曲度的表征方法
CN107833828A (zh) * 2017-09-26 2018-03-23 合肥新汇成微电子有限公司 一种半导体晶圆键合工艺
CN108447779A (zh) * 2018-04-16 2018-08-24 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN108447779B (zh) * 2018-04-16 2020-12-04 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN109545692A (zh) * 2018-11-22 2019-03-29 武汉新芯集成电路制造有限公司 一种降低晶圆键合边缘扭曲度的方法
CN109545692B (zh) * 2018-11-22 2020-06-26 武汉新芯集成电路制造有限公司 一种降低晶圆键合边缘扭曲度的方法
CN114252329A (zh) * 2021-11-08 2022-03-29 长江存储科技有限责任公司 键合技术的键合能测试方法

Similar Documents

Publication Publication Date Title
CN105957817A (zh) 一种晶圆键合方法
US7391047B2 (en) System for forming a strained layer of semiconductor material
US20150132922A1 (en) Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
KR20180021133A (ko) 가공 실리콘 기판들 상의 gan 디바이스들
JP2009532865A (ja) Ｓｏｉトランジスタならびにバルクトランジスタを備えた半導体デバイスとその製造方法
US10206277B2 (en) Gradient encapsulant protection of devices in stretchable electronics
CN109494182A (zh) 一种用于半导体集成工艺中超薄半导体晶圆的拿持方法
CN100466267C (zh) 半导体结构及其制造方法
WO2019139586A1 (en) Magnetic polishing pad and platen structures for chemical mechanical polishing
TW200931544A (en) Flexurable semiconductor device and method
CN109545692B (zh) 一种降低晶圆键合边缘扭曲度的方法
CN113421849A (zh) 一种带绝缘埋层的硅衬底的制备工艺
JPH04206766A (ja) 半導体装置の製造方法
US7176072B2 (en) Strained silicon devices transfer to glass for display applications
US8536709B1 (en) Wafer with eutectic bonding carrier and method of manufacturing the same
WO2017048531A1 (en) Substrate-transferred, deep trench isolation silicon-on-insulator (soi) semiconductor devices formed from bulk semiconductor wafers
CN110752218A (zh) 一种多层soi及其制备方法
JPH10189875A (ja) 半導体集積回路装置
CN111128716B (zh) 一种大面积图形自对准的异质集成方法
CN113053798A (zh) 一种利用强化玻璃的超薄晶减薄切割工艺
US20200172393A1 (en) Methods for wafer bonding
Chong et al. Finite element stress analysis of thin die detachment process
EP3180802A1 (en) Semiconductor structure with multiple active layers in an soi wafer
CN111900198A (zh) 一种采用硅硅键合工艺制作高压vdmos的方法
JP2000031439A (ja) Ｓｏｉ基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160921