CN107833828A - 一种半导体晶圆键合工艺 - Google Patents

一种半导体晶圆键合工艺 Download PDF

Info

Publication number
CN107833828A
CN107833828A CN201710879044.XA CN201710879044A CN107833828A CN 107833828 A CN107833828 A CN 107833828A CN 201710879044 A CN201710879044 A CN 201710879044A CN 107833828 A CN107833828 A CN 107833828A
Authority
CN
China
Prior art keywords
wafer
bonding
semiconductor crystal
bonding technology
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710879044.XA
Other languages
English (en)
Inventor
林文浩
江富杰
李司元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Huicheng Electronics Co Ltd
Original Assignee
Hefei Huicheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Huicheng Electronics Co Ltd filed Critical Hefei Huicheng Electronics Co Ltd
Priority to CN201710879044.XA priority Critical patent/CN107833828A/zh
Publication of CN107833828A publication Critical patent/CN107833828A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Abstract

本发明公开了一种半导体晶圆键合工艺，包括以下步骤：(1)提供需要实施键合的第一晶圆和第二晶圆，在第一晶圆和第二晶圆之间的表面点涂有固态的隔离物，用于隔离晶圆；(2)提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上；(3)对第一晶圆和第二晶圆实施晶圆键合；对实施所述晶圆键合之后的晶圆进行磨削减薄处理。

Description

一种半导体晶圆键合工艺
技术领域
本发明涉及半导体晶圆技术领域，具体涉及一种半导体晶圆键合工艺。
背景技术
经过半个世纪的高速发展，微电子技术和依托于微电子技术的信息技术已经对人类社会的发展产生了革命性的影响。然而，当今必须面对的问题是：传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大，晶圆厂的投资迅速攀升。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。
三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案。所谓三维集成电路，广义上是指将具有集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的电信号连接。三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的片上系统(SOC)提供可能。
在三维集成电路中，晶圆与晶圆的键合方法是核心重点，其中晶圆的键合扭曲度是衡量键合工艺的核心参数，晶圆的键合扭曲度是通过光刻机进行测量得到的。在现有技术条件下的键合工艺中，由于晶圆的扭曲导致三维集成电路中键合晶圆的均一性较差的问题成为本领域技术人员亟待解决的一个技术问题。
发明内容
本发明旨在提供了一种半导体晶圆键合工艺。
本发明提供如下技术方案：
一种半导体晶圆键合工艺，包括以下步骤：
(1)提供需要实施键合的第一晶圆和第二晶圆，在第一晶圆和第二晶圆之间的表面点涂有固态的隔离物，用于隔离晶圆；
(2)提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上；
(3)对第一晶圆和第二晶圆实施晶圆键合；对实施所述晶圆键合之后的晶圆进行磨削减薄处理。
所述固态的隔离物为复合有机材料或者复合无机材料，所述固态隔离物的熔点在90-180℃之间。
所述负压环境的真空度为-200mbar～-900mbar。
所述步骤(3)中键合为局部键合或者在第一晶圆和第二晶圆之间形成腔室的键合。
所述第一晶圆为器件晶圆，所述器件晶圆上设置有器件结构，第二晶圆为载体晶圆，所述载体晶圆上设置有电路结构。
与现有技术相比，本发明的有益效果是：本发明通过提供负压环境实现优化键合晶圆外部区域的键合扭曲度，通过施加至少一压力实现优化键合晶圆中心区域的键合扭曲度，从而整体上优化晶圆键合扭曲度，因此提高后续制程键合晶圆的均一性，进而提升产品的性能。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一种半导体晶圆键合工艺，包括以下步骤：
(1)提供需要实施键合的第一晶圆和第二晶圆，在第一晶圆和第二晶圆之间的表面点涂有固态的隔离物，用于隔离晶圆；
(2)提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上；
(3)对第一晶圆和第二晶圆实施晶圆键合；对实施所述晶圆键合之后的晶圆进行磨削减薄处理。
所述固态的隔离物为复合有机材料或者复合无机材料，所述固态隔离物的熔点在90-180℃之间。
所述负压环境的真空度为-200mbar～-900mbar。
所述步骤(3)中键合为局部键合或者在第一晶圆和第二晶圆之间形成腔室的键合。
所述第一晶圆为器件晶圆，所述器件晶圆上设置有器件结构，第二晶圆为载体晶圆，所述载体晶圆上设置有电路结构。
对于本领域技术人员而言，显然本发明不限于所述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是所述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (5)

1.一种半导体晶圆键合工艺，其特征在于，包括以下步骤：
(1)提供需要实施键合的第一晶圆和第二晶圆，在第一晶圆和第二晶圆之间的表面点涂有固态的隔离物，用于隔离晶圆；
(2)提供一负压环境，将所述第一晶圆与所述第二晶圆堆叠放置，施加至少一压力在所述第一晶圆和所述第二晶圆的中心区域上；
(3)对第一晶圆和第二晶圆实施晶圆键合；对实施所述晶圆键合之后的晶圆进行磨削减薄处理。
2.根据权利要求1所述的一种半导体晶圆键合工艺，其特征在于：所述固态的隔离物为复合有机材料或者复合无机材料，所述固态隔离物的熔点在90-180℃之间。
3.根据权利要求1所述的一种半导体晶圆键合工艺，其特征在于：所述负压环境的真空度为-200mbar～-900mbar。
4.根据权利要求1所述的一种半导体晶圆键合工艺，其特征在于：所述步骤(3)中键合为局部键合或者在第一晶圆和第二晶圆之间形成腔室的键合。
5.根据权利要求1所述的一种半导体晶圆键合工艺，其特征在于：所述第一晶圆为器件晶圆，所述器件晶圆上设置有器件结构，第二晶圆为载体晶圆，所述载体晶圆上设置有电路结构。
CN201710879044.XA 2017-09-26 2017-09-26 一种半导体晶圆键合工艺 Pending CN107833828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710879044.XA CN107833828A (zh) 2017-09-26 2017-09-26 一种半导体晶圆键合工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710879044.XA CN107833828A (zh) 2017-09-26 2017-09-26 一种半导体晶圆键合工艺

Publications (1)

Publication Number Publication Date
CN107833828A true CN107833828A (zh) 2018-03-23

Family

ID=61643399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710879044.XA Pending CN107833828A (zh) 2017-09-26 2017-09-26 一种半导体晶圆键合工艺

Country Status (1)

Country Link
CN (1) CN107833828A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process
CN105957817A (zh) * 2016-07-12 2016-09-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN106340524A (zh) * 2015-07-15 2017-01-18 上海微电子装备有限公司 一种晶圆键合方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048509A1 (en) * 2013-08-16 2015-02-19 Globalfoundries Singapore Pte. Ltd. Cmos compatible wafer bonding layer and process
CN106340524A (zh) * 2015-07-15 2017-01-18 上海微电子装备有限公司 一种晶圆键合方法
CN105957817A (zh) * 2016-07-12 2016-09-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法

Similar Documents

Publication Publication Date Title
TW201428934A (zh) 具有經設計熱膨脹係數之玻璃窗晶圓之堆疊半導體設備
US20210327853A1 (en) Method for interconnecting stacked semiconductor devices
US20140225235A1 (en) Three-dimensional (3-d) integrated circuits (3dics) with graphene shield, and related components and methods
EP3430646A1 (en) Stairstep interposers with integrated shielding for electronics packages
CN103035483A (zh) 一种应用于薄硅片的临时键合和解离工艺方法
CN105897210A (zh) 凹槽型表面声滤波芯片封装结构及其制造方法
CN103035482A (zh) 硅片的临时键合方法
CN105006440B (zh) 一种真空键合大气加压混合键合方法
Kim et al. Ultra Thinning down to 4-µm using 300-mm Wafer proven by 40-nm Node 2Gb DRAM for 3D Multi-stack WOW Applications
JP2012517111A (ja) スクライブライン貫通シリコンビア
US9716056B2 (en) Integrated circuit with back side inductor
CN105957817A (zh) 一种晶圆键合方法
US10381288B2 (en) Packaged semiconductor die and CTE-engineering die pair
CN107833828A (zh) 一种半导体晶圆键合工艺
Ohba et al. Review of bumpless build cube (BBCube) using wafer-on-wafer (WOW) and chip-on-wafer (COW) for tera-scale three-dimensional integration (3DI)
TW200819003A (en) Device carrying an integrated circuit/components and method of producing the same
CN204011396U (zh) 一种新型PoP堆叠封装结构
Lee et al. Multichip thinning technology with temporary bonding for multichip-to-wafer 3D integration
CN105215840A (zh) 一种硅通孔的减薄方法
CN106006547B (zh) Mems晶圆的切割方法
CN108321113A (zh) 扇出型封装方法
CN106298493A (zh) 半导体装置的制造方法
CN104766828B (zh) 晶圆三维集成的方法
CN103035581A (zh) 一种硅片的临时键合方法
CN106971936A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180323