JP2012517111A - スクライブライン貫通シリコンビア - Google Patents

スクライブライン貫通シリコンビア Download PDF

Info

Publication number
JP2012517111A
JP2012517111A JP2011548433A JP2011548433A JP2012517111A JP 2012517111 A JP2012517111 A JP 2012517111A JP 2011548433 A JP2011548433 A JP 2011548433A JP 2011548433 A JP2011548433 A JP 2011548433A JP 2012517111 A JP2012517111 A JP 2012517111A
Authority
JP
Japan
Prior art keywords
wafer
active
dies
scribe line
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011548433A
Other languages
English (en)
Inventor
アルヴィンド・チャンドラセカラン
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2012517111A publication Critical patent/JP2012517111A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

半導体ウェーハは、その半導体ウェーハからスコーリングされるダイを含む。また、半導体ウェーハは、ダイの間にスクライブラインを含む。各スクライブラインは複数の貫通シリコンビアを含む。

Description

本開示は一般的に集積回路(IC,integrated circuit)に関する。特に、本開示は、集積回路の製造に関する。
集積回路(IC)はウェーハ上に形成される。通常、ウェーハは、半導体、特にシリコンである。IC上のトランジスタのサイズは横方向寸法において年々減少しているので、一般的にウェーハの厚さは比例的には減少していない。トランジスタの挙動は、ウェーハの厚さに依存して、現状のサイズは45nmで、直ぐに32nm以下となるが、ウェーハの厚さは、トランジスタ動作挙動に対して必要とされるものよりも大きい。
厚いウェーハは、トランジスタ動作挙動は別にして、製造プロセスにおける利点を有する。回路の製造及びダイのパッケージング中において、ウェーハは、数十回のプロセス、高温、及びツール間又は製造サイト間の数十回の移送を経る。こうした移送中に、ウェーハが破損し得て、この場合、時間及び資源が無駄になる。厚いウェーハは製造中に壊れ難く、薄いウェーハはその脆弱性のため製造に問題がある。
機械的安定性が重要となる製造プロセスの一つは、個々のダイへのスコーリング中におけるものである。通常、鋸を用いて、ウェーハを個々のダイにスコーリングするが、レーザスコーリング等の他の方法も利用可能である。鋸切断では、ダイヤモンド又はカーボングリットでコーティングされたブレードが、毎分数千回回転し、ウェーハを鋸を通して供給する間に、そのウェーハとかみ合う。そのプロセスは、基板材料、基板厚さ、基板上に堆積させる金属、ブレードの回転速度、ウェーハの供給速度等のパラメータを介して、最適化される。
ウェーハは、切断プロセスに対して敏感であるが、これは、ウェーハの単結晶材料では、何ら顕著な追加の力がなくとも、応力破断が素早く伝播するからである。更に、ウェーハのチッピングは、パッケージングされた製品の後の機械的安定性の問題につながり得る。チッピングを低減するのに用いられる方法の一つが、ステップカットプロセスであり、ブレードの一回目の通過で、一部分をウェーハの厚さに切断し、二回目の通過で切断を完了する。
スコーリング中のウェーハに対する損傷の可能性を低減するため、ダイを製造する前に、スクライブラインをウェーハ内に設ける。スクライブラインは、チッピングをもたらさない半導体製造プロセスを用いて、形成される。スクライブラインは、薄化されたウェーハの部分であり、ブレードの経路を提供しそのブレードが切断しなければならない材料の量を減らすことによって、ダイのスコーリングを容易にする。結果として、チッピングの発生が低下して、鋸を通るウェーハのスループットが上昇する。
最近、製造中の損傷を最小化しながら、より薄いウェーハを使用する試みがなされている。このような方法の一つでは、製造中に接着剤を用いて、ICにおいて使用される薄型ウェーハをキャリヤウェーハに取り付ける。キャリヤウェーハは、薄型ウェーハ(30〜300μm)よりも顕著に厚く(300〜1000μm)、処理中の安定性を提供する役割を果たす。しかしながら、ICの製造中の高温は、大半の接着剤にとって耐え難いものである。不注意で薄型ウェーハがキャリヤウェーハから外れることを防止するため、接着剤は、製造中の温度よりも高い温度に耐えられるように注意深く設計される。
薄型ウェーハの処理が完了した後で、キャリヤウェーハを薄型ウェーハから取り外す。キャリヤウェーハは製造中の安定性を提供するが、キャリヤウェーハから薄型ウェーハをリリースすることは、追加的な課題を意味する。
薄型ウェーハからキャリヤウェーハをリリースする従来の方法として、レーザ加熱、バルクケミカルエッチングが挙げられる。第一の例として、キャリヤウェーハとして透明なものが選択される場合、レーザが透明なキャリヤウェーハを通って、キャリヤウェーハと薄型ウェーハとの間の接着剤を、接着剤が薄側ウェーハをリリースする温度まで加熱する。接着剤がキャリヤウェーハから薄型ウェーハをリリースする温度が、製造中のいかなる温度よりも高いので、このプロセスは設計が難しい。このような高温は、妥当な時間内にレーザによって得られる加熱の範囲外であることが多い。
第二の例として、製造温度に耐えることができる接着剤が、キャリヤウェーハを薄型ウェーハに結合するために選択され得る。製造が完了した後に、接着剤をバルクケミカルエッチングを用いて除去し得る。化学剤の使用は、薄型ウェーハ上に粒子の残留物を残す。こうした粒子は、薄型ウェーハのパッケージングや、積層IC等の頂部に追加の層を積層させる際に問題となる。
従って、ウェーハを高温又はバルクケミカルエッチングに晒すことなく、薄型ウェーハからキャリヤウェーハをリリースする方法が必要とされている。
米国特許出願公開第2008/012096号明細書 米国特許出願公開第2007/269931号明細書 米国特許第4984358号明細書
本開示の一側面によると、半導体ウェーハは、その半導体ウェーハからスコーリングされる複数のダイを含む。また、半導体ウェーハは複数のダイの間のスクライブラインも含む。各スクライブラインは貫通シリコンビアを含む。
本開示の他の側面によると、スクライブラインを有するアクティブウェーハを介してキャリヤウェーハに液体を輸送する方法は、アクティブウェーハのスクライブライン内に貫通シリコンビアを形成するステップを含む。また、本方法は、液体をアクティブウェーハに適用するステップも含み、その液体は貫通シリコンビアを介して流れるようにされる。
本開示の更に他の側面によると、スクライブライン及び複数のダイを有するウェーハ上のダイのスコーリングを容易にする方法は、ウェーハのスクライブライン内に貫通シリコンビアを形成するステップを含む。また、本方法はウェーハをスコーリングするステップも含む。
本開示の更なる側面によると、複数のダイを有する半導体ウェーハは、個々のダイを分離するための手段を含む。また、半導体ウェーハは、個々のダイを分離するための手段内に含まれた半導体ウェーハを介して液体を流すための手段も含む。
上述の説明は、以下の詳細な説明をより良く理解するために、大まかな本開示の特徴及び技術的利点を概説するものである。以下、本開示の特許請求の範囲の対象を成す追加の特徴及び利点を説明する。当業者は、開示されるコンセプト及び具体的な実施形態を、本開示と同目的のための他の構造を修正及び設計するための基礎として容易に利用することができる点を理解されたい。また、当業者は、こうした等価な構成が、添付の特許請求の範囲に記載されるような本開示の技術から逸脱しないことも認識されたい。本開示の特徴であると考えられる新規特徴部は、その構成及び動作方法に関して、更なる課題及び利点と共に、添付図面と共に参照される以下の説明からより良く理解されるものである。しかしながら、各図面は例示及び説明目的のためだけに提供されるものであり、本開示の限定を定義するものではないことは十分に理解されたい。
本開示のより完全な理解のため、添付図面と共に以下の説明をこれから参照する。
本開示の実施形態を有利に採用可能な例示的な無線通信システムを示すブロック図である。 複数のダイと、複数のスクライブラインと、複数の貫通シリコンビアとを有する基板を示す上面図である。 複数のダイと、複数のスクライブラインと、複数の貫通シリコンビアとを有する基板を示す断面図である。 本開示の実施形態を有利に採用可能な一方法を実演するフローチャートである。 本開示の実施形態によるキャリヤ取り付け前のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。 本開示の実施形態によるキャリヤ取り付け後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。 本開示の実施形態によるアクティブウェーハの薄化後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。 本開示の実施形態によるアクティブウェーハに対して完了した他のプロセス後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。 本開示の実施形態によるビアを介した接着剤のリリースエッチング後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。
図1は、本開示の実施形態を有利に採用可能な例示的な無線通信システム100を示すブロック図である。例示のために、図1は、三つのリモートユニット120、130及び150と、二つのベースステーション140を示す。典型的な無線通信システムは、更に多くのリモートユニット及びベースステーションを有し得ることを認識されたい。リモートユニット120、130、150は、本願で開示される回路を含むICデバイス125A、125B、125Cを含む。ICを含む何らかのデバイスも本願で開示される回路を含み得て、ベースステーション、スイッチングデバイス及びネットワーク設備を含むことを認識されたい。図1は、ベースステーション140からリモートユニット120、130、150へのフォワードリンク信号180と、リモートユニット120、130、150からベースステーション140へのリバースリンク信号190とを示す。
図1において、リモートユニット120は携帯電話として示されていて、リモートユニット130は携帯型コンピュータとして示されていて、リモートユニット150は無線ローカルループシステム内の固定リモートユニットとして示されている。例えば、リモートユニットは、携帯電話、携帯型パーソナルコミュニケーションシステム(PCS,personal communication system)ユニット、PDA等の携帯型データユニット、又は計測設備等の固定データユニットであり得る。図1は本開示の教示によるリモートユニットを示すが、本開示は図示される例示的なユニットに限定されるものではない。本開示は、後述のように、集積回路を含むあらゆるデバイスにおいて適切に採用可能である。
図2は、複数のダイと、複数のスクライブラインと、そのスクライブラインに埋め込まれた複数の貫通シリコンビアとを有する基板を示す上面図である。ウェーハ200は、スクライブライン204によって分離されたダイ202を含む。ダイ202は、メモリデバイス、マイクロプロセッサ、又は通信デバイスであり得る。一実施形態では、スクライブライン204を形成することは、フォトリソグラフィ、堆積、パターニング及びエッチングを含む処理によるものである。ウェーハ200は、一実施形態によると単結晶シリコンであり得るが、ヒ化ガリウム等の他の材料でもあり得る。ウェーハ200上に含まれるダイ202は、マイクロプロセッサ、メモリ、他の回路、又はそれら各々の一部分を含み得る。スクライブライン204は、薄化されたウェーハ200の部分であり、ウェーハ200をスコーリングするための経路を提供することによってダイ202の分離を容易にする。従って、スクライブライン204は、ずれたスコーリングによって生じるダイ202の損傷を防止することができる。
全ての製造プロセスが完了してダイ202がウェーハ200からスコーリングされた後に、ダイ202をフリップチップとしてパッケージングするか、多様な他の方法を介してパッケージングし得る。そして、個々のパッケージングされたダイが製品として販売される。
本開示の一側面によると、貫通シリコンビア206がスクライブライン204に埋め込まれている。貫通シリコンビア206は、レーザドリリング、プラズマエッチング又は湿式エッチングを含むビア・ファースト法又はビア・ラスト法によって形成可能である。いずれの場合でも、貫通シリコンビア206は、ウェーハ200の厚さ方向の一部又は全体にわたって延伸し得る。貫通シリコンビア206は、後の製造段階において使用されて、ウェーハ200の前面からウェーハ200の裏面までの溶液用のチャネルを提供する。また、貫通シリコンビア206は、ウェーハ200のスコーリングを容易にするのにも使用され得る。ウェーハ200の部分が除去されて貫通シリコンビア206を形成するので、ウェーハ200をスコーリングする鋸又はレーザは、より速い供給速度でウェーハ200とかみ合い、ダイシングプロセスのスループットを改善し得る。
次に図3を参照すると、複数のダイと、複数のスクライブラインと、複数の貫通シリコンビアとを有する基板の断面図が表されている。ウェーハ300はアクティブ領域306及びバルク領域308を含む。後に個々の製品に分離される複数のダイが、ウェーハ300上に存在し得る。ウェーハは前面302及び裏面304を有する。アクティブ領域306の部分は、前面302上にスクライブライン310を形成するために除去される。除去は、アクティブ領域306の一部分をエッチングすることによって行われる。一実施形態によると、スクライブライン310は10〜50μmの深さのものであり得る。スクライブライン310は、スコーリング中のガイドとして機能してダイの不注意な損傷を防止することによって、アクティブ領域306を個々のダイに分離することを容易にする。
更に、アクティブ領域306及びバルク領域308の一部分が、貫通シリコンビア312を形成するために除去される。一実施形態によると、貫通シリコンビア312は30〜300μmの深さのものであり得て、ウェーハ300がキャリヤウェーハ(図示せず)に結合される際に前面302から裏面304まで溶液を伝えるのに使用される。ウェーハ300の前面302及び裏面304上に貫通シリコンビア312を露出するための後の処理においてバルク領域308を薄化することによって、溶液を前面302から裏面304まで流すためのチャネルが形成される。他の実施形態によると、貫通シリコンビア312は、ウェーハ300の深さ方向にわたって延伸し得る。
図4は、本開示の実施形態を有利に採用可能な一方法を実演するフローチャートである。プロセス400を用いて、薄型ウェーハであるアクティブウェーハ上にダイを形成する。上述のように、薄型ウェーハは非常に脆弱で製造中の取り扱いが難しい。そのため、製造プロセス中に、アクティブウェーハを、はるかに厚くて脆弱ではないキャリヤウェーハ上に取り付ける。
ブロック402では、接着剤を用いて、アクティブウェーハをキャリヤウェーハに取り付ける。続いてブロック404では、アクティブウェーハを所望の厚さに薄化する。例えば、グラインディング、化学機械研磨(CMP,chemical mechanical polishing)、又はバルクケミカルエッチングによって、アクティブウェーハを薄化し得る。
ブロック406では、アクティブウェーハに対する特定の設計に応じて、他の製造プロセスをアクティブウェーハに対して実施し得る。そのような製造プロセスの一つは、例えば誘電体の堆積である。
ブロック408では、接着剤エッチング溶液が、貫通シリコンビアを介して流れ、アクティブウェーハとキャリヤウェーハとの間の接着剤に達する。エッチング溶液は、接着剤を溶かし、アクティブウェーハがキャリヤウェーハからリリースされる。
続いてブロック410では、アクティブウェーハ、又はアクティブウェーハからスコーリングされた個々のダイに対してバックエンドアセンブリを行う。本開示の教示を用いる一般的なプロセスについて概説してきたが、製品の設計仕様に従って、設計パラメータを変更可能であることは認識されたい。
図5は、キャリヤ取り付け前のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。キャリヤ取り付けの前においては、ブロック図500に示されるように、アクティブウェーハ502とキャリヤウェーハ512とは別々のウェーハである。アクティブウェーハ502は、コンタクトパッド504と、スクライブライン508と、貫通シリコンビア506とを含む。接着剤514はキャリヤウェーハ512上に配置される。
図示されるように、貫通シリコンビア506は、アクティブウェーハ502の深さ方向にわたっては延伸しておらず、貫通シリコンビア506を製造するために選択されるプロセスに応じた深さまで延伸し得る。後の処理において、アクティブウェーハ502を、貫通シリコンビア506を露出するために薄化させ得る。一本のスクライブライン及び一つの貫通シリコンビアのみが図示されているが、より多くのものが存在し得る。
図6は、キャリヤ取り付け後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。キャリヤ取り付け後では、接着剤514によってアクティブウェーハ502がキャリヤウェーハ512に結合されていて、構造体602を形成している。構造体602は、アクティブウェーハ502の脆弱性を低減して、アクティブウェーハ502を損傷し得る製造プロセスに耐えられるようにする。
図7は、アクティブウェーハの薄化後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。製造中の多数のプロセスのうち一つにおいて、アクティブウェーハ502がアクティブウェーハ702に薄化される。アクティブウェーハ702の薄化は、化学機械研磨(CMP)、プラズマエッチング、又は湿式エッチングによって実施し得る。アクティブウェーハ502の薄化は、アクティブウェーハ702を積層IC中の他の層と積層させることを含む後の製造プロセスを容易にする。更に、貫通シリコンビア506がアクティブウェーハ702の長さ方向に延伸していなかったのであれば、アクティブウェーハ502の薄化によって、エッチング溶液が流れるためのアクティブウェーハ702を介する経路ができる。
誘電体の堆積等の追加の製造プロセスをアクティブウェーハ702に対して実施し得る。こうした追加のプロセス中、スクライブライン508及び貫通シリコンビア506はマスクオフされ得る。
他の製造プロセスが完了した後に、接着剤514を溶かして、アクティブウェーハ702をキャリヤウェーハ512から外す。これは、本開示の一実施形態に従って、貫通シリコンビア506を介してエッチング溶液を流すことによって行われる。エッチング溶液は接着剤に接触して溶かす。
図8は、アクティブウェーハに対する他のプロセスが完了した後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。接着剤514が溶けた後、アクティブウェーハ702がキャリヤウェーハ512から分離される。アクティブウェーハ702は個々のダイにスコーリングされ得る。
図9は、ビアを介した接着剤リリースエッチング後のアクティブウェーハ及びキャリヤウェーハを示すブロック図である。アクティブウェーハ702は第一のダイ902及び第二のダイ904に切断されている。二つのダイのみが示されているが、アクティブウェーハ702は、より多くのダイに切断され得る。
貫通シリコンビアが埋め込まれたスクライブラインの利点として、ウェーハを介する接着剤エッチング溶液用の直接的な経路を提供することによるより簡単なキャリヤリリースが挙げられる。これは、後の製造又はパッケージングプロセスに悪影響を与える可能性のあるウェーハ上に残留物を低減する。更に、スクライブラインは、無駄であったスペースであり、貫通シリコンビアは、アクティブ回路用に利用可能な領域を減らすものではない。更に、貫通シリコンビアは、周知の製造プロセスによって形成されるので、既存のプロセス用の方法及びレシピを利用できる。また、貫通シリコンビアを形成するために基板の部分が既に除去されているので、貫通シリコンビアはウェーハをスコーリングする時間及び費用を低減する。上述の実施形態を用いて、30μm以下もの薄さのアクティブウェーハを、そのアクティブウェーハの損傷の危険性を上昇させることなく、積層ICにおいて使用することができる。
本願で開示されるような貫通シリコンビアは、ビア・ファースト、ビア・ラスト等の多様な既知の方法又はそれらの方法の組み合わせを用いて製造可能である。各方法においては、別々の複数のプロセスが使用され、当業者は、本開示の方法又はプロセスを応用することができる。従って、貫通シリコンビア及び接続される構成要素のサイズは、選択される方法及びプロセスに基づいて変化し得る。本開示は、貫通シリコンビアを形成することができる全ての方法及びプロセスにおける実現を意図したものである。
“貫通シリコンビア”との用語には、シリコンとの単語が含まれるが、貫通シリコンビアは必ずしもシリコンに構築されるものではない点に留意されたい。むしろ、その材料はあらゆるデバイス基板材料であり得る。
本開示及びその利点について詳述してきたが、添付の特許請求の範囲によって定められるような本開示の技術から逸脱することなく、多様な変形、置換及び代替がなされ得ることは理解されたい。更に、本願の範囲は、本明細書で説明される特定の実施形態のプロセス、機器、製造、材料組成、手段、方法、ステップに限定されるものではない。本開示から当業者には明らかなように、本願で説明される対応する実施形態と実質的に同じ機能を果たし又は実質的に同じ結果を達成する既存の又は将来開発されるプロセス、機器、製造、材料組成、方法、ステップが、本開示に従って利用可能である。従って、添付の特許請求の範囲は、そのようなプロセス、機器、製造、材料組成、手段、方法、ステップをその範囲内に含むものである。
200 ウェーハ
202 ダイ
204 スクライブライン
206 貫通シリコンビア

Claims (18)

  1. 半導体ウェーハであって、
    前記半導体ウェーハからスコーリングされる複数のダイと、
    前記複数のダイの間のスクライブラインであって、貫通シリコンビアを備えるスクライブラインとを備えた半導体ウェーハ。
  2. 前記スクライブラインが10から50マイクロメートルの深さのものである、請求項1に記載の半導体ウェーハ。
  3. 前記貫通シリコンビアが30から300マイクロメートルの深さのものである、請求項1に記載の半導体ウェーハ。
  4. 前記貫通シリコンビアが前記半導体ウェーハの深さ方向全体にわたって延伸している、請求項1に記載の半導体ウェーハ。
  5. 前記複数のダイのうち少なくとも一つが、マイクロプロセッサの少なくとも一部分を備える、請求項1に記載の半導体ウェーハ。
  6. 前記複数のダイのうち少なくとも一つが、通信デバイスの少なくとも一部分を備える、請求項1に記載の半導体ウェーハ。
  7. 前記複数のダイがフリップチップである、請求項1に記載の半導体ウェーハ。
  8. スクライブラインを有するアクティブウェーハを介して液体をキャリヤウェーハに輸送する方法であって、
    前記アクティブウェーハのスクライブライン内に貫通シリコンビアを形成するステップと、
    前記アクティブウェーハに前記液体を適用するステップとを備え、
    前記貫通シリコンビアが、該貫通シリコンビアを介して前記液体を流すように構成される、方法。
  9. 前記液体を適用するステップが、前記アクティブウェーハにエッチング溶液を適用するステップを備える、請求項8に記載の方法。
  10. 前記キャリヤウェーハを前記アクティブウェーハに接着している接着剤を溶かして、前記キャリヤウェーハを前記アクティブウェーハからリリースするステップを更に備えた請求項9に記載の方法。
  11. 溶液を適用する前に前記アクティブウェーハを薄化して前記貫通シリコンビアを露出するステップを更に備えた請求項8に記載の方法。
  12. 前記アクティブウェーハ上に誘電体を堆積させるステップを更に備えた請求項11に記載の方法。
  13. スクライブライン及び複数のダイを有するウェーハ上のダイのスコーリングを容易にする方法であって、
    前記ウェーハのスクライブライン内に貫通シリコンビアを形成するステップと、
    前記ウェーハをスコーリングするステップとを備えた方法。
  14. 前記ウェーハをスコーリングするステップが、鋸を用いて前記スクライブラインを切断するステップを備える、請求項13に記載の方法。
  15. 前記ウェーハをスコーリングするステップが、レーザを用いて前記スクライブラインを切断するステップを備える、請求項14に記載の方法。
  16. 複数のダイを有する半導体ウェーハであって、
    個々のダイを分離する手段と、
    前記個々のダイを分離する手段内に含まれる半導体ウェーハを介して液体を流す手段とを備えた半導体ウェーハ。
  17. 前記液体を流す手段が、前記半導体ウェーハを介してエッチング溶液を流す手段を備える、請求項16に記載の半導体ウェーハ。
  18. 前記液体を流す手段が、貫通シリコンビアを備える、請求項17に記載の半導体ウェーハ。
JP2011548433A 2009-02-06 2010-02-05 スクライブライン貫通シリコンビア Pending JP2012517111A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/366,846 2009-02-06
US12/366,846 US20100200957A1 (en) 2009-02-06 2009-02-06 Scribe-Line Through Silicon Vias
PCT/US2010/023309 WO2010091245A2 (en) 2009-02-06 2010-02-05 Scribe-line through silicon vias

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013137819A Division JP6049555B2 (ja) 2009-02-06 2013-07-01 スクライブライン貫通シリコンビア

Publications (1)

Publication Number Publication Date
JP2012517111A true JP2012517111A (ja) 2012-07-26

Family

ID=42103986

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011548433A Pending JP2012517111A (ja) 2009-02-06 2010-02-05 スクライブライン貫通シリコンビア
JP2013137819A Expired - Fee Related JP6049555B2 (ja) 2009-02-06 2013-07-01 スクライブライン貫通シリコンビア

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013137819A Expired - Fee Related JP6049555B2 (ja) 2009-02-06 2013-07-01 スクライブライン貫通シリコンビア

Country Status (7)

Country Link
US (1) US20100200957A1 (ja)
EP (1) EP2394297A2 (ja)
JP (2) JP2012517111A (ja)
KR (2) KR20110124281A (ja)
CN (1) CN102301466A (ja)
TW (1) TW201115684A (ja)
WO (1) WO2010091245A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144197A (ja) * 2014-01-31 2015-08-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9431321B2 (en) 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
JP2017157875A (ja) * 2017-06-20 2017-09-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497677B (zh) * 2011-11-08 2015-08-21 Inotera Memories Inc 具有側邊矽貫通電極之半導體結構與其形成方法
TWI585843B (zh) * 2015-11-30 2017-06-01 Semiconductor wafers and their cutting methods
CN106252305A (zh) * 2016-08-31 2016-12-21 华天科技(西安)有限公司 一种先刻槽再打孔的裸芯塑封超薄指纹识别系统级封装件
CN106252304A (zh) * 2016-08-31 2016-12-21 华天科技(西安)有限公司 一种采用硅通孔及裸芯塑封的超薄指纹识别系统级封装件
CN106252306A (zh) * 2016-08-31 2016-12-21 华天科技(西安)有限公司 一种采用硅通孔及裸芯塑封的超薄指纹识别系统级封装件
KR102333452B1 (ko) 2017-09-28 2021-12-03 삼성전자주식회사 반도체 소자 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100936A (ja) * 2001-09-20 2003-04-04 Hitachi Ltd 半導体装置の製造方法
JP2004235357A (ja) * 2003-01-29 2004-08-19 Nec Electronics Corp 半導体装置及びそのダミーパターンの配置方法
US20070269931A1 (en) * 2006-05-22 2007-11-22 Samsung Electronics Co., Ltd. Wafer level package and method of fabricating the same
JP2008091879A (ja) * 2006-08-15 2008-04-17 Qimonda Ag 放熱装置を備えた集積回路パッケージおよびその製造方法
JP2008159057A (ja) * 2006-12-22 2008-07-10 Intel Corp ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ
JP2008172223A (ja) * 2007-01-05 2008-07-24 Internatl Business Mach Corp <Ibm> 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス
JP2009260008A (ja) * 2008-04-16 2009-11-05 Nikon Corp 半導体装置製造装置および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5641416A (en) * 1995-10-25 1997-06-24 Micron Display Technology, Inc. Method for particulate-free energy beam cutting of a wafer of die assemblies
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
US6596562B1 (en) * 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
US7772605B2 (en) * 2004-03-19 2010-08-10 Showa Denko K.K. Compound semiconductor light-emitting device
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP2007180395A (ja) * 2005-12-28 2007-07-12 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
JP2008244132A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100936A (ja) * 2001-09-20 2003-04-04 Hitachi Ltd 半導体装置の製造方法
JP2004235357A (ja) * 2003-01-29 2004-08-19 Nec Electronics Corp 半導体装置及びそのダミーパターンの配置方法
US20070269931A1 (en) * 2006-05-22 2007-11-22 Samsung Electronics Co., Ltd. Wafer level package and method of fabricating the same
JP2008091879A (ja) * 2006-08-15 2008-04-17 Qimonda Ag 放熱装置を備えた集積回路パッケージおよびその製造方法
JP2008159057A (ja) * 2006-12-22 2008-07-10 Intel Corp ダイナミック・ランダムアクセスメモリからスタティック・ランダムアクセスメモリへのプリフェッチ
JP2008172223A (ja) * 2007-01-05 2008-07-24 Internatl Business Mach Corp <Ibm> 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス
JP2009260008A (ja) * 2008-04-16 2009-11-05 Nikon Corp 半導体装置製造装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144197A (ja) * 2014-01-31 2015-08-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9431321B2 (en) 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
JP2017157875A (ja) * 2017-06-20 2017-09-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013201460A (ja) 2013-10-03
EP2394297A2 (en) 2011-12-14
WO2010091245A8 (en) 2010-11-25
KR20130122020A (ko) 2013-11-06
TW201115684A (en) 2011-05-01
WO2010091245A3 (en) 2010-10-07
CN102301466A (zh) 2011-12-28
KR20110124281A (ko) 2011-11-16
US20100200957A1 (en) 2010-08-12
WO2010091245A2 (en) 2010-08-12
JP6049555B2 (ja) 2016-12-21
KR101426778B1 (ko) 2014-08-05

Similar Documents

Publication Publication Date Title
JP6049555B2 (ja) スクライブライン貫通シリコンビア
CN105514038B (zh) 切割半导体晶片的方法
KR102251260B1 (ko) 웨이퍼 가공 방법
US7626251B2 (en) Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
EP2427909B1 (en) Panelized backside processing for thin semiconductors
US8535983B2 (en) Method of manufacturing a semiconductor device
KR102029646B1 (ko) 반도체 장치 제조 방법
TW201428934A (zh) 具有經設計熱膨脹係數之玻璃窗晶圓之堆疊半導體設備
CN103295893B (zh) 一种晶圆级微组装工艺
TW201110304A (en) Suppressing fractures in diced integrated circuits
PH12013000169A1 (en) Semiconductor die singulation method
WO2017074392A1 (en) Metal-free frame design for silicon bridges for semiconductor packages
CN101752273B (zh) 半导体器件的制造方法
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
US20200118879A1 (en) Semiconductor Device and Method
US9484239B2 (en) Sacrificial carrier dicing of semiconductor wafers
KR20150092675A (ko) 반도체 소자의 제조 방법
WO2020094095A1 (zh) 超薄来料封装方法及封装结构
CN101752274A (zh) 半导体装置的制造方法
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
TWI721002B (zh) 使用從載體晶圓的受控的去結合的選擇性晶粒轉移
US20090137097A1 (en) Method for dicing wafer
CN105261568A (zh) 中介基板的制法
US11502106B2 (en) Multi-layered substrates of semiconductor devices
Ganesh et al. Overview and emerging challenges in wafer thinning process for handheld applications

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903