KR20130122020A - 스크라이브-라인 스루 실리콘 비아 - Google Patents

스크라이브-라인 스루 실리콘 비아 Download PDF

Info

Publication number
KR20130122020A
KR20130122020A KR1020137027064A KR20137027064A KR20130122020A KR 20130122020 A KR20130122020 A KR 20130122020A KR 1020137027064 A KR1020137027064 A KR 1020137027064A KR 20137027064 A KR20137027064 A KR 20137027064A KR 20130122020 A KR20130122020 A KR 20130122020A
Authority
KR
South Korea
Prior art keywords
wafer
scribe
lines
dies
semiconductor wafer
Prior art date
Application number
KR1020137027064A
Other languages
English (en)
Other versions
KR101426778B1 (ko
Inventor
아르빈드 찬드라세카란
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20130122020A publication Critical patent/KR20130122020A/ko
Application granted granted Critical
Publication of KR101426778B1 publication Critical patent/KR101426778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 웨이퍼는 반도체 웨이퍼로부터 스코어링될 다이들을 포함한다. 또한, 반도체 웨이퍼는 다이들 사이의 스크라이브-라인들을 포함한다. 각각의 스크라이브-라인은 다수의 스루 실리콘 비아들을 포함한다.

Description

스크라이브-라인 스루 실리콘 비아{SCRIBE-LINE THROUGH SILICON VIAS}
본 개시물은 일반적으로 집적 회로(IC)들에 관한 것이다. 더 상세하게, 본 개시물은 집적 회로들을 제조하는 것에 관한 것이다.
집적 회로(IC)들은 웨이퍼들 상에 제조된다. 일반적으로, 이들 웨이퍼들은 반도체 재료들 특히 실리콘이다. IC들 상의 트랜지스터들이 다년간에 걸쳐 측면 디멘션들에서 사이즈를 감소함에 따라, 일반적으로 웨이퍼의 두께는 비례적으로 감소되지는 않는다. 트랜지스터의 작동은 웨이퍼의 두께에 의존하지만, 현재 사이즈인 45nm 및 머지않아 32nm 이하에서, 웨이퍼의 두께는 동작 트랜지스터 작동에 대해 필요한 것보다 더 크다.
더 두꺼운 웨이퍼들은 트랜지스터 동작 작동 밖의 제조 프로세스에서 이점들을 갖는다. 회로들의 제조 및 다이들의 패키징 동안, 웨이퍼는 다수의 프로세스들, 높은 온도들, 및 툴들 또는 심지어는 제조 사이트들 사이의 다수의 전달(tranfer)들을 견딘다. 이들 전달들 동안, 웨이퍼는 브레이크(break)될 수 있으며, 이러한 경우, 시간 및 리소스 손실이 발생한다. 더 두꺼운 웨이퍼들은 제조 동안 브레이크될 가능성이 적지만, 더 얇은 웨이퍼들은 그들의 취성(fragility) 때문에 제조에 문제점이 있다.
기계적인 안정성이 중요한 제조 프로세스의 일부는 개별 다이들로의 스코어링(scoring) 동안이다. 일반적으로, 소우(saw)들이 개별 다이들로 웨이퍼들을 스코어링하는데 사용되지만, 레이저 스코어링과 같은 다른 방법들이 이용가능하다. 소우 절단에서, 분당 수 천의 순환 주기로 회전하는 다이아몬드 또는 카본 그리트(grit)로 코딩된 블레이드는, 웨이퍼가 소우를 통해 피딩되는 동안 웨이퍼에 인게이지된다. 프로세스는, 기판 재료, 기판 두께, 기판에 증착된 금속들, 블레이드의 회전 속도, 및 웨이퍼의 피드 레이트를 포함하는 파라미터들을 통해 최적화된다.
웨이퍼들은, 웨이퍼의 단일 크리스탈 재료가 피로 골절(stress fracture)로 하여금 임의의 상당한 부가적인 힘없이 신속히 전파하게 하기 때문에, 절단 프로세스에 민감하다. 부가적으로, 웨이퍼의 치핑(chipping)은 패키징된 제품의 추후의 기계적인 안정성 문제들을 초래할 수 있다. 치핑을 감소시키는데 사용되는 일 방법은, 블레이드의 제 1 통과가 일 부분을 웨이퍼의 두께로 절단하고 제 2 통과가 그 절단을 완료하는 스텝-절단 프로세스이다.
스코어링 동안 웨이퍼에 대한 가능한 손상을 감소시키기 위해 다이들이 제조되기 전에, 스크라이브-라인이 웨이퍼들에 구축된다. 스크라이브-라인들은, 임의의 치핑(chipping)을 초래하지 않는 반도체 제조 프로세스들을 사용하여 제조된다. 이들 스크라이브-라인들은, 블레이드에 대한 경로를 제공하고 블레이드가 절단해야 하는 재료의 양을 감소시킴으로써 다이의 스코어링을 용이하게 하고, 시닝된(thinned) 웨이퍼의 부분들이다. 그 결과, 치핑의 발생이 감소되고 소우를 통한 웨이퍼들의 스루풋이 증가된다.
최근에, 제조 동안 손상을 최소화시키면서 더 얇은 웨이퍼들을 사용하기 위한 노력이 행해졌다. 그러한 기술들 중 하나는, 제조 동안 접착제(adhesive)를 사용하여 IC들에서의 사용을 위한 얇은 웨이퍼들을 캐리어 웨이퍼에 부착하는 것에 관련된다. 캐리어 웨이퍼들은 얇은 웨이퍼들(30 내지 300㎛)보다 상당히 더 두꺼우며 (300 내지 1000㎛), 프로세싱 동안 안정성을 제공하도록 작동한다. 그러나, IC들의 제조 동안 경험되는 높은 온도들은 대부분의 접착제들이 견디는데 어렵다. 얇은 웨이퍼가 캐리어 웨이퍼로부터 부주의하게 부착해제되는 것을 방지하기 위해, 접착제들은 제조 동안 직면되는 것보다 더 높은 온도들을 견디도록 신중히 설계된다.
얇은 웨이퍼에 대한 프로세싱이 완료된 이후, 캐리어 웨이퍼는 얇은 웨이퍼로부터 부착해제된다. 캐리어 웨이퍼가 제조 동안 안정성을 제공하지만, 캐리어 웨이퍼로부터 얇은 웨이퍼를 릴리즈(release)하는 것은 부가적인 문제점을 나타낸다.
얇은 웨이퍼로부터 캐리어 웨이퍼를 릴리즈하기 위한 종래의 방법들은, 레이저 가열 및 벌크 화학적 에칭을 포함한다. 제 1 예로서, 캐리어 웨이퍼가 투명하도록 선택되면, 캐리어 웨이퍼와 얇은 웨이퍼 사이의 접착제를 그 접착제가 얇은 웨이퍼를 릴리즈시키는 온도로 가열시키기 위해, 레이저가 투명 캐리어 웨이퍼를 통해 제공될 수도 있다. 이러한 프로세스는, 접착제가 캐리어 웨이퍼로부터 얇은 웨이퍼를 릴리즈시키는 온도가 제조 동안 경험되는 임의의 온도보다 더 높아야 하기 때문에, 설계하기 어렵다. 이들 높은 온도들은, 합당한 양의 시간에서 레이저들에 의해 달성되는 가열 범위 외부에 종종 존재한다.
제 2 예로서, 제조 온도들을 견딜 수 있는 임의의 접착제는 캐리어 웨이퍼를 얇은 웨이퍼로 결합시키도록 선택될 수도 있다. 제조가 완료된 이후, 접착제는 벌크 화학적 에칭을 사용하여 제거될 수도 있다. 화학적 사용은 얇은 웨이퍼 상에 남아있는 입자 잔류물을 초래한다. 이들 입자들은, 얇은 웨이퍼를 패키징하거나 적층된 IC에서와 같이 상부 상에 부가적인 계층들을 적층하는데 문제가 있다.
따라서, 웨이퍼들을 높은 온도들 또는 벌크 화학적 배스(bath)들에 노출시키지 않으면서 얇은 웨이퍼로부터 캐리어 웨이퍼를 릴리즈시키는 방법에 대한 필요성이 존재한다.
본 개시물의 일 양상에 따르면, 반도체 웨이퍼는 반도체 웨이퍼로부터 스코어링(score)될 복수의 다이들을 포함한다. 또한, 반도체 웨이퍼는 복수의 다이들 사이의 스크라이브-라인(scribe-line)을 포함한다. 각각의 스크라이브-라인은 스루 실리콘 비아를 포함한다.
본 개시물의 또 다른 양상에 따르면, 스크라이브-라인을 갖는 활성(active) 웨이퍼를 통해(through) 캐리어 웨이퍼로 액체를 전달(transport)하기 위한 방법은, 활성 웨이퍼의 스크라이브-라인에서 스루 실리콘 비아를 포함한다. 또한, 그 방법은 액체를 활성 웨이퍼에 적용하는 단계를 포함하며, 여기서, 그 액체는 스루 실리콘 비아를 통해 흐르도록 적응된다.
본 개시물의 또 다른 양상에 따르면, 스크라이브-라인 및 복수의 다이들을 갖는 웨이퍼 상에서 다이들의 스코어링을 용이하게(facilitate) 하기 위한 방법은, 웨이퍼의 스크라이브-라인에서 스루 실리콘 비아를 제조하는 단계를 포함한다. 또한, 그 방법은 웨이퍼를 스코어링하는 단계를 포함한다.
본 개시물의 또 다른 양상에 따르면, 복수의 다이들을 갖는 반도체 웨이퍼는 개별 다이들을 분리시키기 위한 수단을 포함한다. 또한, 반도체 웨이퍼는, 개별 다이들을 분리시키기 위한 수단에 포함되며, 상기 반도체 웨이퍼를 통해 액체를 흐르게 하기 위한 수단을 포함한다.
전술한 것은, 후속하는 상세한 설명이 더 양호하게 이해될 수도 있기 위해 본 개시물의 특성들 및 기술적 이점들을 다소 광범위하게 갖는다. 본 개시물의 청구항들의 논제를 형성하는 부가적인 특성들 및 이점들이 후술될 것이다. 개시된 개념 및 특정한 실시형태들이 본 개시물의 동일한 목적을 수행하기 위해 다른 구조들을 변형시키거나 설계하기 위한 기초로서 용이하게 이용될 수도 있다는 것이 당업자에게 인식되어야 한다. 또한, 그러한 동등한 구성들이 첨부된 청구항들에 개시된 바와 같은 본 개시물의 기술로부터 벗어나지 않는다는 것이 당업자에 의해 인지되어야 한다. 추가적인 목적들 및 이점들과 함께 본 개시물의 특징, 즉, 그의 조직 및 동작 방법 양자로서 이해되는 신규한 특성들은, 첨부한 도면들과 관련하여 고려될 경우 다음의 설명으로부터 더 용이하게 이해될 것이다. 그러나, 도면들의 각각이 단지 예시 및 설명의 목적을 위해 제공되고 본 개시물의 제한의 정의로서 의도되지 않음을 명백히 이해할 것이다.
다음으로, 본 개시물의 더 완전한 이해를 위해, 첨부한 도면과 함께 취해진 다음의 설명에 대한 참조가 행해진다.
도 1은, 본 개시물의 실시형태가 유리하게 이용될 수도 있는 예시적인 무선 통신 시스템을 도시한 블록도이다.
도 2는, 다수의 다이들, 다수의 스크라이브-라인들, 및 다수의 스루 실리콘 비아들을 갖는 기판을 도시한 상면도이다.
도 3은, 다수의 다이들, 다수의 스크라이브-라인들, 및 다수의 스루 실리콘 비아들을 갖는 기판을 도시한 단면도이다.
도 4는, 본 개시물의 실시형태가 유리하게 이용될 수도 있는 일 방법을 설명한 흐름도이다.
도 5는 본 개시물의 일 실시형태에 따른, 캐리어 탑재 이전의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다.
도 6은 본 개시물의 일 실시형태에 따른, 캐리어 탑재 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다.
도 7은 본 개시물의 일 실시형태에 따른, 활성 웨이퍼의 시닝(thinning) 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다.
도 8은 본 개시물의 일 실시형태에 따른, 다른 프로세스들이 활성 웨이퍼 상에서 완료된 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다.
도 9는 본 개시물의 일 실시형태에 따른, 비아들을 통한 접착제 릴리즈 에칭 이후의 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다.
도 1은 본 개시물의 일 실시형태가 유리하게 이용될 수도 있는 예시적인 무선 통신 시스템(100)을 도시한 블록도이다. 예시의 목적을 위해, 도 1은 3개의 원격 유닛들(120, 130 및 150) 및 2개의 기지국들(140)을 도시한다. 통상적인 무선 통신 시스템들이 더 많은 원격 유닛들 및 기지국들을 가질 수도 있음을 인식할 것이다. 원격 유닛들(120, 130, 및 150)은, 여기에 개시된 회로를 포함하는 IC 디바이스들(125A, 125B 및 125C)을 포함한다. IC를 포함하는 임의의 디바이스가 기지국들, 스위칭 디바이스들, 및 네트워크 장비를 포함하는 여기에 개시된 회로를 또한 포함할 수도 있음을 인식할 것이다. 도 1은 기지국(140)으로부터 원격 유닛들(120, 130, 및 150)로의 순방향 링크 신호들(180) 및 원격 유닛들(120, 130, 및 150)로부터 기지국들(140)로의 역방향 링크 신호들을 도시한다.
도 1에서, 원격 유닛(120)은 이동 전화기로서 도시되어 있고, 원격 유닛(130)은 휴대용 컴퓨터로서 도시되어 있으며, 원격 유닛(150)은 무선 로컬 루프 시스템 내의 고정된 위치 원격 유닛으로서 도시되어 있다. 예를 들어, 원격 유닛들은 셀 전화기들, 핸드-헬드 개인 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말과 같은 휴대용 데이터 유닛들, 또는 미터 판독 장비와 같은 고정된 위치 데이터 유닛들일 수도 있다. 도 1이 본 개시물의 교시들에 다른 원격 유닛들을 도시하지만, 본 개시물이 이들 예시적인 도시된 유닛들로 제한되지는 않는다. 본 개시물은, 후술될 바와 같이, 집적 회로들을 포함하는 임의의 디바이스에서 적절히 이용될 수도 있다.
도 2는, 다수의 다이들, 다수의 스크라이브-라인들, 및 스크라이브-라인들에 삽입된 다수의 스루 실리콘 비아들을 갖는 기판을 도시한 상면도이다. 웨이퍼(200)는 스크라이브-라인들(204)에 의해 분리된 다이들(202)을 포함한다. 다이들(202)은 메모리 디바이스들, 마이크로프로세서들, 또는 통신 디바이스들일 수도 있다. 일 실시형태에서, 스크라이브-라인들(204)을 형성하는 것은, 포토리소그래피, 증착, 패터닝, 및 에칭을 포함하는 프로세싱에 의한 것이다. 웨이퍼(200)는 일 실시형태에 따른 단일 크리스탈 실리콘일 수도 있지만, 비소화 갈륨을 포함하는 다른 재료들일 수도 있다. 웨이퍼(200) 상에 포함된 다이들(202)은 마이크로프로세서들, 메모리, 다른 회로, 또는 각각의 일부를 포함할 수도 있다. 스크라이브-라인(204)은, 웨이퍼(200)를 스코어링할 경로를 제공함으로써 다이들(202)의 분리를 용이하게 하도록 시닝된 웨이퍼(200)의 섹션들이다. 따라서, 스크라이브-라인들(204)은 잘못된 스코어링에 의해 야기되는 다이들(202)에 대한 손상을 방지할 수도 있다.
모든 제조 프로세스들이 완료되고 다이들(202)이 웨이퍼(200)로부터 스코어링된 이후, 다이들(202)은 플립-칩들로서 패키징될 수도 있거나 다양한 다른 기술들을 통해 패키징될 수도 있다. 그 후, 개별적으로 패키징된 다이들은 제품들로서 판매된다.
본 개시물의 일 양상에 따르면, 스루 실리콘 비아들(206)은 스크라이브-라인들(204)에 삽입된다. 스루 실리콘 비아들(206)은 레이저 드릴링, 플라즈마 에칭, 또는 습식 에칭을 포함하는 비아 제 1 또는 비아 최종 기술들을 통해 제조될 수도 있다. 임의의 경우에서, 스루 실리콘 비아들(206)은 웨이퍼(200)의 일부 또는 전체 깊이를 확장시킬 수도 있다. 스루 실리콘 비아들(206)은, 추후의 제조시에, 웨이퍼(200)의 전면측으로부터 웨이퍼(200)의 후면측에 액체 용액에 대한 채널을 제공하기 위해 사용될 수도 있다. 또한, 스루 실리콘 비아들(206)은 웨이퍼(200)의 스코어링을 용이하게 하는데 사용될 수도 있다. 웨이퍼(200)의 일부들이 스루 실리콘 비아들(206)을 형성하도록 제거되기 때문에, 웨이퍼(200)를 스코어링하는 소우 또는 레이저는, 다이싱(dicing) 프로세스의 스루풋을 개선시키는 더 높은 피드 레이트들로 웨이퍼(200)에 인게이징될 수도 있다.
다음으로 도 3을 참조하면, 다수의 다이들, 다수의 스크라이브-라인들, 및 다수의 스루 실리콘 비아들을 갖는 기판을 도시한 단면도가 제공된다. 웨이퍼(300)는, 활성 영역(306) 및 벌크 영역(308)을 포함한다. 개별 제품들로 추후에 분리되는 다수의 다이들은 웨이퍼(300) 상에 존재할 수도 있다. 웨이퍼(300)는 전면측(302) 및 후면측(304)을 갖는다. 활성 영역(306)의 일부는 전면측(302) 상에서 스크라이브-라인(310)을 형성하기 위해 제거된다. 제거는, 활성 영역(306)의 일부를 에칭함으로써 달성된다. 일 실시형태에 따르면, 스크라이브-라인(310)은 10 내지 50㎛ 깊이일 수도 있다. 스크라이브-라인(310)은, 다이들에 대한 우발적인 손상을 방지하기 위해 스코어링 동안 가이드로서 작동함으로써 개별 다이들로 활성 영역(306)을 분리시키는 것을 용이하게 한다.
부가적으로, 활성 영역(306)의 일부 및 벌크 영역(308)은 스루 실리콘 비아(312)를 형성하기 위해 제거된다. 일 실시형태에 따르면, 스루 실리콘 비아(312)는 30 내지 300㎛ 깊이일 수도 있고, 웨이퍼(300)가 캐리어 웨이퍼(미도시)에 결합될 경우 전면측(302)으로부터 후면측(304)으로 액체 용액을 전달하는데 사용될 수도 있다. 웨이퍼(300)의 전면측(302) 및 후면측(304) 상에서 스루 실리콘 비아(312)를 노출시키기 위해 추후의 프로세싱에서 벌크 영역(308)을 시닝하는 것은, 전면측(302)으로부터 후면측(304)으로 흐르기 위한 액체 용액들에 대한 채널을 생성한다. 또 다른 실시형태에 따르면, 스루 실리콘 비아들(312)은 웨이퍼(300)의 깊이를 확장시킬 수도 있다.
도 4는 본 개시물의 실시형태가 유리하게 이용될 수도 있는 일 방법을 설명하는 흐름도이다. 프로세스(400)는, 얇은 웨이퍼들인 활성 웨이퍼들 상에 다이들을 제조하는데 사용된다. 상술된 바와 같이, 얇은 웨이퍼들은 매우 취약하며, 제조 동안 핸들링하기 어렵다. 그 결과, 활성 웨이퍼들은, 제조 프로세스의 지속기간 동안 더 많이 두껍고 덜 취약한 캐리어 웨이퍼들 상에 탑재(mount)된다.
블록(402)에서, 활성 웨이퍼는 접착제를 사용하여 캐리어 웨이퍼에 탑재된다. 블록(404)로 계속하여, 활성 웨이퍼는 원하는 두께로 시닝된다. 활성 웨이퍼는, 예를 들어, 그라인딩(grinding), 화학적 기계적 연마(CMP) 또는 벌크 에칭 프로세스들에 의해 시닝될 수도 있다.
블록(406)에서, 다른 제조 프로세스들이, 활성 웨이퍼에 대한 특정한 설계에 의해 요구되는 대로 활성 웨이퍼 상에서 수행될 수도 있다. 예를 들어, 그러한 일 제조 프로세스는 유전체 증착이다.
블록(408)에서, 접착제 에칭 용액은, 활성 웨이퍼와 캐리어 웨이퍼 사이에 접착제를 도달시도록 스루 실리콘 비아들을 통해 흐른다. 에칭 용액은 접착제를 용해(dissolve)시켜, 활성 웨이퍼가 캐리어 웨이퍼로부터 릴리즈되게 한다.
블록(410)으로 계속하여, 백 엔드(back end) 어셈블리가 활성 웨이퍼 또는 활성 웨이퍼로부터 스코어링되는 개별 다이들 상에서 수행된다. 본 개시물의 교시들을 사용하기 위한 일반적인 프로세스가 약술되지만, 설계 파라미터들이 제조품 설계 사양들에 따라 변형될 수도 있음을 인식해야 한다.
도 5는 캐리어 탑재 이전의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다. 캐리어 탑재가 발생하기 전에, 활성 웨이퍼(502) 및 캐리어 웨이퍼(512)는 블록도(500)에 도시된 바와 같이 별개의 웨이퍼들이다. 활성 웨이퍼(502)는 접촉 패드(504), 스크라이브-라인(508), 및 스루 실리콘 비아(506)를 포함한다. 접착제(514)는 캐리어 웨이퍼(512) 상에 배치되어 있다.
도시된 바와 같은 스루 실리콘 비아(506)는 활성 웨이퍼(502)의 깊이로 연장(extend)되지 않지만, 스루 실리콘 비아(506)를 제조하기 위해 선택되는 프로세스에 의존하여 상기 깊이로 연장될 수도 있다. 추후의 프로세싱에서, 활성 웨이퍼(502)는 스루 실리콘 비아(506)를 노출시키도록 시닝될 수도 있다. 단지 하나의 스크라이브-라인 및 하나의 스루 실리콘 비아가 도시되어 있지만, 더 많은 것들이 존재할 수도 있다.
도 6은 캐리어 탑재 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다. 캐리어 탑재 이후, 활성 웨이퍼(502)는 접착제(514)에 의해 캐리어 웨이퍼(512)에 결합되어, 구조(602)를 형성한다. 구조(602)는 활성 웨이퍼(502)의 취성을 감소시키며, 그것이 활성 웨이퍼(502)를 손상시킬 수도 있는 제조 프로세스들을 견디게 한다.
도 7은 활성 웨이퍼의 시닝 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다. 제조 동안의 많은 프로세스들 중 하나의 프로세스 동안, 활성 웨이퍼(502)는 활성 웨이퍼(702)로 시닝된다. 활성 웨이퍼(502)의 시닝은 화학적 기계적 연마(CMP), 플라즈마 에칭, 또는 습식 에칭에 의해 수행될 수도 있다. 활성 웨이퍼(502)의 시닝은, 적층된 IC의 다른 계층들과 활성 웨이퍼(702)의 적층을 포함하는 제조 시의 추후의 프로세스들을 용이하게 한다. 부가적으로, 스루 실리콘 비아(506)가 활성 웨이퍼(702)의 길이로 이전에 연장되지 않았다면, 활성 웨이퍼(502)의 시닝은 에칭 용액이 흐르도록 활성 웨이퍼(702)를 통한 경로를 허용한다.
유전체 증착과 같은 부가적인 제조 프로세스들이 활성 웨이퍼(702) 상에서 수행될 수도 있다. 이들 부가적인 프로세스들 동안, 스크라이브-라인(508) 및 스루 실리콘 비아(506)이 마스킹 오프(mask off)될 수도 있다.
다른 제조 프로세스들이 완료된 이후, 접착제(514)는 캐리어 웨이퍼(512)로부터 활성 웨이퍼(702)를 부착해제(detach)시키도록 용해되어야 한다. 본 개시물의 일 실시형태에 따르면, 이것은, 스루 실리콘 비아(506)를 통해 에칭 용액을 흐르게 함으로써 달성된다. 에칭 용액은 접착제(514)에 접촉하고 접착제(514)를 용해시킨다.
도 8은 다른 프로세스들이 활성 웨이퍼 상에서 완료된 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다. 접착제(514)가 용해된 이후, 활성 웨이퍼(702)는 캐리어 웨이퍼(512)로부터 분리된다. 활성 웨이퍼(702)는 개별 다이들로 스코어링될 수도 있다.
도 9는 접착제가 에칭 스루 비아들을 릴리즈시킨 이후의 활성 웨이퍼 및 캐리어 웨이퍼를 도시한 블록도이다. 활성 웨이퍼(702)는 제 1 다이(902) 및 제 2 다이(904)로 절단된다. 오직 2개의 다이들이 도시되었지만, 활성 웨이퍼(702)는 많은 다이들로 절단될 수도 있다.
스루 실리콘 비아들이 삽입된 스크라이브-라인들의 이점들은, 웨이퍼를 통해 접착제 에칭 용액들에 대한 직접적인 경로를 제공함으로써 더 용이한 캐리어 릴리즈를 포함한다. 이것은, 장래의 제조 또는 패키징 프로세스들에 악영향을 줄 수도 있는 웨이퍼 상에 남아있는 잔류물을 제거한다. 부가적으로, 스크라이브-라인들은 공간을 낭비하지 않고, 스루 실리콘 비아들은 활성 회로에 이용가능한 영역을 감소시키지 않는다. 추가적으로, 스루 실리콘 비아들은 주지된 제조 프로세스를 통해 생성되며, 따라서, 프로세스들에 대한 기존의 기술들 및 레시피들을 이용한다. 또한, 기판의 일부가 스루 실리콘 비아들을 형성하도록 이미 제거되기 때문에, 스루 실리콘 비아들은 웨이퍼를 스코어링하는 시간 및 비용을 감소시킨다. 상술된 실시형태들을 사용하여, 활성 웨이퍼를 손상시키는 위험을 증가시키지 않으면서, 30㎛ 이하만큼 얇은 활성 웨이퍼들이 적층된 IC들에서 사용될 수도 있다.
여기에 설명된 바와 같은 스루 실리콘 비아들은, 기술들의 비아 제 1 또는 비아 최종, 또는 조합을 포함하는 다양한 알려진 기술들을 사용하여 제조될 수도 있다. 에칭 기술에서, 별도의 프로세스들이 사용되며, 당업자는 기술들 또는 프로세스들을 본 개시물에 적용할 수 있을 것이다. 따라서, 스루 실리콘 비아들 및 접속된 컴포넌트들의 사이즈들은 선택된 기술 및 프로세스에 기초하여 변할 수도 있다. 본 개시물은 스루 실리콘 비아들을 제조할 수 있는 모든 기술들 및 프로세스들을 구현하도록 의도된다.
"스루 실리콘 비아" 라는 용어가 실리콘이라는 단어를 포함하지만, 스루 실리콘 비아들이 반드시 실리콘으로 구성될 필요는 없음을 유의한다. 오히려, 재료는 임의의 디바이스 기판 재료일 수 있다.
본 개시물 및 그것의 이점들이 상세히 설명되었지만, 다양한 변경들, 치환들, 및 수정들이 첨부된 청구항들에 의해 정의된 바와 같은 본 개시물의 기술을 벗어나지 않으면서 여기에 행해질 수 있음을 이해해야 한다. 또한, 본 출원의 범위는 본 명세서에 설명된 프로세스, 머신, 제조, 물체의 합성, 수단, 방법들 및 단계들의 특정한 실시형태들에 제한되도록 의도되지는 않는다. 당업자가 본 개시물, 프로세스들, 머신들, 제조들, 물체의 합성, 수단, 방법들, 또는 단계들로부터 용이하게 인식할 것이므로, 실질적으로 동일한 기능을 수행하거나 여기에 설명된 대응하는 실시형태들과 실질적으로 동일한 결과를 달성하는 현재 존재하는 것 또는 개발될 추후의 것이 본 개시물에 따라 이용될 수도 있다. 따라서, 첨부된 청구항들은 그들의 범위 내로 그러한 프로세스들, 머신들, 제조, 물체의 합성, 수단, 방법들 또는 단계들을 포함하도록 의도된다.

Claims (23)

  1. 반도체 웨이퍼로서,
    상기 반도체 웨이퍼로부터 스코어링(score)되는 상기 반도체 웨이퍼의 제 1 표면 상의 복수의 다이들 ― 상기 반도체 웨이퍼는 상기 제 1 표면 맞은편의(opposite) 제 2 표면을 포함함 ―;
    상기 복수의 다이들을 지지(support)하기 위한 상기 반도체 웨이퍼의 상기 제 2 표면 상의 캐리어;
    상기 복수의 다이들 사이의 복수의 스크라이브-라인(scribe-line)들을 포함하며,
    상기 복수의 스크라이브-라인들은 상기 반도체 웨이퍼의 적어도 하나의 시닝된 섹션(thinned section)으로 구성되고, 상기 복수의 스크라이브-라인들은 상기 스크라이브-라인들 내에 완전하게(entirely within) 복수의 스루 비아(through via)들을 한정(define)하고, 상기 복수의 스루 비아들은 상기 반도체 웨이퍼의 상기 제 1 표면으로부터 상기 반도체 웨이퍼의 상기 제 2 표면으로 연장(extend)되며, 상기 비아들은 캐리어 웨이퍼 상의 접착제(adhesive)를 용해(dissolve)시키기 위한 액체를 수용(receive)하도록 구성되는,
    반도체 웨이퍼.
  2. 제 1 항에 있어서,
    상기 스크라이브-라인들은 10 내지 50 마이크로미터의 깊이인, 반도체 웨이퍼.
  3. 제 1 항에 있어서,
    상기 스루 비아들은 30 내지 300 마이크로미터의 깊이인, 반도체 웨이퍼.
  4. 제 1 항에 있어서,
    상기 스루 비아들은 상기 웨이퍼의 전체 깊이로 연장되는, 반도체 웨이퍼.
  5. 제 1 항에 있어서,
    상기 복수의 다이들 중 적어도 하나는 마이크로프로세서의 적어도 일부를 포함하는, 반도체 웨이퍼.
  6. 제 1 항에 있어서,
    상기 복수의 다이들 중 적어도 하나는 통신 디바이스의 적어도 일부를 포함하는, 반도체 웨이퍼.
  7. 제 1 항에 있어서,
    상기 복수의 다이들은 플립-칩(flip-chip)들인, 반도체 웨이퍼.
  8. 복수의 스크라이브-라인들을 갖는 활성(active) 웨이퍼를 통해 캐리어 웨이퍼로 액체를 전달(transport)하기 위한 방법으로서,
    상기 캐리어 웨이퍼 상의 접착제를 용해시키기 위해 상기 활성 웨이퍼의 상기 복수의 스크라이브-라인들 내의 스루 비아들로 상기 액체를 적용(applying)하는 단계를 포함하며,
    상기 스크라이브-라인들은 상기 활성 웨이퍼의 복수의 다이들과 동일한 평면(plane) 상에 위치하고, 상기 활성 웨이퍼의 제 1 표면 상의 상기 스크라이브-라인들은 상기 스크라이브-라인들 내에 완전하게 상기 스루 비아들을 한정하고, 복수의 스루 비아들은 상기 활성 웨이퍼의 상기 제 1 표면으로부터 상기 제 1 표면 맞은편에 있는 상기 활성 웨이퍼의 제 2 표면으로 연장되며, 상기 스크라이브-라인들은 상기 활성 웨이퍼의 적어도 하나의 시닝된 섹션으로 구성되는,
    액체 전달 방법.
  9. 제 8 항에 있어서,
    상기 액체를 적용하는 단계는, 에칭 용액을 상기 활성 웨이퍼에 적용하는 단계를 포함하는, 액체 전달 방법.
  10. 제 9 항에 있어서,
    상기 활성 웨이퍼로부터 상기 캐리어 웨이퍼를 릴리즈(release)시키기 위해 상기 캐리어 웨이퍼를 상기 활성 웨이퍼에 결합시키는 접착제를 용해시키는 단계를 더 포함하는, 액체 전달 방법.
  11. 제 8 항에 있어서,
    액체 용액을 적용하기 전에 상기 스루 비아들을 노출(expose)시키기 위해 상기 활성 웨이퍼를 시닝(thinning)하는 단계를 더 포함하는, 액체 전달 방법.
  12. 제 11 항에 있어서,
    상기 활성 웨이퍼 상에 유전체를 증착시키는 단계를 더 포함하는, 액체 전달 방법.
  13. 반도체 웨이퍼 제조 방법으로서,
    웨이퍼의 스크라이브-라인들 내에 완전하게 복수의 스루 비아들을 제공하는 단계를 포함하며,
    상기 스크라이브-라인들은 상기 웨이퍼의 복수의 다이들과 동일한 평면 상에 위치하고, 상기 스크라이브-라인들은 상기 웨이퍼의 제 1 표면 상에 있으며, 상기 비아들은 캐리어 웨이퍼 상의 접착제를 용해시키기 위한 액체를 수용하도록 구성되며, 상기 복수의 스루 비아들은 상기 웨이퍼의 상기 제 1 표면의 부분으로부터 상기 제 1 표면 맞은편에 있는 상기 웨이퍼의 제 2 표면으로 연장되며, 상기 스크라이브-라인들은 상기 웨이퍼의 적어도 하나의 시닝된 섹션으로 구성되는,
    반도체 웨이퍼 제조 방법.
  14. 제 13 항에 있어서,
    소우(saw)를 사용하여 상기 스크라이브-라인들을 통해(through) 절단함으로써 상기 웨이퍼를 스코어링하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.
  15. 제 13 항에 있어서,
    레이저를 사용하여 상기 스크라이브-라인들을 통해 절단함으로써 상기 웨이퍼를 스코어링하는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.
  16. 복수의 다이들을 갖는 반도체 웨이퍼로서,
    개별 다이들을 분리시키기 위한 수단; 및
    캐리어 웨이퍼 상의 접착제를 용해시키기 위해 상기 반도체 웨이퍼를 통해 액체를 흐르게(flowing)하기 위한 수단을 포함하며,
    상기 액체를 흐르게 하기 위한 수단은 상기 분리시키기 위한 수단 내에 완전하게 포함되고, 상기 분리시키기 위한 수단은 상기 복수의 다이들과 동일한 평면 상에 위치하고, 상기 분리시키기 위한 수단은 상기 반도체 웨이퍼의 제 1 표면 상에 있으며, 상기 액체를 흐르게 하기 위한 수단은 상기 반도체 웨이퍼의 상기 제 1 표면으로부터 상기 제 1 표면 맞은편에 있는 상기 반도체 웨이퍼의 제 2 표면으로 연장되는,
    반도체 웨이퍼.
  17. 제 16 항에 있어서,
    상기 액체를 흐르게 하기 위한 수단은, 상기 반도체 웨이퍼를 통해 에칭 용액을 흐르게 하기 위한 수단을 포함하는, 반도체 웨이퍼.
  18. 제 17 항에 있어서,
    상기 액체를 흐르게 하기 위한 수단은 스루 비아를 포함하는, 반도체 웨이퍼.
  19. 제 1 항에 있어서,
    상기 복수의 다이들 중 적어도 하나의 다이는 셀 폰, 핸드-헬드 개인 통신 시스템, 휴대용 데이터 유닛, 개인 데이터 어시스턴트, 미터 판독 장비, 모바일 텔레폰, 고정 위치 데이터 유닛 및/또는 컴퓨터로 통합(integrate)되는, 반도체 웨이퍼.
  20. 제 8 항에 있어서,
    상기 복수의 다이들 중 적어도 하나의 다이를 셀 폰, 핸드-헬드 개인 통신 시스템, 휴대용 데이터 유닛, 개인 데이터 어시스턴트, 미터 판독 장비, 모바일 텔레폰, 고정 위치 데이터 유닛 및/또는 컴퓨터로 통합시키는 단계를 더 포함하는, 액체 전달 방법.
  21. 제 13 항에 있어서,
    상기 복수의 다이들 중 적어도 하나의 다이를 셀 폰, 핸드-헬드 개인 통신 시스템, 휴대용 데이터 유닛, 개인 데이터 어시스턴트, 미터 판독 장비, 모바일 텔레폰, 고정 위치 데이터 유닛 및/또는 컴퓨터로 통합시키는 단계를 더 포함하는, 반도체 웨이퍼 제조 방법.
  22. 제 16 항에 있어서,
    상기 복수의 다이들 중 적어도 하나의 다이는 셀 폰, 핸드-헬드 개인 통신 시스템, 휴대용 데이터 유닛, 개인 데이터 어시스턴트, 미터 판독 장비, 모바일 텔레폰, 고정 위치 데이터 유닛 및/또는 컴퓨터로 통합되는, 반도체 웨이퍼.
  23. 제 16 항에 있어서,
    상기 분리시키기 위한 수단은 상기 웨이퍼의 적어도 하나의 시닝된 섹션으로 구성되는, 반도체 웨이퍼.
KR1020137027064A 2009-02-06 2010-02-05 스크라이브-라인 스루 실리콘 비아 KR101426778B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/366,846 2009-02-06
US12/366,846 US20100200957A1 (en) 2009-02-06 2009-02-06 Scribe-Line Through Silicon Vias
PCT/US2010/023309 WO2010091245A2 (en) 2009-02-06 2010-02-05 Scribe-line through silicon vias

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020814A Division KR20110124281A (ko) 2009-02-06 2010-02-05 스크라이브-라인 스루 실리콘 비아

Publications (2)

Publication Number Publication Date
KR20130122020A true KR20130122020A (ko) 2013-11-06
KR101426778B1 KR101426778B1 (ko) 2014-08-05

Family

ID=42103986

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117020814A KR20110124281A (ko) 2009-02-06 2010-02-05 스크라이브-라인 스루 실리콘 비아
KR1020137027064A KR101426778B1 (ko) 2009-02-06 2010-02-05 스크라이브-라인 스루 실리콘 비아

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117020814A KR20110124281A (ko) 2009-02-06 2010-02-05 스크라이브-라인 스루 실리콘 비아

Country Status (7)

Country Link
US (1) US20100200957A1 (ko)
EP (1) EP2394297A2 (ko)
JP (2) JP2012517111A (ko)
KR (2) KR20110124281A (ko)
CN (1) CN102301466A (ko)
TW (1) TW201115684A (ko)
WO (1) WO2010091245A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497677B (zh) * 2011-11-08 2015-08-21 Inotera Memories Inc 具有側邊矽貫通電極之半導體結構與其形成方法
JP6324743B2 (ja) * 2014-01-31 2018-05-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9431321B2 (en) 2014-03-10 2016-08-30 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
TWI585843B (zh) * 2015-11-30 2017-06-01 Semiconductor wafers and their cutting methods
CN106252305A (zh) * 2016-08-31 2016-12-21 华天科技（西安）有限公司 一种先刻槽再打孔的裸芯塑封超薄指纹识别系统级封装件
CN106252304A (zh) * 2016-08-31 2016-12-21 华天科技（西安）有限公司 一种采用硅通孔及裸芯塑封的超薄指纹识别系统级封装件
CN106252306A (zh) * 2016-08-31 2016-12-21 华天科技（西安）有限公司 一种采用硅通孔及裸芯塑封的超薄指纹识别系统级封装件
JP6384934B2 (ja) * 2017-06-20 2018-09-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102333452B1 (ko) 2017-09-28 2021-12-03 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5641416A (en) * 1995-10-25 1997-06-24 Micron Display Technology, Inc. Method for particulate-free energy beam cutting of a wafer of die assemblies
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3556503B2 (ja) * 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP2003100936A (ja) * 2001-09-20 2003-04-04 Hitachi Ltd 半導体装置の製造方法
US6596562B1 (en) * 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Ｎｅｃエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
WO2005091389A1 (en) * 2004-03-19 2005-09-29 Showa Denko K.K. Compound semiconductor light-emitting device and production method thereof
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2007180395A (ja) * 2005-12-28 2007-07-12 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
KR100837269B1 (ko) * 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US8032711B2 (en) * 2006-12-22 2011-10-04 Intel Corporation Prefetching from dynamic random access memory to a static random access memory
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
JP2008244132A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2009260008A (ja) * 2008-04-16 2009-11-05 Nikon Corp 半導体装置製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013201460A (ja) 2013-10-03
KR20110124281A (ko) 2011-11-16
TW201115684A (en) 2011-05-01
EP2394297A2 (en) 2011-12-14
KR101426778B1 (ko) 2014-08-05
JP2012517111A (ja) 2012-07-26
WO2010091245A8 (en) 2010-11-25
WO2010091245A2 (en) 2010-08-12
CN102301466A (zh) 2011-12-28
US20100200957A1 (en) 2010-08-12
WO2010091245A3 (en) 2010-10-07
JP6049555B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
KR101426778B1 (ko) 스크라이브-라인 스루 실리콘 비아
KR102251260B1 (ko) 웨이퍼 가공 방법
CN105514038B (zh) 切割半导体晶片的方法
EP2701188B1 (en) A method of singulating semiconductor die from a semiconductor wafer
EP2273549A1 (en) Suppressing fractures in diced integrated circuits
KR20190140967A (ko) 처리된 적층 다이들
US20100015782A1 (en) Wafer Dicing Methods
US7626251B2 (en) Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same
CN103295893B (zh) 一种晶圆级微组装工艺
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
US9754832B2 (en) Semiconductor wafer and method of producing the same
US9484239B2 (en) Sacrificial carrier dicing of semiconductor wafers
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
US20200118879A1 (en) Semiconductor Device and Method
US7655539B2 (en) Dice by grind for back surface metallized dies
US20110156217A1 (en) Power devices having reduced on-resistance and methods of their manufacture
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
Lishan et al. Wafer dicing using dry etching on standard tapes and frames
US20220093733A1 (en) Semiconductor device and method of manufacturing the same
US11502106B2 (en) Multi-layered substrates of semiconductor devices
JP4859716B2 (ja) ウエハ及びその搬送システム
CN113113298A (zh) 一种晶圆背面金属沉积工艺
KR20180072073A (ko) 박막화 후 식각을 이용한 반도체 웨이퍼 다이싱 방법
JP2016031986A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee