TWI585843B - Semiconductor wafers and their cutting methods - Google Patents

Semiconductor wafers and their cutting methods Download PDF

Info

Publication number
TWI585843B
TWI585843B TW104139831A TW104139831A TWI585843B TW I585843 B TWI585843 B TW I585843B TW 104139831 A TW104139831 A TW 104139831A TW 104139831 A TW104139831 A TW 104139831A TW I585843 B TWI585843 B TW I585843B
Authority
TW
Taiwan
Prior art keywords
scribe lines
transverse
longitudinal
openings
semiconductor wafer
Prior art date
Application number
TW104139831A
Other languages
English (en)
Other versions
TW201719740A (zh
Inventor
rong-shu Huang
song-mao Wu
jun-ting Guo
Bang-Cheng Qiu
yu-ting Liang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW104139831A priority Critical patent/TWI585843B/zh
Application granted granted Critical
Publication of TW201719740A publication Critical patent/TW201719740A/zh
Publication of TWI585843B publication Critical patent/TWI585843B/zh

Links

Description

半導體晶圓及其切割方法
本創作有關於一種半導體晶圓及其切割方法，尤指一種在晶圓進行切割前，先進行晶圓鑽孔處理之半導體晶圓及其切割方法。
現行半導體晶圓執行晶粒切割前的切割道係分布於晶粒間形成十字交錯的架構。如圖6所示，當切割刀或雷射切割進行切割時，由於切割應力的釋放，該釋放的應力會使得晶粒21的四個角落產生裂痕(crack)22，如此，切割分離後的該等晶粒21在完成封裝製程前就已經產生缺陷，即便其裂痕22並非明顯。
該等晶粒21封裝完成後需進行後續的測試，如電、熱以及壓力的測試。然而，由於對該等晶粒21進行劇烈的物理量變化測試，將造成裂痕22更加嚴重，而導致封裝後的積體電路失效，進而影響半導體封裝的良率。
本創作之一目的在於提供一種半導體晶圓切割方法，解決對晶圓進行切割時，由於切割所釋放的應力，造成晶圓上的晶粒產生裂痕的問題。
為達成前揭目的，本創作所提出之該半導體晶圓切割方法，包含提供一晶圓，該晶圓上具有複數個晶粒，該等晶粒以複數條橫向切割道與複數條縱向切割道分別獨立隔開，其中該等橫向切割道垂直交錯所對應的該等縱向切割道；於該等橫向切割道與該等縱向切割道上形成複數個開孔；以及沿該等橫向切割道與該等縱向切割道進行切割，以獨立分離該等晶粒。
藉由該半導體晶圓切割方法，可減弱切割時所釋放的應力，防止對該等晶粒造成損壞，以提高半導體封裝的良率。再者，由於減弱切割的應力，可實現縮短該等切割道的寬度，增加單一晶圓內總產出晶粒的總數，以提高產值。
本創作之另一目的在於提供一種半導體晶圓，解決對晶圓進行切割時，由於切割所釋放的應力，造成晶圓上的晶粒產生裂痕的問題。
為達成前揭目的，本創作所提出之該半導體晶圓，包含一晶圓本體、複數個晶粒以及複數個開孔。該等晶粒形成於該晶圓本體上；其中該等晶粒以複數條橫向切割道與複數條縱向切割道分別獨立隔開。該等開孔形成於該等橫向切割道與該等縱向切割道上。
藉由該半導體晶圓，可減弱切割時所釋放的應力，防止對該等晶粒造成損壞，以提高半導體封裝的良率。再者，由於減弱切割的應力，可實現縮短該等切割道的寬度，增加單一晶圓內總產出晶粒的總數，以提高產值。
為了能更進一步瞭解本創作為達成預定目的所採取之技術、手段及功效，請參閱以下有關本創作之詳細說明與附圖，相信本創作之目的、特徵與特點，當可由此得一深入且具體之瞭解，然而所附圖式僅提供參考與說明用，並非用來對本創作加以限制者。
茲有關本創作之技術內容及詳細說明，配合圖式說明如下。
請參見圖1，為本創作半導體晶圓切割方法之流程圖。該半導體晶圓切割方法的步驟包括：步驟S10，提供一晶圓11。配合參見圖2，該晶圓11上具有複數個相互平行排列的晶粒(die)12。其中兩兩晶粒12之間間隔一寬度，使得該等晶粒以複數條橫向切割道13以及與該等橫向切割道13垂直交錯的複數條縱向切割道14分別獨立隔開。
配合參見圖3，各該橫向切割道13與各該縱向切割道14的寬度W S定義為兩兩晶粒12間隔的該寬度。以本案較佳實施例為例，各該橫向切割道13的中心線與所對應的各該縱向切割道14的中心線係分別交會於一相交點D C。
步驟S20，於該等橫向切割道13與該等縱向切割道14上形成複數個開孔15。亦即，該等開孔15係對應形成於該等橫向切割道13與該等縱向切割道14交會的該等相交點D C。配合參見圖4，在本案較佳實施例中，該等開孔15的中心點係形成於各該橫向切割道13的中心線與所對應的各該縱向切割道14的中心線交會的該等相交點D C。惟，該等中心線的該等相交點D C上形成該等開孔15僅為較佳實施例的態樣，非用以對本創作加以限制，換言之，可配合對該等開孔15所鑽的孔徑大小、切割刀的種類以及切割刀的厚度的不同，不限制該等孔15形成於該等中心線的該等相交點D C上。
在現有半導體晶圓切割的應用上，該等切割道13,14常見的典型數值為85μm、65μm以及50μm三種態樣。由於鑽孔大小與該等切割道13,14寬度有直接的關係，因此，本創作針對不同的切割道寬度，也對該等開孔15所鑽直徑W H的大小提供對應較佳的實施態樣。具體而言，若在該等切割道13,14上所鑽孔徑太小，將無法明顯地減弱切割時所釋放的應力。反之，若在該等切割道13,14上所鑽孔徑太大，導致鑽孔的動作將直接造成該等晶粒12的損壞。
本創作提出的第一種鑽孔方式為：該等開孔15直徑W H大小比對應該等切割道13,14寬度小一固定長度進行鑽孔。若該固定長度為20μm，則對應85μm的切割道13,14，該等開孔15所鑽直徑W H的大小為85μm-20μm=65μm；對應65μm的切割道13,14，該等開孔15所鑽直徑W H的大小為65μm-20μm=45μm；並且對應50μm的切割道13,14，該等開孔15所鑽直徑W H的大小為50μm-20μm=30μm。
此外，本創作所提出的第二種鑽孔方式為：該等開孔15所鑽直徑W H大小與該等切割道13,14寬度為一預設比例。若該預設比例為60%~80%，則對應85μm的切割道13,14，該等開孔15所鑽直徑W H的大小為51~68μm；對應65μm的切割道13,14，該等開孔15所鑽直徑W H的大小為39~52μm；並且對應50μm的切割道13,14，該等開孔15所鑽直徑W H的大小為30~40μm。
步驟S30，沿該等橫向切割道13與該等縱向切割道14進行切割，以獨立分離該等晶粒12。其中切割步驟係為雷射切割或鑽石刀切割進行。配合參見圖5，當該晶圓11上之該等開孔15鑽孔完成，利用雷射切割或鑽石刀沿著對應的複數切割線16進行切割，以獨立分離該等晶粒12。作業人員可以該等切割線16係為各該橫向切割道13與各該縱向切割道14的中心線對該等切割道13,14與該等開孔15進行切割。
綜上所述，本創作係具有以下之特徵與優點：
1、在對該晶圓11切割前，先在該等切割道13,14上進行鑽孔，以減弱切割時所釋放的應力，防止對該等晶粒12造成損壞，以提高半導體封裝的良率；及
2、由於減弱切割的應力，如此可實現縮短該等切割道13,14的寬度，增加單一晶圓11內總產出晶粒12的總數，以提高產值。
11 晶圓                                            12 晶粒 13 橫向切割道                                 14 縱向切割道 15 開孔                                            16 切割線 W S寬度                                           W H直徑 D C相交點                                        21 晶粒                                            22 裂痕
圖1：為本創作半導體晶圓切割方法之流程圖；
圖2：為本創作晶圓上進行鑽孔之示意圖；
圖3：為本創作圖1的複數切割道與鑽孔位置之局部放大示意圖；
圖4：為本創作圖1的複數切割道與鑽孔大小之局部放大示意圖；
圖5：為本創作晶圓完成鑽孔與切割路徑之示意圖；及
圖6：為現有半導體晶圓切割後發生裂痕之示意圖。
S10~S30 步驟

Claims (13)

  1. 一種半導體晶圓切割方法，包含：提供一晶圓，該晶圓上具有複數個晶粒，該等晶粒以複數條橫向切割道與複數條縱向切割道分別獨立隔開，其中該等橫向切割道垂直交錯所對應的該等縱向切割道；於該等橫向切割道與該等縱向切割道上形成複數個開孔，該等開孔係形成在各該橫向切割道與各該縱向切割道的相交處以降低切割該晶圓時所產生的應力，其中該等橫向切割道及縱向切割道在相交處以外的地方未形成開孔；及沿該等橫向切割道與該等縱向切割道進行切割，以獨立分離該等晶粒。
  2. 如請求項1所述之半導體晶圓切割方法，其中各該開孔的中心點形成在所對應該橫向切割道中心線與所對應該縱向切割道中心線的相交點。
  3. 如請求項1或2所述之半導體晶圓切割方法，其中各該開孔的直徑小於對應的各該橫向切割道與各該縱向切割道的寬度為一固定長度。
  4. 如請求項3所述之半導體晶圓切割方法，其中該固定長度為二十微米。
  5. 如請求項1或2所述之半導體晶圓切割方法，其中各該開孔的直徑與對應的各該橫向切割道與各該縱向切割道的寬度為一預設比例。
  6. 如請求項5所述之半導體晶圓切割方法，其中該預設比例為百分之六十至百分之八十。
  7. 如請求項1所述之半導體晶圓切割方法，其中對該等橫向切割道、該等縱向切割道以及該等開孔進行切割的步驟中，以雷射切割或鑽石刀切割進行。
  8. 一種半導體晶圓，包含：一晶圓本體； 複數個晶粒，形成於該晶圓本體上；其中該等晶粒以複數條橫向切割道與複數條縱向切割道分別獨立隔開；及複數個開孔，僅形成於該等橫向切割道與該等縱向切割道上的各相交處，以降低切割該晶圓時所產生的應力，其中該等橫向切割道及縱向切割道在相交處以外的地方未形成開孔。
  9. 如請求項8所述之半導體晶圓，其中各該開孔的中心點形成在所對應該橫向切割道中心線與所對應該縱向切割道中心線的相交點。
  10. 如請求項8或9所述之半導體晶圓，其中各該開孔的直徑小於對應的各該橫向切割道與各該縱向切割道的寬度為一固定長度。
  11. 如請求項10所述之半導體晶圓，其中該固定長度為二十微米。
  12. 如請求項8或9所述之半導體晶圓，其中各該開孔的直徑與對應的各該橫向切割道與各該縱向切割道的寬度為一預設比例。
  13. 如請求項12所述之半導體晶圓，其中該預設比例為百分之六十至百分之八十。
TW104139831A 2015-11-30 2015-11-30 Semiconductor wafers and their cutting methods TWI585843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104139831A TWI585843B (zh) 2015-11-30 2015-11-30 Semiconductor wafers and their cutting methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104139831A TWI585843B (zh) 2015-11-30 2015-11-30 Semiconductor wafers and their cutting methods

Publications (2)

Publication Number Publication Date
TW201719740A TW201719740A (zh) 2017-06-01
TWI585843B true TWI585843B (zh) 2017-06-01

Family

ID=59687389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139831A TWI585843B (zh) 2015-11-30 2015-11-30 Semiconductor wafers and their cutting methods

Country Status (1)

Country Link
TW (1) TWI585843B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201115684A (en) * 2009-02-06 2011-05-01 Qualcomm Inc Scribe-line through silicon vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201115684A (en) * 2009-02-06 2011-05-01 Qualcomm Inc Scribe-line through silicon vias

Also Published As

Publication number Publication date
TW201719740A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US8692357B2 (en) Semiconductor wafer and processing method therefor
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
US20150371957A1 (en) Die edge seal employing low-k dielectric material
DE102012105848A1 (de) Rissdetektionslinien-Einrichtung und Verfahren
TW201709372A (zh) 具有晶片邊緣確保結構的半導體晶片
US8987734B2 (en) Semiconductor wafer, semiconductor process and semiconductor package
US20140094019A1 (en) Wafer processing method
US20150048373A1 (en) Method and layout for detecting die cracks
TW201412483A (zh) 金屬積層陶瓷基板之分斷方法及溝槽加工用工具
TWI585843B (zh) Semiconductor wafers and their cutting methods
JP6217529B2 (ja) 半導体片の製造方法
TW201535499A (zh) 半導體結構及其製造方法
CN108649001B (zh) 连接晶圆内常规芯片与测试专用芯片的隧道式金属线结构
CN113921500A (zh) 一种硅片级划片槽的封装方法
Chen et al. Processing TSV wafer with stealth dicing technology
CN203707118U (zh) 一种改善半导体芯片封装可靠性的结构
Chen et al. Laser Grooving Technology Study at Dicing Process in Wafer Level Package
Vagues Analysing backside chipping issues of the die at wafer saw
JP6091959B2 (ja) ウエハ切断装置、およびウエハ切断方法
CN103531579A (zh) 一种改善半导体芯片封装可靠性的结构及其制备方法
JP2001217210A (ja) ダイシング方法
KR20130125048A (ko) 실리콘 천공 방법
TWM459935U (zh) 超微型鑽頭（十）
TWM459936U (zh) 超微型鑽頭（十一）