CN203707118U - 一种改善半导体芯片封装可靠性的结构 - Google Patents

Abstract

一种改善半导体芯片封装可靠性的结构，该结构层从上至下包括玻璃层(31)、支撑结构层(32)、空腔层(33)、硅基层(34)、金属层(35)与阻焊层(36)，其特征在于，所述支撑结构层(32)、硅基层(34)与金属层(35)的边缘被所述阻焊层(36)包裹；且该结构的边缘仅包括所述玻璃层(31)与所述阻焊层(36)。

Description

一种改善半导体芯片封装可靠性的结构

技术领域

本实用新型涉及半导体产品制造工艺技术，尤其涉及一种改善半导体芯片封装可靠性的结构。

背景技术

近年来半导体产业飞速发展，大量产品投入市场，不仅刺激了半导体设计产业的进步，芯片的制造工艺也随之不断进行技术革新。半导体芯片生产的重要步骤包括将芯片按照层次叠加，形成功能完整的集成电路芯片。如图1所示，是已经完成生产的集成电路芯片，以TSV（硅通孔）封装为例，芯片结构按照从上至下的顺序包括：玻璃层11、支撑部件层12、中空层13、硅基层14、金属层15、阻焊层16。在芯片边缘至少有4层由不同成分组成的层，如图2所示，包括玻璃层11、支撑部件层12、硅基层14、阻焊层16及三条连接缝隙17。

上述现有技术至少存在以下缺点：

在完成芯片生产和划片步骤后，现有技术普遍使用镊子或者其他工具夹取的方式将芯片移出制备平台，放置在其他容器中。在夹取过程中，镊子等工具极易嵌入到不同成分层的连接缝隙处，导致芯片边缘的损坏，或者将其他杂质，如灰尘或者水汽等掺杂到成分层之间，使芯片完全报废，造成半导体集成电路芯片良率降低，增加生产成本。并且，这种封装形式的芯片在切割时，需要刀具对多层成分进行切割，刀具磨损率高。

实用新型内容

本实用新型的目的是提供一种改善半导体芯片封装可靠性的结构，降低了芯片的损坏率，提高了良率；且降低了切割时的刀具磨损率。

本实用新型的目的是通过以下技术方案实现的：

一种改善半导体芯片封装可靠性的结构，从上至下排列的玻璃层31、支撑结构层32、空腔层33、硅基层34、金属层35与阻焊层36，其中，所述空腔层33位于所述支撑结构层32的中间；所述支撑结构层32、硅基层34与金属层35的边缘被所述阻焊层36包裹。

由上述本实用新型提供的技术方案可以看出，通过采用阻焊层包裹支撑结构层、硅基层与金属层边缘的方式，可有效的减少半导体芯片边缘的层数，从而减少边缘的缝隙，进而降低镊子等工具嵌入缝隙的几率，并且即使在夹取过程中，镊子对外包在支撑结构层、硅基层和金属层外的阻焊层有轻微的损坏，也不会影响芯片的功能和性能，从而降低芯片的损坏率，提高良率；另外，在半导体芯片晶圆切割时，由于切割部分仅为阻焊层和玻璃层，节省了刀具的磨损，降低了成本，又由于切割道内不同物质层数的减少，切割中对芯片的损伤减少，提高了良率。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本实用新型背景技术部分提供的现有技术中半导体芯片封装结构示意图；

图2为本实用新型背景技术部分提供的现有技术中半导体芯片封装结构的边缘示意图；

图3为本实用新型实施例一提供的一种改善半导体芯片封装可靠性的结构的示意图；

图4为本实用新型实施例一提供的一种改善半导体芯片封装可靠性的结构的边缘示意图；

图5为本实用新型实施例一提供的又一种改善半导体芯片封装可靠性的结构的边缘示意图；

图6为本实用新型实施例一提供的一种改善半导体芯片封装可靠性的结构的相邻芯片示意图；

图7为本实用新型实施例一提供的一种改善半导体芯片封装可靠性结构的制备过程的流程图。

具体实施方式

下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型的保护范围。

实施例一

图3为本实用新型实施例一提供的一种改善半导体芯片封装可靠性的结构的示意图。如图3所示，该结构主要包括：

从上至下排列的玻璃层31、支撑结构层32、空腔层33、硅基层34、金属层35与阻焊层36，其中，所述空腔层33位于所述支撑结构层32的中间；所述支撑结构层32、硅基层34与金属层35的边缘被所述阻焊层36包裹。

另外，所述支撑结构层32成分主要包括：环氧基树脂、硅基树脂与苯丙环丁烯树脂及其他可固化树脂。所述金属层35成分主要包括：铜、镍或者金。

上述结构采用了阻焊层包裹支撑结构层、硅基层与金属层边缘的方式，可有效的减少半导体芯片边缘的层数，从而减少边缘的缝隙。该结构的边缘示意图可参见图4，由图4可知，该结构的边缘仅包括所述玻璃层31与所述阻焊层36，且仅存在一条连接缝隙37。

采用上述封装结构，能够降低芯片在被夹取时的损坏率。与现有的技术的边缘封装结构比较，现有技术中集成电路芯片边缘至少有3条连接缝隙，在夹取过程中，镊子等工具极易嵌入到不同成分层的连接缝隙处，导致芯片边缘的损坏，或者将其他杂质，如灰尘或者水汽等掺杂到成分层之间，使芯片完全报废。本实用新型实施例提供的封装结构仅存在一条缝隙，能够显著降低镊子等工具嵌入缝隙的几率，并且即使在夹取过程中，镊子对外包在支撑结构层、硅基层和金属层外的阻焊层有轻微的损坏，也不会影响芯片的功能和性能，从而降低芯片的损坏率，提高良率。另外，在半导体芯片晶圆切割时，由于切割部分仅为阻焊层和玻璃，节省了刀具的磨损，降低了成本，又由于切割道内不同物质层数的减少，切割中对芯片的损伤减少，提高了良率。

进一步的，在半导体芯片晶圆切割时，为进一步节省刀具的磨损，可对所述阻焊层的边缘进行蚀刻。如图5所示，通过蚀刻阻焊层36，使该阻焊层36短于所述玻璃层31（蚀刻的厚度可根据实际情况来确定），并使得所述阻焊层36与所述玻璃层31的边缘形成一蚀刻凹槽38。如图6所示，当通过上述方式处理后，相邻的两块半导体芯片之间的蚀刻凹槽38会进一步降低刀片磨损率。

以上为本实用新型实施例提供的封装结构的主要组成及各层次的结构关系，为便于理解，下面结合附图7针对该封装结构的制备过程做详细介绍。

图7为本实用新型提供的一种改善半导体芯片封装可靠性结构的制备过程的流程图。如图7所示，该封装结构的制备过程主要包括如下步骤：

步骤71、在半导体芯片的金属层上涂覆光刻胶，并确保光刻胶的边缘短于所述金属层。

步骤72、由所述光刻胶上方，并沿光刻胶边缘开始蚀刻，将所述金属层及金属层上方的硅基层与支撑结构层的边缘蚀刻直至与所述金属层下方的阻焊层边缘平齐。

通过步骤71可确保由光刻胶保护的金属层、硅基层、支撑结构层部分不受蚀刻影响，本步骤仅蚀刻金属层、硅基层、支撑结构层的边缘。

步骤73、去除所述金属层上的光刻胶，并在蚀刻后的所述金属层、硅基层与支撑结构层的边缘填充阻焊层，使所述阻焊层包裹所述金属层、硅基层与支撑结构层的边缘，且与该半导体芯片最上方的玻璃层平齐。

通过步骤71-步骤73，就能够有效降低芯片在被夹取和移动时的损坏率，提高产品良率。此外，在半导体芯片晶圆切割时，会因为需切割部分只有阻焊层和玻璃，变的更容易切割，节省了刀具的磨损，降低了成本，又因为切割道内不同物质层数的减少，切割中对芯片的损伤减少，提高了良率。

进一步的，在半导体芯片晶圆切割时，为进一步节省刀具的磨损，可对阻焊层的边缘进行蚀刻。通过蚀刻阻焊层，使该阻焊层短于所述玻璃层（蚀刻的厚度可根据实际情况来确定），并使得所述阻焊层与所述玻璃层的边缘形成一蚀刻凹槽。当通过上述方式处理后，相邻的两块半导体芯片之间的蚀刻凹槽会进一步降低刀片磨损率。

蚀刻凹槽可采用干法蚀刻或者湿法蚀刻，优选的，使用干法蚀刻，这种蚀刻方法可有效控制仅蚀刻阻焊层进一步降低分片切割时的切割时间和刀片磨损率。此外，这种切割槽的蚀刻，仅需蚀刻出与芯片分片切割规格相吻合的部分，蚀刻面积小，成本低，不影响整体封装成本。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求书的保护范围为准。

Claims (3)

1.一种改善半导体芯片封装可靠性的结构，该结构层从上至下包括玻璃层(31)、支撑结构层(32)、空腔层(33)、硅基层(34)、金属层(35)与阻焊层(36)，其特征在于，所述支撑结构层(32)、硅基层(34)与金属层(35)的边缘被所述阻焊层(36)包裹；且该结构的边缘仅包括所述玻璃层(31)与所述阻焊层(36)。 

2.根据权利要求1所述的结构，其特征在于，所述阻焊层(36)的边缘短于所述玻璃层(31)，使得所述阻焊层(36)与所述玻璃层(31)的边缘形成一蚀刻凹槽(38)。 

3.根据权利要求1所述的结构，其特征在于，所述金属层(35)成分包括：铜、镍或者金。