JP2009070880A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009070880A
JP2009070880A JP2007235088A JP2007235088A JP2009070880A JP 2009070880 A JP2009070880 A JP 2009070880A JP 2007235088 A JP2007235088 A JP 2007235088A JP 2007235088 A JP2007235088 A JP 2007235088A JP 2009070880 A JP2009070880 A JP 2009070880A
Authority
JP
Japan
Prior art keywords
substrate
external connection
semiconductor device
resin
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007235088A
Other languages
English (en)
Inventor
Kosaku Uoya
皇作 魚屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007235088A priority Critical patent/JP2009070880A/ja
Publication of JP2009070880A publication Critical patent/JP2009070880A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】一方の面に外部接続端子が形成された半導体装置の薄型化を可能にする。
【解決手段】基板の一方の面から樹脂をハーフカットする工程と、前記ハーフカットした基板を前記外部接続端子が形成された面を上面にして水に浸し、氷の上面が前記基板の外部接続端子の上面と実質的に同じ、または上方になるように凍結する工程と、前記基板の他方の面に形成された樹脂を少なくとも前記ハーフカットした位置まで研削する工程と、を有する。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
ボール・グリッド・アレイ(BGA)およびランド・グリッド・アレイ(LGA)等の一括基板の切断工程の際には、切断時に基板を固定する必要がある。通常、テープを用いて固定するテープ固定方式、吸着冶具を用いて固定する方式などが採られている。
図3はテープ固定方式を用いた切断フローである。BGA等の封止済み基板101をUV(紫外線)テープ102を用いて、ダイシングリング103に貼り付ける(図3(a))。ブレード104にて当該基板101を切断する(図3(b))。UV照射後、コレット106を用いて個片化された半導体装置105をピックアップし、トレー107に配列する。しかしながら、UVテープの粘着糊が個片化されたパッケージに残ってしまい洗浄工程が必要になるのと、テープはパッケージの固定の都度、使い捨てる必要があるため、大量生産ではコストが大きくなる問題がある。図4は治具吸着方式を用いた切断フローである。固定治具108の上にパッケージを固定し、ブレード104を用いて当該パッケージを個片化する(図4(a))。コレット106を用いて個片化された半導体装置105をピックアップし、トレー107に配列する(図4(b))。この場合、切断時にブレード104が通るラインを避けるために、固定冶具を特殊な形状にすることが必要である。よって、基板の大きさによって専用の冶具が必要となり、多品種を製造する場合には、コスト面での負担が大きくなる問題がある。
上記の問題を解決する手法として、基板を水で浸し、凍らせることで固定する方式(アイスチャック方式)がある。図5(a)、5(b)はアイスチャック方式の断面模式図である。裏面に外部接続端子12、表面に樹脂層15が形成された基板11とステージ13の間に水を浸し、凍らせて固定している。図5(a)は基板の一部を固定する構成(特許文献3の図1等に記載)、図5(b)は基板を包持する構成(同文献の
に記載)、である。基板の切断分離は一段階で行なわれている。
上記従来技術に関連する文献としては、特許文献1から3が挙げられる。いずれも、基板の切断を目的とする技術に関する文献である。
特願平08-222536号公報 特願平09-106967号公報 特開2000-100842号公報
近年、半導体装置は多種多様な電子機器に用いられており、半導体装置の物理的な厚さを適用機器の特徴に応じて制御することが求められている。例えば、携帯電話への適用にあたっては、従来よりも薄型の半導体装置が要求される、等である。
BGA基板等にあっては、通常、その樹脂厚は封止する際の金型によって制御されるが、封止後さらに厚さの微調整が必要な場合がある。BGA基板等は、構造上、一方の面に外部接続端子を有しているために凹凸が大きい。このような凹凸面を有する基板は、安定性の観点から研削には適していないため、薄型化が極めて困難であるという問題があった。
本発明によれば、基板の一方の面に外部接続端子が形成され、他方の面に樹脂封止された半導体チップが複数搭載された基板を個片化して半導体装置を製造する方法であって、前記基板の一方の面から前記樹脂をハーフカットする工程と、前記ハーフカットした基板を前記外部接続端子が形成された面を上面にして水に浸し、氷の上面が前記基板の外部接続端子の上面と実質的に同じ、または上方になるように凍結する工程と、前記基板の他方の面に形成された樹脂を少なくとも前記ハーフカットした位置まで研削する工程と、を有する半導体装置の製造方法、が提供される。
本発明では、基板の外部接続端子が形成された一方の面から前記樹脂をハーフカットする工程と、前記ハーフカットした基板を前記外部接続端子が形成された面を上面にして水に浸し、氷の上面が前記基板の外部接続端子の上面と実質的に同じ、または上方になるように凍結する工程と、前記基板の他方の面に形成された樹脂を少なくとも前記ハーフカットした位置まで研削する工程とを有している。基板の一方の面は外部接続端子により凹凸を有しているが、当該凹凸は氷により埋め込まれフラットな形状となるため、樹脂研削時の安定性が大幅に向上し、研削工程による薄型化が容易に実現される。
本発明によれば、基板の一方の面に外部接続端子が形成され、他方の面に樹脂封止された半導体チップが複数搭載された基板を個片化する半導体装置の製造方法において、樹脂の薄型化を可能にする半導体装置の製造方法が提供される。
(第1の実施の形態)
図1(a)から1(e)は、本発明の第1の実施の形態を説明するための工程フローを示す断面模式図である。
図1(a)のように、一方の面に外部接続端子(ボール)12が形成された基板11をダイシング用のステージ13上に載置する。基板の他方の面には半導体チップが複数搭載され(不図示)、当該半導体チップは樹脂15により封止されている。ここでは、外部接続端子12が形成された面が上面になるようにステージ13上に載置している。基板11を水に浸し(不図示)、ステージ13内に設けられた冷却機構(不図示)により、水と基板11を凍結させる。ここで、外部接続端子12とはボールまたはランド等であり、外部接続端子が形成された基板11とは、BGAまたはLGA等である。
ハンドラ14は、凍結した基板11を外部接続端子12が形成された面と樹脂15が形成された面の両面から持ち上げられる構造となっている。また、後の研削工程において研削を行なうため、ハンドラ14は上面および下面(底面)を有さない構造となっている。よって、基板11の一方の面(外部接続端子12が形成された面)と他方の面(樹脂15が形成された面)はいずれも露出している。なお、図では基板11はステ−ジ上に直接載置されているが、基板11とステージ13の間には氷結層を設けてもよい。
氷16の上面は、ダイシング用のアライメントマーク(不図示)の読み取り精度を低下させないために、基板11の上面と実質的に同じ位置、または下方になるように形成する。ここで、「実質的に同じ」とは、氷16の上面はアライメントマークの読み取り精度に影響を与えない範囲であれば、基板11の上面よりも上方であってもよいことを含むものとする。なお、ダイシング用のアライメントマークは、通常、外部接続端子12が形成される基板側に設けられている。
ダイシング工程の際には、基板11上のアライメントマークを読み取ることにより位置決めが行なわれる。図1(b)のように、ブレード17を用いて、基板11の外部接続端子12が形成された面、すなわち上面からダイシングを行ない、樹脂15をハーフカット18する。この場合、基板11は貫通される。ハーフカット18とは、所定の厚さに切り込みを入れる工程をいう。なお、ハーフカット18の深さは樹脂の設計厚以上とすることができる。設計厚とは、製品として出荷される際の最終的な所望の厚さをいう。このようにすることで、後述の研削工程において、所望の設計厚さになるまで基板11を研削すれば、新たに切断工程を行なう必要が無い。
なお、上記のとおり、本実施の形態においてはハーフカット時の基板11の固定を氷16を用いて行なったが、必ずしもこの方法に限定されるものではない。例えば、テープ固定方式を用いることもできる。
次に、図1(c)のように、基板11は外部接続端子12が形成された面が上面になるようにして、水に浸し、ステージ内の冷却機構(不図示)により基板11の全体を凍結させる。この際、氷16の上面は、外部接続端子12の上面(端)と実質的に同じ、または上方になるように形成される。「実質的に同じ」とは、後述する研削工程において当該基板を固定する場合に、安定性に影響を与えない程度であれば、氷16の上面は外部接続端子よりも下方であってもよいことを意味する。
次に、凍結した基板11をハンドラ14とともにピックアップする。例えば、図1(d)のように、ハンドラ14の上下を反転させて研削用ステージ21に移動させる。検索用ステージ21には、基板11は外部接続端子12が形成された面が下面になるように載置される。基板11の樹脂が形成された面を、研削工程用のグラインドホイール19を用いて、少なくともハーフカットされた位置まで研削を行なう。外部接続端子12が形成された面は、その凹凸部が氷16により埋め込まれ、フラットな形状となっているため、研削時の安定性が大幅に向上する。研削後は当該研削面の洗浄を行なう。
次に、図1(e)のように、ハンドラ14の上下を反転させ、ステージ13上に載せる。外部接続端子12が形成された面の洗浄を行いながら、氷を溶かし、乾燥させる(20)。個片化された半導体装置1をピックアップしてトレーに収納する(不図示)。
本実施の形態によれば、基板11の外部接続端子12が形成された一方の面から前記樹脂15をハーフカットする工程と、ハーフカットした基板11を外部接続端子12が形成された面を上面にして水に浸し、氷16の上面が基板の外部接続端子12の上面と実質的に同じ、または上方になるように凍結する工程と、基板11の他方の面に形成された樹脂15を少なくとも前記ハーフカットした位置まで研削する工程と、を有している。そのため、外部接続端子12が形成された基板11の一方の面は凹凸を有しているが、当該凹凸は氷により埋め込まれフラットな形状となるため、樹脂面を研削する際の安定性が著しく向上し、研削工程による樹脂15の厚さの制御が容易に実現される。当該研削は、基板11の他方の面に形成された樹脂12を少なくともハーフカットした位置まで行なわれる。したがって、個片化された半導体装置1の薄型化を容易に行なうことができる。
(第2の実施の形態)
図2は本発明の第2の実施の形態を説明するための工程フローを示す工程断面図である。
図2(a)から2(c)の工程はそれぞれ、第1の実施の形態で説明した図1(a)から1(c)と同様である。図2(d)に示す工程は、基板11の外部接続端子12が形成された面、すなわち上面を研削する工程を示す。凍結されている氷16とともに、研削する。当該研削は、少なくとも外部接続端子12の端部(図では上面端)が露出するまで研削する。
その後は、第1の実施の形態の図1(d)、1(e)で説明した工程を経て、個片化された半導体装置1をピックアップしてトレーに収納する。
本実施の形態では、外部接続端子12を研削するため、外部接続端子12の端部(頂点)近傍の異物(表面の酸化膜を含む)を除去することができる。よって、半導体装置の接続信頼性をさらに高めることができる。また、研削によって、外部接続端子12を平坦にすることができるため、半導体装置のコプラナリティの改善にもつながる。外部接続端子12がボールであった場合には、その露出部は基板11と平行な面を有することになる。
本発明の第1の実施に形態に係る工程フローの断面模式図である。 本発明の第2の実施に形態に係る工程フローの断面模式図である。 従来技術を説明するための模式図である。 従来技術を説明するための断面模式図である。 従来技術を説明するための断面模式図である。
符号の説明
1 半導体装置
11 基板
12 外部接続端子
13 ステージ
14 ハンドラ
15 樹脂
16 氷
17 ブレード
18 ハーフカット
19 グラインドホイール
20 洗浄、乾燥
21 研削用ステージ
101 基板
102 UVテープ
103 ダイシングリング
104 ブレード
105 個片化された半導体装置
106 コレット
107 トレー
108 固定治具

Claims (7)

  1. 基板の一方の面に外部接続端子が形成され、他方の面に樹脂封止された半導体チップが複数搭載された基板を個片化して半導体装置を製造する方法であって、
    前記基板の一方の面から前記樹脂をハーフカットする工程と、
    前記ハーフカットした基板を前記外部接続端子が形成された面を上面にして水に浸し、氷の上面が前記基板の外部接続端子の上面と実質的に同じ、または上方になるように凍結する工程と、
    前記基板の他方の面に形成された樹脂を少なくとも前記ハーフカットした位置まで研削する工程と、を有する半導体装置の製造方法。
  2. 前記ハーフカットする工程の前に、
    前記基板を前記外部端子が形成された一方の面が上面になるようにステージ上に載置する工程と、
    前記基板を水に浸し、氷の上面が外部接続端子が形成された前記基板の上面と実質的に同じ、または下方になるように凍結する工程と、を有する請求項1に記載の半導体装置の製造方法。
  3. 前記氷の上面が前記基板の外部接続端子の上面と実質的に同じ、または上方になるように前記基板を凍結する工程の後に、
    前記基板の外部接続端子が形成された面を研削する工程をさらに有する請求項1または2に記載の半導体装置の製造方法。
  4. 前記基板の外部接続端子が形成された面を研削する工程が、少なくとも前記外部接続端子の端部が露出するまで研削する請求項3に記載の半導体装置の製造方法。
  5. 前記樹脂をハーフカットする工程において、
    前記ハーフカットの深さが樹脂の設計厚さ以上である請求項1乃至4のいずれかに記載の半導体装置の製造方法。
  6. 前記基板の樹脂を前記ハーフカットした位置まで研削する工程の後に、
    前記基板を洗浄、乾燥する工程を有する請求項1乃至5のいずれかに記載の半導体装置の製造方法。
  7. 前記基板の外部接続端子が形成された一方の面にダイシング用のアライメントマークが形成されている請求項1乃至6のいずれかに記載の半導体装置の製造方法。
JP2007235088A 2007-09-11 2007-09-11 半導体装置の製造方法 Pending JP2009070880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007235088A JP2009070880A (ja) 2007-09-11 2007-09-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235088A JP2009070880A (ja) 2007-09-11 2007-09-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009070880A true JP2009070880A (ja) 2009-04-02

Family

ID=40606857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235088A Pending JP2009070880A (ja) 2007-09-11 2007-09-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009070880A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147155A (ja) * 2008-12-17 2010-07-01 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011181641A (ja) * 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法
KR101937528B1 (ko) * 2015-07-27 2019-01-10 셈테크 코포레이션 반도체 디바이스 및 반도체 다이 캡슐화 방법
US10534255B2 (en) 2014-12-23 2020-01-14 Aselta Nanographics Method of applying vertex based corrections to a semiconductor design
JP7485972B2 (ja) 2022-04-26 2024-05-17 日亜化学工業株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222536A (ja) * 1995-02-13 1996-08-30 Toshiba Corp 半導体製造装置、研削装置及び半導体装置の製造方法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2003060118A (ja) * 2001-08-13 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007044778A (ja) * 2005-08-08 2007-02-22 Denki Kagaku Kogyo Kk 研磨用冷凍チャック固定剤、それを用いた冷凍チャック法、及び冷凍チャック法を用いた電子部品製造方法。

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222536A (ja) * 1995-02-13 1996-08-30 Toshiba Corp 半導体製造装置、研削装置及び半導体装置の製造方法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2003060118A (ja) * 2001-08-13 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP2006303105A (ja) * 2005-04-19 2006-11-02 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007044778A (ja) * 2005-08-08 2007-02-22 Denki Kagaku Kogyo Kk 研磨用冷凍チャック固定剤、それを用いた冷凍チャック法、及び冷凍チャック法を用いた電子部品製造方法。

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147155A (ja) * 2008-12-17 2010-07-01 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011181641A (ja) * 2010-03-01 2011-09-15 Disco Corp パッケージ基板の加工方法
US10534255B2 (en) 2014-12-23 2020-01-14 Aselta Nanographics Method of applying vertex based corrections to a semiconductor design
KR101937528B1 (ko) * 2015-07-27 2019-01-10 셈테크 코포레이션 반도체 디바이스 및 반도체 다이 캡슐화 방법
JP7485972B2 (ja) 2022-04-26 2024-05-17 日亜化学工業株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9832860B2 (en) Panel level fabrication of package substrates with integrated stiffeners
TWI524404B (zh) Packaging substrate processing methods
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
JP2008028325A (ja) 半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
JP2009070880A (ja) 半導体装置の製造方法
CN109417045A (zh) 调准夹具、调准方法及转移粘接方法
US20070190688A1 (en) Method for manufacturing semiconductor device with protection layer
US8802499B2 (en) Methods for temporary wafer molding for chip-on-wafer assembly
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
US7498236B2 (en) Silicon wafer thinning end point method
CN104658880A (zh) 晶圆处理方法
TWI574354B (zh) 用於嵌入半導體晶粒之間隔層
CN102782829A (zh) 具有非均匀真空分布的裸芯安装端部
US7799612B2 (en) Process applying die attach film to singulated die
US20170179101A1 (en) Bridge structure for embedding semiconductor die
TWI543283B (zh) 中介基板之製法
US20060030130A1 (en) Method of dicing a wafer
JP2008235723A (ja) ウェハー構造体及びその製造方法
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
JP2007005366A (ja) 半導体装置の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP2009267179A (ja) 半導体装置の製造方法
US9184067B1 (en) Methods of mitigating defects for semiconductor packages

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Effective date: 20120821

Free format text: JAPANESE INTERMEDIATE CODE: A02