CN109417045A

CN109417045A - 调准夹具、调准方法及转移粘接方法

Info

Publication number: CN109417045A
Application number: CN201780039795.9A
Authority: CN
Inventors: 冈本直也; 山田忠知; 毛受利彰
Original assignee: Lintec Corp
Current assignee: Lintec Corp
Priority date: 2016-06-28
Filing date: 2017-06-20
Publication date: 2019-03-01
Anticipated expiration: 2037-06-20
Also published as: TWI730129B; JP6983775B2; JPWO2018003602A1; CN109417045B; WO2018003602A1; KR102413733B1; TW201810507A; KR20190021223A

Abstract

提供具备多个能够收纳片状体(CP)的收纳部(101)的调准夹具(100)，该调准夹具(100)的特征在于，收纳部(101)的收纳角部(103)形成为，在使片状体(CP)分别收纳于多个收纳部(101)而使片状体(CP)与收纳部(101)的壁部(102)抵接时，片状体(CP)的片状体角部不与收纳角部(103)接触。

Description

调准夹具、调准方法及转移粘接方法

技术领域

本发明涉及调准夹具、调准方法及转移粘接方法。

背景技术

以往，在半导体制造工序中，进行的是将半导体晶圆(以下，有时简称为晶圆)切断成规定的形状、及规定的尺寸而单片化成多个半导体芯片(以下，有时简称为芯片)，将经单片化的各芯片的相互间隔扩大后搭载于引线框架或基板等被搭载物上。

另外，近年来，电子设备的小型化、轻量化、及高功能化不断发展。对于电子设备所搭载的半导体装置也谋求小型化、薄型化、及高密度化。半导体芯片有时装配到与半导体芯片的尺寸相近的封装体。这种封装有时也称为芯片级封装(Chip Scale Package；CSP)。作为制造CSP的工艺之一，可举出晶圆级封装(Wafer Level Package；WLP)。在WLP中，通过切割将封装体单片化前，在芯片电路形成面形成外部电极等，最终将包含芯片的封装晶圆切割而单片化。作为WLP，可举出扇入(Fan－In)型和扇出(Fan－Out)型。在扇出型的WLP(以下，有时简称为FO－WLP)中，将半导体芯片以成为比芯片尺寸大的区域的方式由密封部件覆盖而形成半导体芯片密封体，不仅在半导体芯片的电路面，还在密封部件的表面区域形成再配线层及外部电极。

例如，专利文献1中记载了包括如下工序的半导体封装体的制造方法：将自半导体晶圆单片化而成的多个半导体芯片残留其电路形成面，使用封胶部件环绕而形成扩张晶圆；在半导体芯片外的区域使再配线图案延伸而形成再配线图案。在专利文献1所记载的制造方法中，在由封胶部件围绕经单片化的多个半导体芯片前，贴换成扩展用的贴片胶带，将贴片胶带延展而使多个半导体芯片之间的距离扩大。

作为将芯片(片状体)的相互间隔扩大的分离方法，已知有如下方法：使支承经由薄膜(粘接片)与框架一体化的晶圆(板状部件)的框架支承部单元(支承单元)、和薄膜面支承机构(分离台)相对移动(例如，参照专利文献2)。这种将芯片的相互间隔扩大的方法中，对粘接片施加例如+X轴方向、－X轴方向、+Y轴方向、及－Y轴方向这四个方向的张力，例如，通过检测单元检测位于最外周的芯片抵达规定的位置，扩大间隔的动作完成。

现有技术文献

专利文献

专利文献1：国际公开第2010/058646号

专利文献2：(日本)特开2012－204747号公报

发明内容

发明所要解决的课题

如专利文献2所记载的现有的方法中，除上述四个方向以外，还在其合成方向、即+X轴方向和+Y轴方向的合成方向、+X轴方向和－Y轴方向的合成方向、－X轴方向和+Y轴方向的合成方向、以及－X轴方向和－Y轴方向的合成方向上对粘接片施加张力。其结果，在内侧的芯片的间隔和外侧的芯片的间隔上产生差异。

但是，这种间隔的差异极小，故而，各芯片被均等地扩开间隔，以经计算导出的位置(以下，有时称为理论上的位置)为基准，通过搬送装置、及拾片装置等搬送单元被搬送，搭载于被搭载物上而形成制造物。其结果，发生该制造物的芯片和被搭载物的相对位置关系微妙偏移的情况，并产生如下不良：打线的连接位置发生偏移、或芯片和被搭载物的端子彼此的位置发生偏移，以致无法使其导通，使该制造物的成品率下降。

需要说明的是，这样的课题不仅与半导体装置的制造有关，例如，在精密机械部件、及微细的装饰品等中也会发生。

如文献1所记载的制造方法，使多个半导体芯片之间的距离扩大时，在将半导体晶圆单片化后，仅实施一次扩展工序的话，可能无法充分地扩大多个半导体芯片之间的距离。另一方面，如果在一次扩展工序中强行拉伸支承多个半导体芯片的片材，则片材可能断裂或开裂。其结果，片材上的半导体芯片彼此的间隔不等、或半导体芯片从片材脱离，以致半导体芯片的处理性可能下降。

需要说明的是，根据取放(pick and place)方式，虽然能够将多个片状体调准成均等的间隔，但必须准备取放装置。进一步地，取放方式中，无法统一调准多个片状体。因此，谋求能够以更简易的方法、更迅速地调准多个片状体的方法。

作为其他调准方法，也研究过使用调准夹具对多个半导体芯片进行调准的方法。例如，使用具备多个收纳部的调准夹具。收纳部形成为能够收纳半导体芯片。在使用这种调准夹具对半导体芯片进行调准时，首先，使半导体芯片收纳于收纳部。接着，使调准夹具及半导体芯片的至少一方移动，而使半导体芯片和收纳部的壁部抵接，由此，调整半导体芯片的位置或斜度。在以这种方式调整期间，有时半导体芯片的角部和收纳部的角部接触，以致片状体倾斜。

本发明的目的在于，提供能够简易且迅速地以更均等的间隔对多个片状体进行调准的调准夹具及调准方法。本发明的又一目的在于，提供能够使通过该调准方法调准后的多个片状体转移粘接到支承体的转移粘接方法。

用于解决课题的技术方案

本发明一方面的调准夹具是具备多个能够收纳片状体的收纳部的调准夹具，其特征在于，所述收纳部的收纳角部形成为，在使所述片状体分别收纳于多个所述收纳部而使所述片状体与所述收纳部的壁部抵接时，所述片状体的片状体角部不与所述收纳角部接触。

本发明一方面的调准夹具中，优选的是，多个所述收纳部排列成格栅状。

本发明一方面的调准夹具中，优选的是，所述片状体具有：第一侧面；第二侧面，其与所述第一侧面相邻；所述片状体角部位于所述第一侧面的端部及所述第二侧面的端部，所述收纳部的所述壁部具有：第一侧壁；第二侧壁，其与所述第一侧壁相邻；所述收纳角部位于所述第一侧壁的端部及所述第二侧壁的端部，所述收纳角部具有凹部，该凹部比所述第一侧壁的面及所述第二侧壁的面向更深侧凹陷，使所述片状体的所述第一侧面和所述收纳部的所述第一侧壁抵接，进一步使所述片状体的所述第二侧面和所述收纳部的所述第二侧壁抵接，这时，所述片状体的所述片状体角部收纳于所述收纳角部的所述凹部。

本发明一方面的调准夹具中，优选的是，多个所述收纳部排列成正方格栅状。

本发明一方面的调准方法的特征在于，使用前述本发明一方面的调准夹具对多个所述片状体进行调准。

本发明一方面的转移粘接方法的特征在于，使通过前述本发明一方面的调准方法调准后的多个所述片状体转移粘接到具有粘接面的硬质支承体的所述粘接面。

根据本发明的一方面，能够提供能够简易且迅速地以更均等的间隔对多个片状体进行调准的调准夹具及调准方法。

根据本发明一方面的调准夹具，在使片状体多次与收纳部的壁部抵接使其调准时，片状体的角部(片状体角部)不与收纳部的角部(收纳角部)接触。即，根据该调准夹具，在使片状体与壁部抵接时，能够防止片状体倾斜。进一步地，根据该调准夹具，能够以比取放装置更简易的结构，将多个片状体统一迅速地调准。

根据本发明一方面的转移粘接方法，能够使通过前述本发明一方面的调准方法调准后的多个片状体转移粘接到支承体。

附图说明

图1是本发明第一实施方式的调准夹具的俯视图；

图2A是说明使用了第一实施方式的调准夹具的调准方法的俯视图；

图2B是说明使用了第一实施方式的调准夹具的调准方法的俯视图；

图2C是说明使用了第一实施方式的调准夹具的调准方法的俯视图；

图3A是说明使用了参考例的调准夹具的调准方法的俯视图；

图3B是说明使用了参考例的调准夹具的调准方法的俯视图；

图3C是说明使用了参考例的调准夹具的调准方法的俯视图；

图4A是说明第一实施方式的半导体装置的制造方法的剖视图；

图4B是说明第一实施方式的半导体装置的制造方法的剖视图；

图4C是说明第一实施方式的半导体装置的制造方法的剖视图；

图5A是接着图4A、图4B及图4C，说明第一实施方式的制造方法的剖视图；

图5B是接着图4A、图4B及图4C，说明第一实施方式的制造方法的剖视图；

图6A是接着图5A及图5B，说明第一实施方式的制造方法的剖视图；

图6B是接着图5A及图5B，说明第一实施方式的制造方法的剖视图；

图7A是接着图6A及图6B，说明第一实施方式的制造方法的剖视图；

图7B是接着图6A及图6B，说明第一实施方式的制造方法的剖视图；

图8A是接着图7A及图7B，说明第一实施方式的制造方法的剖视图；

图8B是接着图7A及图7B，说明第一实施方式的制造方法的剖视图；

图8C是接着图7A及图7B，说明第一实施方式的制造方法的剖视图；

图9A是接着图8A、图8B及图8C，说明第一实施方式的制造方法的剖视图；

图9B是接着图8A、图8B及图8C，说明第一实施方式的制造方法的剖视图；

图9C是接着图8A、图8B及图8C，说明第一实施方式的制造方法的剖视图；

图10A是说明第二实施方式的制造方法的剖视图；

图10B是说明第二实施方式的制造方法的剖视图；

图10C是说明第二实施方式的制造方法的剖视图；

图10D是说明第二实施方式的制造方法的剖视图；

图11A是接着图10A、图10B、图10C及图10D，说明第二实施方式的制造方法的剖视图；

图11B是接着图10A、图10B、图10C及图10D，说明第二实施方式的制造方法的剖视图；

图11C是接着图10A、图10B、图10C及图10D，说明第二实施方式的制造方法的剖视图；

图12A是接着图11A、图11B及图11C，说明第二实施方式的制造方法的剖视图；

图12B是接着图11A、图11B及图11C，说明第二实施方式的制造方法的剖视图；

图13A是说明第三实施方式的制造方法的剖视图；

图13B是说明第三实施方式的制造方法的剖视图；

图14A是说明第四实施方式的制造方法的剖视图；

图14B是说明第四实施方式的制造方法的剖视图；

图14C是说明第四实施方式的制造方法的剖视图；

图15A是说明第五实施方式的制造方法的剖视图；

图15B是说明第五实施方式的制造方法的剖视图；

图16A是说明第六实施方式的制造方法的剖视图；

图16B是说明第六实施方式的制造方法的剖视图；

图16C是说明第六实施方式的制造方法的剖视图；

图17A是接着图16A、图16B及图16C，说明第六实施方式的制造方法的剖视图；

图17B是接着图16A、图16B及图16C，说明第六实施方式的制造方法的剖视图；

图18A是接着图17A及图17B，说明第六实施方式的制造方法的剖视图；

图18B是接着图17A及图17B，说明第六实施方式的制造方法的剖视图；

图18C是接着图17A及图17B，说明第六实施方式的制造方法的剖视图；

图19A是说明第七实施方式的转移粘接方法的剖视图；

图19B是说明第七实施方式的转移粘接方法的剖视图。

具体实施方式

〔第一实施方式〕

在本实施方式中，举例说明在半导体装置的制造工序中使用调准夹具的方式。本发明的调准夹具的用途不限于半导体装置的制造用途。

在本实施方式中，举例说明作为片状体将半导体芯片调准的方式。能够通过本发明的调准夹具进行调准的片状体不限于半导体芯片。

·调准夹具

图1中表示本实施方式的调准夹具100的俯视图。进一步地，图1中也表示将调准夹具100的一部分放大的俯视图。

调准夹具100具备：框状的主体部110；能够收纳半导体芯片CP的收纳部101。调准夹具100具备多个收纳部101。

本实施方式的调准夹具100是将俯视时大致正方形状地开口的收纳部101排列成格栅状的框状的部件。更优选地，多个收纳部101排列成正方格栅状。

本实施方式的主体部110的外形形成为圆形状。主体部110具有：外框110A；内框110B，其形成于外框110A的内侧。外框110A是圆形状的框。内框110B是在圆形状的外框110A的内侧格栅状地组成的框。从提高调准夹具的刚性以容易处理调准夹具的观点出发，优选地，调准夹具100在俯视时形成为，圆形状的外框110A的宽度大于分别划分多个收纳部101的格栅状的内框110B的宽度。如后述，调准夹具的主体部的外形不限于圆形状，也可以是圆形状以外的形状。

收纳部101分别具有壁部102及收纳角部103。在本实施方式中，收纳部101由壁部102及收纳角部103形成为俯视时大致正方形状。收纳部101的开口尺寸不作特别限定，形成为能够收纳半导体芯片的尺寸即可。多个收纳部101相互等间隔地形成。

本实施方式的收纳部101贯通主体部110的上表面侧和下表面侧。即，收纳部101具有上表面侧的开口及下表面侧的开口。因此，在使半导体芯片CP收纳于收纳部101时，优选地，将调准夹具100载置于保持部件的保持面、或者将板状部件等安装于主体部110的上表面侧及下表面侧中的一方等，而将收纳部101的一方的开口封住。通过将收纳部101的一方的开口封住，半导体芯片CP被将该开口封住的部件支承。

主体部110由外框110A和内框110B构成，并且收纳部101将主体部110的上表面侧和下表面侧贯通，从而能够将本实施方式的调准夹具100轻量化。

收纳部101的深度不作特别限定。在使半导体芯片CP收纳于收纳部101时，半导体芯片CP的表面相较于主体部110的表面既可以位于其上，也可以位于其下，主体部110的表面和半导体芯片CP的表面还可以位于同一面。收纳部101的深度相当于壁部102的高度。

在收纳部101，壁部102由第一侧壁102a、第二侧壁102b、第三侧壁102c及第四侧壁102d构成。

在收纳部101，第一侧壁102a和第二侧壁102b相邻，第二侧壁102b和第三侧壁102c相邻，第三侧壁102c和第四侧壁102d相邻，第四侧壁102d和第一侧壁102a相邻。

在收纳部101，收纳角部103位于壁部102的端部。

在收纳部101，收纳角部103由第一收纳角部103a、第二收纳角部103b、第三收纳角部103c及第四收纳角部103d构成。

在收纳部101，第一收纳角部103a位于第一侧壁102a的端部及第二侧壁102b的端部，第二收纳角部103b位于第二侧壁102b的端部及第三侧壁102c的端部，第三收纳角部103c位于第三侧壁102c的端部及第四侧壁102d的端部，第四收纳角部103d位于第四侧壁102d的端部及第一侧壁102a的端部。

四个收纳角部103分别形成为如下的形状。在使半导体芯片CP收纳于收纳部101、且使半导体芯片CP与壁部102抵接时，形成为半导体芯片CP的角部不与收纳角部103接触。有时将半导体芯片CP的角部称为芯片角部、或片状体角部。

在本实施方式的调准夹具100中，作为用于这样使半导体芯片CP的角部和收纳角部103不接触的形状，举例说明如下方式，即，四个收纳角部103具有比壁部102的壁面向更深侧凹陷的凹部104。需要说明的是，本发明不限于具有这种凹部104的方式。

本实施方式的凹部104使半圆形状地凹陷的形状，但只要是半导体芯片CP的角部和收纳角部103不会接触的形状即可，不作特别限定。作为凹部104的形状，例如也可以是椭圆形或多边形等。另外，凹部104不限于本实施方式中说明的那样形成于四个角部的方式，至少在一个收纳角部103形成有凹部104即可。例如，在形成有一个凹部104的方式的调准夹具的情况下，就凹部104而言，优选地，在各收纳部101中于相同的角部(例如，第一收纳角部103a)形成凹部104。

调准夹具100优选由具有耐热性的材质形成。在后述的密封部件是热固性树脂的情况下，例如，热固性树脂的固化温度是120℃～180℃左右。因此，调准夹具100优选具有如下的耐热性，即，即使在热固性树脂的固化温度下也不产生调准夹具的变形。作为调准夹具100的材质，例如，可举出金属及耐热性树脂。作为金属，例如，可举出铜、42合金(Alloy 42)及不锈钢等。作为耐热性树脂，可举出聚酰亚胺树脂及玻璃环氧树脂等。

调准夹具100的制造方法不作特别限定。例如，调准夹具100能够通过对板状的部件实施冲裁加工进行制造。另外，调准夹具100也能够通过对板状的部件实施刻蚀加工而制造。优选地，根据对收纳部101或凹部104要求的尺寸精度，适当地选择加工方法。

·调准方法

图2A、图2B、及图2C(有时将其统称为图2)中，示出说明使用本实施方式的调准夹具100对作为片状体的半导体芯片CP进行调准的方法的俯视图。

图2A中示出说明载置于保持部件的保持面上的调准夹具100、和在收纳部101分别收纳有半导体芯片CP的状态的俯视图。通过将调准夹具100载置于保持部件的保持面，收纳部101的下表面侧的开口被封住。

半导体芯片CP俯视时为矩形状。半导体芯片CP具有第一侧面cp1和第二侧面cp2，该第二侧面cp2与第一侧面cp1相邻。

在图2A中，多个半导体芯片CP未被调准。

图2B中示出说明沿图中的箭头方向2B移动调准夹具100，而使收纳部101的壁部102与半导体芯片CP的侧面抵接的状态的俯视图。

当调准夹具100沿箭头方向2B移动时，收纳于收纳部101的各半导体芯片CP的第一侧面cp1和调准夹具100的第一侧壁102a抵接。其结果，多个半导体芯片CP相互间关于箭头方向2B的排列被等间隔地调准。

图2C中示出说明沿图中的箭头方向2C移动调准夹具100，而使收纳部101的壁部102与半导体芯片CP的侧面抵接的状态的俯视图。

箭头方向2C优选与箭头方向2B正交。在沿箭头方向2C移动调准夹具100时，优选地，保持使半导体芯片CP的第一侧面cp1和调准夹具100的第一侧壁102a抵接的状态进行移动。

当沿箭头方向2C移动调准夹具100时，收纳于收纳部101的各半导体芯片CP的第二侧面cp2和调准夹具100的第二侧壁102b抵接。在第二侧面cp2和第二侧壁102b抵接时，半导体芯片CP的芯片角部cp3收纳于凹部104而不与第一收纳角部103a接触。

由于半导体芯片CP的芯片角部cp3不与第一收纳角部103a接触，故而，在保持半导体芯片CP的第一侧面cp1沿着第一侧壁102a的状态下，第二侧面cp2与第二侧壁102b抵接。也就是说，能够以不使半导体芯片CP倾斜的方式，使半导体芯片CP的相互相邻的侧面与收纳部101的相互相邻的壁部抵接。

其结果，多个半导体芯片CP关于箭头方向2B及箭头方向2C的排列被等间隔地调准。

图3A、图3B及图3C(有时将其统称为图3)中，示出说明使用参考例的调准夹具300对作为片状体的半导体芯片CP进行调准的方法的俯视图。

调准夹具300与本实施方式的调准夹具100同样地具有多个收纳部301，并具有壁部302及收纳角部303。壁部302具有第一侧壁302a、和与第一侧壁302a相邻的第二侧壁302b。但是，收纳角部303的形状不同于本实施方式的调准夹具100的收纳角部103，收纳角部303不具有凹部104，而相较于壁部102的壁面向内侧弯曲地伸出。

图3A中，与图2A同样地，示出说明载置于保持部件的保持面上的调准夹具300、和在收纳部301分别收纳有半导体芯片CP的状态的俯视图。通过将调准夹具300载置于保持部件的保持面，收纳部301的下表面侧的开口被封住。

图3B中，示出说明沿图中的箭头方向3B移动调准夹具300，而使收纳部301的壁部302与半导体芯片CP的侧面抵接的状态的俯视图。

当沿箭头方向3B移动调准夹具300时，收纳于收纳部301的各半导体芯片CP的第一侧面cp1、和调准夹具300的第一侧壁302a抵接。其结果，多个半导体芯片CP相互间关于箭头方向3B的排列被等间隔地调准。

图3C中，示出说明沿图中的箭头方向3C移动调准夹具300，而想要使收纳部301的壁部302与半导体芯片CP的侧面抵接时的调准状态的俯视图。

当沿箭头方向3C移动调准夹具300时，在收纳于收纳部301的各半导体芯片CP的第二侧面cp2、和调准夹具300的第二侧壁302b抵接前，半导体芯片CP的芯片角部cp3会接触到收纳角部303的伸出部分，导致半导体芯片CP倾斜。

如上，根据本实施方式的调准夹具100及调准方法，能够使半导体芯片CP均等地调准而不使其倾斜。

·半导体装置的制造方法

接着，对本实施方式的半导体装置的制造方法说明。本实施方式中，在半导体装置的制造方法的工序中，实施前述的使半导体芯片调准的工序(半导体芯片调准工序)。

图4A中表示粘贴于第一粘合片10的半导体晶圆W。半导体晶圆W具有电路面W1，在电路面W1形成有电路W2。第一粘合片10粘贴于半导体晶圆W的与电路面W1相反侧的背面W3。

半导体晶圆W例如可以是硅晶圆，也可以是镓、砷等的化合物半导体晶圆。作为在半导体晶圆W的电路面W1形成电路W2的方法，可举出通用的方法，例如，可举出刻蚀法及剥离法等。

半导体晶圆W事先研磨成规定的厚度，使背面W3露出而粘贴于第一粘合片10。作为研磨半导体晶圆W的方法，不作特别限定，例如，可举出使用了研磨机等的公知的方法。在研磨半导体晶圆W时，为了保护电路W2而使表面保护片粘贴于电路面W1。就晶圆的背面研磨而言，通过承载盘(chuck table)等固定半导体晶圆W的电路面W1侧、即表面保护片侧，通过研磨机研磨未形成有电路的背面侧。研磨后的半导体晶圆W的厚度不作特别限定，通常为20μm以上且500μm以下。

第一粘合片10具有第一基材薄膜11和第一粘合剂层12。第一粘合剂层12层积于第一基材薄膜11。

第一粘合片10也可以粘贴于半导体晶圆W及第一环形框。该情况下，在第一粘合片10的第一粘合剂层12之上载置第一环形框及半导体晶圆W，轻轻按压第一环形框及半导体晶圆W，将第一环形框及半导体晶圆W固定于第一粘合片10。

第一基材薄膜11的材质不作限定。作为第一基材薄膜11的材质，例如，可举出：聚氯乙烯树脂、聚酯树脂(聚对苯二甲酸乙二醇酯等)、丙烯酸树脂、聚碳酸酯树脂、聚乙烯树脂、聚丙烯树脂、丙烯腈－丁二烯－苯乙烯树脂、聚酰亚胺树脂、聚氨酯树脂、及聚苯乙烯树脂等。

第一粘合剂层12所含的粘合剂不作特别限定，对第一粘合剂层12能够适用各种粘合剂。作为第一粘合剂层12所含的粘合剂，例如，可举出：橡胶类、丙烯酸类、硅胶类、聚酯类、及聚氨酯类等。需要说明的是，粘合剂的种类可考虑用途及所粘贴的粘贴对象的种类等加以选择。

在第一粘合剂层12混合有能量射线聚合性化合物的情况下，从第一基材薄膜11侧向第一粘合剂层12照射能量射线，使能量射线聚合性化合物固化。当使能量射线聚合性化合物固化时，第一粘合剂层12的内聚力提高，能够使第一粘合剂层12与半导体晶圆W之间的粘合力下降或消失。作为能量射线，例如，可举出紫外线(UV)及电子束(EB)等，优选紫外线。

使第一粘合剂层12与半导体晶圆W之间的粘合力下降或消失的方法不限于能量线照射。作为使该粘合力下降或消失的方法，例如，可举出：基于加热的方法、基于加热及能量射线照射的方法、以及基于冷却的方法。

作为基于冷却的方法，可举出如下方法：对第一粘合片10进行冷却，由此改变第一粘合剂层12中使用的高分子的结晶构造，使粘合力发生变化。

[切割工序]

图4B中表示保持于第一粘合片10的多个半导体芯片CP。

保持于第一粘合片10的半导体晶圆W通过切割被单片化，形成多个半导体芯片CP。就切割而言，使用切割机等切断单元。切割时的切断深度设定为对半导体晶圆W的厚度和第一粘合剂层12的厚度的合计、以及切割机的磨耗量加以综合考虑的深度。通过切割，第一粘合剂层12也被切断成与半导体芯片CP相同的尺寸。进一步地，有时在第一基材薄膜11也会因切割而形成有切口。

另外，切割半导体晶圆W的方法不限于使用切割机的方法。例如，也可以通过激光照射法对半导体晶圆W进行切割。

对第一粘合剂层12的能量射线的照射也可以在将半导体晶圆W粘贴于第一粘合片10后、至剥离第一粘合片10前的任一阶段进行。就能量射线的照射而言，例如，可以在切割之后进行，也可以在后述的扩展工序之后进行。也可以照射多次能量射线。

[第一扩展工序]

图4C中示出说明对保持多个半导体芯片CP的第一粘合片10进行拉伸的工序(有时称为第一扩展工序。)的图。

通过切割而单片化成多个半导体芯片CP后，对第一粘合片10进行拉伸，扩大多个半导体芯片CP间的间隔。在第一扩展工序中对第一粘合片10进行拉伸的方法不作特别限定。作为拉伸第一粘合片10的方法，例如，可举出如下方法：将环状的扩展装置、或圆状的扩展装置压靠于第一粘合片10来拉伸第一粘合片10；以及使用把持部件等抓持第一粘合片10的外周部来拉伸第一粘合片10等等。

本实施方式中，如图4C所示，将第一扩展工序后的半导体芯片CP间的距离设为D1。作为距离D1，例如，优选设为15μm以上且110μm以下。

[第一转印工序]

图5A中示出说明在第一扩展工序之后将多个半导体芯片CP转印于第二粘合片20的工序(有时称为第一转印工序。)的图。在拉伸第一粘合片10而将多个半导体芯片CP间的距离扩大成距离D1后，在半导体芯片CP的电路面W1粘贴第二粘合片20。

第二粘合片20具有第二基材薄膜21和第二粘合剂层22。第二粘合片20优选以通过第二粘合剂层22覆盖电路面W1的方式粘贴。

第二基材薄膜21的材质不作特别限定。作为第二基材薄膜21的材质，例如，可举出与针对第一基材薄膜11所例示的材质同样的材质。

第二粘合剂层22层积于第二基材薄膜21。第二粘合剂层22所含的粘合剂不作特别限定，对第二粘合剂层22能够适用各种粘合剂。作为第二粘合剂层22所含的粘合剂，例如，可举出与针对第一粘合剂层12所说明的粘合剂同样的粘合剂。需要说明的是，粘合剂的种类可考虑用途及所粘贴的粘贴对象的种类等加以选择。在第二粘合剂层22也可以混合有能量射线聚合性化合物。

优选地，第二粘合片20的拉伸弹性模量比第一粘合片10小。第二粘合片20的拉伸弹性模量优选为10MPa以上且2000MPa以下。第二粘合片20的断裂伸长率优选为50％以上。需要说明的是，本说明书中的拉伸弹性模量及断裂伸长率依据JIS K7161及JIS K7127，使用拉伸试验装置进行测定。

优选地，第二粘合剂层22的粘合力大于第一粘合剂层12的粘合力。如果第二粘合剂层22的粘合力较大，则容易在将多个半导体芯片CP转印到第二粘合片20后剥离第一粘合片10。

第二粘合片20优选具有耐热性。在后述的密封部件是热固性树脂的情况下，例如，热固性树脂的固化温度是120℃～180℃左右，加热时间是30分钟～2小时左右。第二粘合片20优选具有如下耐热性，即，在使密封部件热固化时，不会产生皱褶。另外，第二粘合片20优选由如下材质构成，即，在热固化处理后能够从半导体芯片CP剥离。

第二粘合片20也可以粘贴于第二环形框。该情况下，在第二粘合片20的第二粘合剂层22之上载置第二环形框，轻轻按压第二环形框，将第二环形框固定于第二粘合片20。之后，将在第二环形框的环形状的内侧露出的第二粘合剂层22压靠于半导体芯片CP的电路面W1，在第二粘合片20固定多个半导体芯片CP。

将第二粘合片20粘贴于电路面W1时，优选地，使第一基材薄膜11的MD方向和第二基材薄膜21的MD方向正交。通过这样粘贴，基材薄膜的易伸展方向在第一扩展工序和后述的拉伸第二粘合片20的第二扩展工序中正交。因此，通过实施第二扩展工序，多个半导体芯片CP间的间隔被更均匀地扩张。在本说明书中，“MD方向”用作表示如下方向的术语，即，与制造出基材薄膜的原材料的长度方向(原材料在制造时的送料方向)平行的方向。在本说明书中，MD是Machine Direction的简称。

例如，在沿着第一扩展工序中易伸展的方向(有时称为第一方向。)而延伸的延伸量不同于沿着与第一方向正交的方向(比第一方向难伸展的方向。有时称为第二方向。)而延伸的延伸量的情况下，使第二基材薄膜21的易伸展方向对准第二方向，从而能够在第二扩展工序中使第二方向的延伸量大于第一方向，能够更均匀地调整多个半导体芯片CP间的间隔。例如，在沿着格栅状的分割预定线而单片化成多个半导体芯片CP的情况下，根据该方式，可在上下方向及左右方向上更均匀地扩张多个半导体芯片CP间的间隔。

将第二粘合片20粘贴到多个半导体芯片CP后，当剥离第一粘合片10时，多个半导体芯片CP的背面W3露出。优选地，在剥离了第一粘合片10后，也维持在第一扩展工序中扩张过的多个半导体芯片CP间的距离D1。在第一粘合剂层12混合有能量射线聚合性化合物的情况下，优选地，从第一基材薄膜11侧对第一粘合剂层12照射能量射线，使能量射线聚合性化合物固化后将第一粘合片10剥离。

[第二扩展工序]

图5B中示出说明对保持多个半导体芯片CP的第二粘合片20进行拉伸的工序(有时称为第二扩展工序。)的图。

在第二扩展工序中，进一步扩大多个半导体芯片CP间的间隔。在第二扩展工序中对第二粘合片20进行拉伸的方法不作特别限定。作为拉伸第二粘合片20的方法，例如，可举出如下方法：将环状的扩展装置、或圆状的扩展装置压靠于第二粘合片20来拉伸第二粘合片20；以及使用把持部件等抓持第二粘合片20的外周部来拉伸第二粘合片20等等。

本实施方式中，如图5B所示，将第二扩展工序后的半导体芯片CP间的间隔设为D2。距离D2大于距离D1。作为距离D2，例如优选设为200μm以上且5000μm以下。

[第二转印工序]

图6A中示出说明在第二扩展工序之后使多个半导体芯片CP转印于保持部件的保持面的工序(有时称为第二转印工序。)的图。

图6A中表示转印到保持部件200的多个半导体芯片CP。保持部件200具有能够吸附保持半导体芯片CP的保持面201。半导体芯片CP在保持面201通过未图示的减压单元被吸附保持。保持面201优选为平坦的面，优选具有多个吸引孔以能够吸附保持半导体芯片CP。作为减压单元，例如，可举出减压泵及真空发生器等。在第二转印工序中，将保持于第二粘合片20的多个半导体芯片CP的背面W3朝着保持面201载置。就载置于保持面201的多个半导体芯片CP而言，其背面W3与保持面201抵接。通过驱动减压单元，多个半导体芯片CP被吸附保持于保持面201。优选地，在使多个半导体芯片CP吸附保持于保持面201后，将第二粘合片20剥离。

[夹具载置工序]

图6B中示出说明将调准夹具100载置于保持部件200的保持面201的工序(有时称为夹具载置工序。)的图。

以使保持于保持面201的半导体芯片CP收纳于收纳部101的方式，将调准夹具100载置于保持面201。调准夹具100载置于保持部件200的保持面201，由此成为收纳部101的下表面侧的开口被封住的状态。

在夹具载置工序中也是，优选地，使多个半导体芯片CP吸附保持于保持面201。

在切割后的半导体芯片CP排列成格栅状的情况下，从容易在收纳部101收纳半导体芯片CP的观点出发，优选使用收纳部101排列成格栅状的调准夹具100。

[半导体芯片调准工序]

夹具载置工序之后，实施使用调准夹具100对多个半导体芯片CP进行调准的半导体芯片调准工序。半导体芯片调准工序能够与前述的半导体芯片的调准方法同样地实施。

本实施方式中，举例说明移动调准夹具100而使收纳部101的壁部102与半导体芯片CP的侧面抵接的方法的方式。

首先，使用把持单元把持调准夹具100的主体部110的外框110A。把持单元与未图示的驱动装置连接。通过该驱动装置使调准夹具100移动，使调准夹具100的壁部102与半导体芯片CP的侧面抵接。使调准夹具100移动的顺序及方向不限于前述的图2B的箭头方向2B及图2C的箭头方向2C的顺序及方向。驱动装置优选构成为，能够沿保持面201向任意的方向移动调准夹具100。在使调准夹具100移动时，优选地，使调准夹具100从保持面201分开，沿保持面201移动。另外，也可以在保持与保持面201接触的状态下使调准夹具100移动。

在实施半导体芯片调准工序期间，通过解除保持部件200的减压单元进行的吸附保持、或者使吸附保持力下降，能够容易使半导体芯片CP移动。需要说明的是，驱动装置也可以具有未图示的检测单元。也可以通过检测单元对载置于保持面201的半导体芯片CP的位置进行检测。驱动装置也可以具有控制单元，该控制单元基于检测单元的检测结果对半导体芯片CP的移动量或移动方向进行控制。在驱动装置中，也可以使把持单元、检测单元及控制单元联动。

作为对多个半导体芯片CP进行调准的方法，不限于上述的方法。例如，也可以是如下方法，即，不使调准夹具100移动，而使保持部件200移动，以使调准夹具100和半导体芯片CP抵接。该方法的情况下也是，优选地，解除保持部件200的减压单元进行的吸附保持，或者使吸附保持力下降。

另外，作为对多个半导体芯片CP进行调准的方法，还可以是如下方法，即，使调准夹具100及保持部件200这两者移动，以使调准夹具100和半导体芯片CP抵接。该方法的情况下也是，优选地，解除保持部件200的减压单元进行的吸附保持，或者使吸附保持力下降。

[第三转印工序]

图7A中示出说明将在半导体芯片调准工序中经调准的半导体芯片CP转印于作为第四粘合片的表面保护片40的工序(有时称为第三转印工序。)的图。

在经调准的多个半导体芯片CP的电路面W1粘贴表面保护片40。本实施方式中，使半导体芯片CP粘贴于表面保护片40，但不使调准夹具100粘贴于表面保护片40。

表面保护片40具有第四基材薄膜41和第四粘合剂层42。表面保护片40优选以通过第四粘合剂层42覆盖电路面W1的方式粘贴。

表面保护片40的材质不作特别限定。作为第四基材薄膜41的材质，例如，可举出与针对第一基材薄膜11所例示的材质同样的材质。

第四粘合剂层42层积于第四基材薄膜41。第四粘合剂层42所含的粘合剂不作特别限定，对第四粘合剂层42能够适用各种粘合剂。作为第四粘合剂层42所含的粘合剂，例如，可举出与针对第一粘合剂层12说明的粘合剂同样的粘合剂。需要说明的是，粘合剂的种类可考虑用途及所粘贴的粘贴对象的种类等加以选择。在第四粘合剂层42也可以混合有能量射线聚合性化合物。

表面保护片40优选具有耐热性。在后述的密封部件是热固性树脂的情况下，例如，热固性树脂的固化温度是120℃～180℃左右，加热时间是30分钟～2小时左右。表面保护片40优选具有如下耐热性，即，在使密封部件热固化时，不会产生皱褶。另外，表面保护片40优选由如下材质构成，即，在热固化处理后能够从半导体芯片CP剥离。

[密封工序]

图7B中示出说明将由表面保护片40保持的多个半导体芯片CP密封的工序(有时称为密封工序。)的图。

除电路面W1外将多个半导体芯片CP由密封部件60覆盖，由此形成密封体3。在多个半导体芯片CP之间也填充有密封部件60。本实施方式中，电路面W1及电路W2被表面保护片40覆盖，因而，能够防止由密封部件60覆盖电路面W1。

通过密封工序，可得到以规定距离为单位分离后的多个半导体芯片CP埋入到密封部件而成的密封体3。在密封工序中，优选地，多个半导体芯片CP以距离D2被维持的状态，被密封部件60覆盖。

通过密封部件60覆盖多个半导体芯片CP的方法不作特别限定。例如，也可以采用如下方法，即，在模具内，在保持通过表面保护片40覆盖电路面W1的状态下收纳多个半导体芯片CP，将流动性的树脂材料注入模具内，使树脂材料固化。另外，也可以采用如下方法，即，以覆盖多个半导体芯片CP的背面W3的方式载置片状的密封树脂，并对密封树脂进行加热，从而使多个半导体芯片CP埋入密封树脂。作为密封部件60的材质，例如，可举出环氧树脂等。用作密封部件60的环氧树脂中，例如，也可以含有酚醛树脂、弹性体、无机填充材料及固化促进剂等。

密封工序之后，剥离表面保护片40时，半导体芯片CP的电路面W1及密封体3的与表面保护片40接触的面3S露出。

[半导体封装体的制造工序]

图8A、图8B及图8C(有时将其统称为图8。)、以及图9A、图9B及图9C(有时将其统称为图9。)中示出说明使用多个半导体芯片CP来制造半导体封装体的工序的图。本实施方式优选包括这种半导体封装体的制造工序。

[再配线层形成工序]

图8A中表示剥离表面保护片40后的密封体3的剖视图。本实施方式中，优选地，还包括在剥离表面保护片40后的密封体3形成再配线层的再配线层形成工序。在再配线层形成工序中，将与露出的多个半导体芯片CP的电路W2连接的再配线形成于电路面W1之上及密封体3的面3S之上。在形成再配线之际，首先，将绝缘层形成于密封体3。

图8B中示出说明在半导体芯片CP的电路面W1及密封体3的面3S形成第一绝缘层61的工序的剖视图。将包含绝缘性树脂的第一绝缘层61以使电路W2或电路W2的内部端子电极W4露出的方式形成于电路面W1及面3S之上。作为绝缘性树脂，例如，可举出聚酰亚胺树脂、聚苯并恶唑树脂、及硅树脂等。内部端子电极W4的材质不作限定，只要是导电性材料即可，例如，可举出金、银、铜、及铝等金属、以及合金等。

图8C中示出说明形成与被密封体3密封的半导体芯片CP电连接的再配线5的工序的剖视图。本实施方式中，跟着第一绝缘层61的形成而形成再配线5。再配线5的材质不作限定，只要是导电性材料即可，例如，可举出金、银、铜、及铝等金属、以及合金等。再配线5能够通过公知的方法而形成。

图9A中示出说明形成将再配线5覆盖的第二绝缘层62的工序的剖视图。再配线5具有外部端子电极用的外部电极焊盘5A。在第二绝缘层62设置开口等，使外部端子电极用的外部电极焊盘5A露出。本实施方式中，外部电极焊盘5A在密封体3的半导体芯片CP的区域(与电路面W1对应的区域)内及区域外(与密封部件60上的面3S对应的区域)露出。另外，再配线5以外部电极焊盘5A配置为阵列状的方式形成于密封体3的面3S。本实施方式中，密封体3具有在半导体芯片CP区域外使外部电极焊盘5A露出的构造，因而，能够得到扇出型的WLP。

[与外部端子电极的连接工序]

图9B中示出说明将外部端子电极与密封体3的外部电极焊盘5A连接的工序的剖视图。在从第二绝缘层62露出的外部电极焊盘5A，载置焊球等外部端子电极7，并通过焊接等，使外部端子电极7和外部电极焊盘5A电连接。焊球的材质不作特别限定，例如，可举出含铅焊料及无铅焊料等。

[第二切割工序]

图9C中示出说明将连接有外部端子电极7的密封体3单片化的工序(有时称为第二切割工序。)的剖视图。该第二切割工序中，将密封体3以半导体芯片CP为单位单片化。将密封体3单片化的方法不作特别限定。例如，能够采用与前述的切割半导体晶圆W的方法同样的方法，将密封体3单片化。将密封体3单片化的工序也可以使密封体3粘贴于切割片等粘合片而实施。

通过将密封体3单片化，制造以半导体芯片CP为单位的半导体封装体1。如上述在扇出到半导体芯片CP的区域外的外部电极焊盘5A使外部端子电极7连接的半导体封装体1作为扇出型的晶圆级封装(FO－WLP)被制造。

[装配工序]

本实施方式中，优选地，也包括将单片化后的半导体封装体1装配于印刷配线基板等的工序。

·实施方式的效果

根据本实施方式的调准夹具100及调准方法，能够简易且迅速地以更均等的间隔对多个半导体芯片CP进行调准。

根据本实施方式的调准夹具100及调准方法，半导体芯片CP的芯片角部cp3难以与调准夹具100的收纳角部103接触。因此，能够防止半导体芯片CP的角部等顶点部分的损伤。在半导体芯片CP的厚度薄的情况、或半导体芯片CP脆的情况下，本实施方式的调准夹具100及调准方法从防止半导体芯片CP损伤的观点来看更为适合。

根据本实施方式的半导体装置的制造方法，在半导体芯片调准工序中，实施使用了调准夹具100的调准方法，故而，能够在以均等的间隔调准多个半导体芯片CP后，实施密封工序及半导体封装工序。因此，在密封体3中，多个半导体芯片CP以更均等的间隔被密封。进一步地，由于多个半导体芯片CP以均等的间隔被密封，故而，在再配线层形成工序中，能够抑制多个半导体芯片CP的电路W2和再配线5的连接位置的位置偏移。

本实施方式的半导体装置的制造方法对制造FO－WLP式半导体封装体1的工艺的适合性佳。具体而言，根据本实施方式，能够使FO－WLP式半导体封装体1的芯片间隔的均等性及准确性提升。

〔第二实施方式〕

接着，对本发明的第二实施方式进行说明。需要说明的是，以下的说明中，对于与既述部分相同的部分，省略其说明。

本实施方式的半导体装置的制造方法主要在从使用半导体晶圆W而单片化成半导体芯片CP的工序至将多个半导体芯片CP彼此的间隔扩大的工序，与第一实施方式的半导体装置的制造方法存在差异。就其他点而言，第二实施方式和第一实施方式相同，故而省略或简化说明。需要说明的是，对于第一实施方式中说明的调准夹具及调准方法，也适用于本实施方式。

·半导体装置的制造方法

以下，对本实施方式的半导体装置的制造方法进行说明。

[槽形成工序]

图10A中，示出说明形成距半导体晶圆W的电路面W1侧规定深度的槽的工序(有时称为槽形成工序。)的图。

半导体晶圆W具有作为第一面的电路面W1。在电路面W1，形成有电路W2。

在槽形成工序中，从电路面W1侧，使用切割装置的切割刀等在半导体晶圆切入切口。此时，从半导体晶圆W的电路面W1，切入比半导体晶圆W的厚度浅的深度的切口，形成槽W5。槽W5形成为，划分形成于半导体晶圆W的电路面W1的多个电路W2。槽W5的深度不作特别限定，是比目标半导体芯片的厚度稍深的程度即可。

图10B中，表示在形成槽W5后，在电路面W1粘贴有作为第三粘合片的保护片30的半导体晶圆W。

本实施方式中，在下一研磨工序中对半导体晶圆W进行研磨前，在半导体晶圆W的电路面W1粘贴保护片30。保护片30保护电路面W1及电路W2。

保护片30具有第三基材薄膜31和第三粘合剂层32。第三粘合剂层32层积于第三基材薄膜31。

第三基材薄膜31的材质不作特别限定。作为第三基材薄膜31的材质，例如，可举出：聚氯乙烯树脂、聚酯树脂(聚对苯二甲酸乙二醇酯等)、丙烯酸树脂、聚碳酸酯树脂、聚乙烯树脂、聚丙烯树脂，丙烯腈－丁二烯－苯乙烯树脂、聚酰亚胺树脂、聚氨酯树脂、及聚苯乙烯树脂等。

第三粘合剂层32所含的粘合剂不作特别限定，对第三粘合剂层32能够适用各种粘合剂。作为第三粘合剂层32所含的粘合剂，例如，可举出：橡胶类粘合剂、丙烯酸类粘合剂、硅胶类粘合剂、聚酯类粘合剂及聚氨酯类粘合剂等。需要说明的是，粘合剂的种类可考虑用途及所粘贴的粘贴对象的种类等加以选择。

在第三粘合剂层32混合有能量射线聚合性化合物的情况下，从第三基材薄膜31侧向第三粘合剂层32照射能量射线，使能量射线聚合性化合物固化。当使能量射线聚合性化合物固化时，第三粘合剂层32的内聚力提高，第三粘合剂层32与半导体晶圆W之间的粘合力下降或消失。作为能量射线，例如，可举出紫外线(UV)及电子束(EB)等，优选紫外线。在本实施方式中也是，作为使粘合力下降或消失的方法，能够采用第一实施方式中说明的方法。

[研磨工序]

图10C中，示出说明形成槽W5、粘贴保护片30后，对半导体晶圆W的作为第二面的背面W6进行研磨的工序(有时称为研磨工序。)的图。

在粘贴保护片30后，使用研磨机50，从背面W6侧对半导体晶圆W进行研磨。通过研磨，半导体晶圆W的厚度变薄，最终半导体晶圆W被分割为多个半导体芯片CP。从背面W6侧进行研磨直到槽W5的底部被去除，对每个电路W2将半导体晶圆W单片化。之后，根据需要进一步进行背面研磨，能够得到规定厚度的半导体芯片CP。本实施方式中，进行研磨直到作为第三面的背面W3露出。

图10D中，表示分割后的多个半导体芯片CP保持于保护片30的状态。背面W3露出的半导体芯片CP保持于保护片30。

[贴附工序(第二粘合片)]

图11A中，示出说明在研磨工序后，将第二粘合片20贴附于多个半导体芯片CP的工序(有时称为贴附工序。)的图。

第二粘合片20粘贴于半导体芯片CP的背面W3。第二粘合片20具有第二基材薄膜21和第二粘合剂层22。第二粘合片20与第一实施方式同样。

在本实施方式中，优选地，第二粘合剂层22对半导体晶圆W的粘合力大于第三粘合剂层32对半导体晶圆W的粘合力。如果第二粘合剂层22的粘合力较大，则容易剥离保护片30。

第二粘合片20也可以粘贴于第一环形框。在使用第一环形框的情况下，在第二粘合片20的第二粘合剂层22之上，载置第一环形框，轻轻按压第一环形框，将第二粘合片20和第一环形框固定。之后，将在第一环形框的环形状的内侧露出的第二粘合剂层22压靠于半导体芯片CP的背面W3，在第二粘合片20固定多个半导体芯片CP。

[剥离工序]

图11B中，示出说明在将第二粘合片20贴附到多个半导体芯片CP后，剥离保护片30的工序(有称为剥离工序。)的图。当剥离保护片30时，多个半导体芯片CP的电路面W1露出。本实施方式中，如图11B所示，将通过先切割法被分割的半导体芯片CP间的距离设为D3。距离D3例如优选为15μm以上且110μm以下。

[扩展工序]

图11C中，示出说明对保持多个半导体芯片CP的第二粘合片20进行拉伸的工序的图。

扩展工序中，将多个半导体芯片CP间的间隔进一步扩大。在扩展工序中对第二粘合片20进行拉伸的方法不作特别限定。作为拉伸第二粘合片20的方法，例如，可举出如下方法：将环状的扩展装置、或圆状的扩展装置压靠于第二粘合片20来拉伸第二粘合片20；以及使用把持部件等抓持第二粘合片20的外周部来拉伸第二粘合片20等等。

本实施方式中，如图11C所示，将扩展工序后的半导体芯片CP间的距离设为D4。距离D4大于距离D3。距离D4例如优选为200μm以上且5000μm以下。

[转印工序]

图12A中，示出说明在扩展工序后，将半导体芯片CP转印于作为第四粘合片的表面保护片40的工序(有时称为第四转印工序。)的图。表面保护片40与第一实施方式相同。

在第四转印工序中，在多个半导体芯片CP的电路面W1粘贴表面保护片40。

[剥离工序]

图12B中，示出说明将第二粘合片20从多个半导体芯片CP剥去的工序的图。通过剥去第二粘合片20，使半导体芯片CP的背面W3露出。

[转印工序]

在剥去第二粘合片20、使半导体芯片CP的背面W3露出后，与第一实施方式的第二转印工序同样地，实施使多个半导体芯片CP转印于保持部件200的保持面201的工序。

将多个半导体芯片CP转印到保持面201后，半导体芯片调准工序之后能够以与第一实施方式同样的方式实施。

·实施方式的效果

根据本实施方式，起到与第一实施方式同样的效果。

进一步地，根据本实施方式，由于通过所谓的先切割法将半导体晶圆W分割成多个半导体芯片CP，故而，能够防止单片化后、此时的半导体芯片CP的调准状态的混乱。

进一步地，根据本实施方式，能够将通过先切割法被单片化的多个半导体芯片CP贴附于第二粘合片20，对该第二粘合片20进行拉伸而扩大多个半导体芯片CP彼此的间隔。在扩展工序中也是，能够防止多个半导体芯片CP的调准状态的混乱。

〔第三实施方式〕

接着，对本发明的第三实施方式进行说明。需要说明的是，以下的说明中，对于与既述部分相同的部分，省略其说明。

本实施方式的半导体装置的制造方法主要在使多个半导体芯片CP调准后、对转印到表面保护片40的多个半导体芯片CP进行密封的密封工序以后，与第一实施方式的半导体装置的制造方法存在差异。就其他点而言，第三实施方式和第一实施方式相同，故而，省略或简化说明。需要说明的是，对于第一实施方式中说明的调准夹具及调准方法，也适用于本实施方式。

[框部件粘贴工序]

图13A中，示出说明使框部件400粘贴于表面保护片40的第四粘合剂层42的工序(有时称为框部件粘贴工序。)的图。

框部件粘贴工序优选在实施了第一实施方式的图7A所示的第三转印工序后实施。在框部件粘贴工序中，使框部件400粘贴于转印有半导体芯片CP的表面保护片40。表面保护片40与第一实施方式相同。

本实施方式的框部件400形成为格栅状，具有多个开口部401。框部件400优选由具有耐热性的材质而形成。框部件400的材质，例如，可举出金属、及耐热性树脂。作为金属，例如，可举出铜及不锈钢等。作为耐热性树脂，可举出聚酰亚胺树脂及玻璃环氧树脂等。

开口部401是将框部件400的表面背面贯通的孔。开口部401的形状不作特别限定，能够将半导体芯片CP收纳于框内即可。开口部401的孔的深度也不作特别限定，能够收纳半导体芯片CP即可。

在将框部件400粘贴于表面保护片40时，以半导体芯片CP收纳于各开口部401的方式将框部件400贴合于第四粘合剂层42。

[密封工序]

图13B中，示出说明对粘贴于表面保护片40的半导体芯片CP及框部件400进行密封的工序的图。

密封树脂63的材质是热固性树脂，例如，可举出环氧树脂等。用作密封树脂63的环氧树脂中，例如，也可以含有酚醛树脂、弹性体、无机填充材料及固化促进剂等。

使用密封树脂63覆盖半导体芯片CP及框部件400，由此形成密封体3D。

通过密封树脂63对半导体芯片CP及框部件400进行密封的方法不作特别限定。例如，可举出使用片状的密封树脂的方法。以覆盖半导体芯片CP及框部件400的方式载置片状的密封树脂，加热密封树脂使其固化，形成密封树脂层。

在使用片状的密封树脂的情况下，优选地，通过真空层压法将半导体芯片CP及框部件400密封。通过该真空层压法，能够防止在半导体芯片CP与框部件400之间产生空隙。基于真空层压法的加热固化的温度条件范围例如为80℃以上且120℃以下。

在将多个半导体芯片CP密封而形成密封体3D后，半导体封装体的制造工序以后能够以与第一实施方式同样的方式实施。

·实施方式的效果

根据本实施方式，起到与第一实施方式同样的效果。

进一步地，根据本实施方式，在密封体3D的内部，不仅密封有半导体芯片CP，还密封有框部件400，故而，密封体3D的刚性提高。其结果，在以较大面积对大量半导体芯片CP进行密封时也是，根据本实施方式，能够抑制半导体封装体的翘曲。

〔第四实施方式〕

接着，对本发明的第四实施方式进行说明。需要说明的是，以下的说明中，对于与既述部分相同的部分，省略其说明。

本实施方式的半导体装置的制造方法主要在将多个半导体芯片CP转印于保持部件200前、事先将调准夹具100载置于保持部件200的保持面201这一点上，与第一实施方式的半导体装置的制造方法存在差异。就其他点而言，本实施方式和第一实施方式相同，故而，省略或简化说明。需要说明的是，对于第一实施方式中说明的调准夹具及调准方法，也适用于本实施方式。

[夹具载置工序]

图14A中，示出说明将调准夹具100载置于保持部件200的保持面201的工序的图。本实施方式的夹具载置工序中，不事先在保持面201转印多个半导体芯片CP，在这一点上，与第一实施方式的夹具载置工序存在差异。在本实施方式中，优选地，使调准夹具100吸附保持于保持面201。

本实施方式的夹具载置工序在其他点上与第一实施方式相同，故而，省略说明。

[转印工序]

图14B中，示出说明在第一实施方式中说明的第二扩展工序(参照图5B)后，使多个半导体芯片CP转印于保持部件200的保持面201的工序的图。

本实施方式的转印工序中，事先在保持面201载置调准夹具100，在这一点上，与第一实施方式的第二转印工序存在差异。在本实施方式的转印工序中，将保持于第二粘合片20的多个半导体芯片CP的背面W3朝向保持面201载置。半导体芯片CP以收纳于调准夹具100的收纳部101的方式载置。在本实施方式中，通过使调准夹具100吸附保持于保持面201，能够防止在实施转印工序时调准夹具100在保持面201之上移动。在本实施方式的转印工序中，通过防止调准夹具的移动，能够防止半导体芯片CP和调准夹具100的接触。

[剥离工序]

图14C中，示出说明在将半导体芯片CP载置于保持面后，将第二粘合片20从半导体芯片CP剥离的工序的图。

在剥离第二粘合片20时，优选地，驱动减压单元而使多个半导体芯片CP吸附保持于保持面201。进一步地，在剥离第二粘合片20时，优选地，也使调准夹具100吸附保持于保持面201。

将多个半导体芯片CP转印到保持部件200的保持面201后、使半导体芯片CP调准的工序能够以与第一实施方式的半导体芯片调准工序同样的方式实施。半导体芯片调准工序以后，也能够以与第一实施方式同样的方式实施。

·实施方式的效果

根据本实施方式，起到与第一实施方式同样的效果。

〔第五实施方式〕

接着，对本发明的第五实施方式进行说明。需要说明的是，以下的说明中，对于与既述部分相同的部分，省略其说明。

本实施方式的半导体装置的制造方法主要在使多个半导体芯片CP调准后、不仅是半导体芯片CP也使调准夹具100一起转印于表面保护片40这一点上，与第一实施方式的半导体装置的制造方法存在差异。就其他点而言，本实施方式和第一实施方式相同，故而，省略或简化说明。需要说明的是，对于第一实施方式中说明的调准夹具及调准方法，也适用于本实施方式。

[转印工序]

图15A中，示出说明将在半导体芯片调准工序中被调准的半导体芯片CP及调准夹具100转印于表面保护片40的工序的图。

本实施方式的转印工序优选在实施了第一实施方式或第三实施方式的半导体芯片调准工序后实施。

在本实施方式的转印工序中，在被调准的多个半导体芯片CP的电路面W1及调准夹具100粘贴表面保护片40。在粘贴表面保护片40时，优选地，使多个半导体芯片CP及调准夹具100吸附保持于保持面201。

粘贴后，从保持部件200的保持面201使半导体芯片CP及调准夹具100分离。在使半导体芯片CP及调准夹具100从保持面201分离时，优选地，解除保持面201进行的吸附保持、或者使吸附保持力下降。

[密封工序]

图15B中，示出说明对由表面保护片40保持的多个半导体芯片CP及调准夹具100进行密封的工序的图。

通过密封部件60覆盖半导体芯片CP及调准夹具100，由此形成密封体3E。在收纳于调准夹具100的收纳部101的半导体芯片CP的周围，也填充有密封部件60。密封方法与前述相同。

在将多个半导体芯片CP密封而形成密封体3E后，半导体封装体的制造工序以后能够以与第一实施方式同样的方式实施。

·实施方式的效果

根据本实施方式，起到与第一实施方式同样的效果。

进一步地，根据本实施方式，在密封体3E的内部，不仅是半导体芯片CP，调准夹具100也一起被密封，故而，密封体3E的刚性提高。其结果，在以较大面积对大量半导体芯片CP进行密封时也是，根据本实施方式，能够抑制半导体封装体的翘曲。

〔第六实施方式〕

接着，对本发明的第六实施方式进行说明。需要说明的是，以下的说明中，对于与既述部分相同的部分，省略其说明。

本实施方式的半导体装置的制造方法主要在使多个半导体芯片CP调准、并对转印到表面保护片40的多个半导体芯片CP进行密封后，制造半导体封装的工序，与第一实施方式的半导体装置的制造方法存在差异。就其他点而言，本实施方式和第一实施方式相同，故而，省略或简化说明。需要说明的是，对于第一实施方式中说明的调准夹具及调准方法，也适用于本实施方式。

图16A、图16B及图16C(有时将其统称为图16。)、图17A及图17B(有时将其统称为图17。)、以及图18A、图18B及图18C(有时将其统称为图18。)中，示出对使用多个半导体芯片CP制造半导体封装体的工序进行说明的图。

本实施方式中，包括如下工序，即，在支承体上形成再配线层，将该再配线层、和密封于密封体内部的半导体芯片电连接。本实施方式中说明的半导体封装体的制造工序有时称为RDL－First。RDL是Redistribution Layer的简称。

图16A中，表示具有支承基板81和剥离层82的支承体80，其中，该剥离层82形成于支承基板81的表面。

作为支承基板81的材质，例如，可举出玻璃及硅晶圆。支承基板81的表面优选为平滑。

剥离层82由具有剥离性的材质形成。例如，能够在支承基板81之上通过层压剥离胶带来形成剥离层82。剥离胶带例如优选具有剥离基材和剥离剂层。在使用这种结构的剥离胶带的情况下，以剥离剂层在表面露出的方式层压于支承基板81表面。使剥离基材和支承基板81粘贴的方法不作特别限定。例如，通过使粘合剂层夹置于剥离基材与支承基板81之间，能够将剥离胶带和支承基板81粘贴。

另外，在剥离层82之上，也可以根据需要形成有金属膜。金属膜例如能够通过溅射法形成。作为构成金属膜的金属，例如，可举出钛及铝组成的组中选出的金属。将剥离层82之上形成有金属膜的情况下，在金属膜之上形成有后述的再配线层。

[再配线层形成工序]

图16B中，示出说明在支承体80的剥离层82之上形成再配线层RDL的工序的图。

再配线层RDL具有绝缘性树脂层83、和被绝缘性树脂层83覆盖的再配线84。

在再配线层形成工序中，形成再配线84、和将再配线84覆盖的绝缘性树脂层83。再配线层RDL也能够通过采用公知的再配线层形成方法来形成。另外，再配线层RDL也能够通过采用RDL－First的制造工序中的再配线层的形成方法来形成。另外，再配线层RDL也能够通过采用与第一实施方式所述的再配线层的形成方法同样的方法来形成。

再配线84具有：内部电极焊盘84A，其与半导体芯片CP的内部端子电极W4电连接；外部电极焊盘84B，其与外部端子电极电连接。

在支承体80形成有再配线层RDL的第一层积体80A中，内部电极焊盘84A位于该第一层积体80A的表面侧。在第一层积体80A中，内部电极焊盘84A露出。

外部电极焊盘84在第一层积体80A中位于该第一层积体80A的内部。外部电极焊盘84B在第一层积体80A的内部与剥离层82相对。在第一层积体80A中，外部电极焊盘84B露出。

[凸块(bump)形成工序]

图16C中，示出说明在第一层积体80A的内部电极焊盘84A形成凸块85的工序的图。

在凸块形成工序中，在内部电极焊盘84A载置焊球等，并通过焊接等，使凸块85和内部电极焊盘84A电连接。焊球的材质不作特别限定，例如，可举出含铅焊料及无铅焊料等。

在第一层积体80A形成多个凸块85后，以覆盖多个凸块85的方式在第一层积体80A的表面贴附密封树脂膜86。作为密封树脂膜86，例如，可举出NCF(Non ConductivityFilm)。

[密封体形成工序]

图17A中，表示将通过第一实施方式的半导体芯片调准方法调准后的多个半导体芯片CP密封而成的密封体3A。

密封体3A能够与第一实施方式同样地形成。需要说明的是，就图17A所示的密封体3A、及图7B所示的密封体3而言，出于说明的考虑，被密封的半导体芯片CP的数量不同。密封体3A也能够通过在实施了半导体芯片调准工序后实施密封工序，以与密封体3同样的方式形成。

将半导体芯片CP密封后，剥离表面保护片40，由此，可得到半导体芯片CP的电路面W1及内部端子电极W4露出的密封体3A。

另外，本实施方式中的密封体也可以像第三实施方式的密封体3D那样，是不仅密封有半导体芯片CP、也密封有框部件400的密封体。

另外，本实施方式中的密封体也可以像第五实施方式的密封体3E那样，是不仅密封有半导体芯片CP、也密封有调准夹具100的密封体。

[半导体芯片连接工序]

图17B中，示出说明将密封体3A的半导体芯片CP和第一层积体80A的内部电极焊盘84A电连接的工序的图。需要说明的是，该连接工序能够通过倒装芯片方式的连接方法来实施。

在本实施方式的连接工序中，使密封体3A的内部端子电极W4露出的面、和第一层积体80A的形成有将凸块85覆盖的密封树脂膜86的面相对。接着，进行位置控制，以使密封体3A的多个内部端子电极W4的位置、和第一层积体80A的多个凸块85的位置分别对准。

位置控制之后，将密封体3A压靠于第一层积体80A，使半导体芯片CP的内部端子电极W4进入密封树脂膜86，使内部端子电极W4和凸块85接触。通过使内部端子电极W4和凸块85接触，贴合有密封体3A和第一层积体80A的第二层积体80B被形成。

从密封体3A侧及第一层积体80A侧使用压合部件夹入第二层积体80B，以规定时间加热及压合第二层积体80B。作为压合部件，可举出压合板。作为压合板的材质，可举出金属或树脂。

通过对第二层积体80B进行加热压合，内部端子电极W4和内部电极焊盘84A经由凸块85电连接，密封树脂膜86固化。

通过该连接工序，在密封体3A与第一层积体80A之间填充有密封树脂膜86，因而，内部端子电极W4和凸块85的电连接得到加强。

[支承体剥离工序]

图18A中，示出说明从第二层积体80B将支承体80剥离的工序的图。

当从第二层积体80B将支承体80剥离时，再配线84的外部电极焊盘84B露出。通过自第二层积体80B将支承体80剥离，可得到再配线层RDL和密封体3A层积而成的第三层积体80C。

[和外部端子电极的连接工序]

图18B中，示出说明使外部端子电极与第三层积体80C连接的工序的图。

在第三层积体80C的外部电极焊盘84B，载置焊球等外部端子电极87，并通过焊接等，使外部端子电极87和外部电极焊盘84电连接。焊球的材质不作特别限定，例如，可举出含铅焊料及无铅焊料等。

[切割工序]

图18C中，示出说明将连接有外部端子电极87的第三层积体80C单片化的工序的图。

该切割工序中，以半导体芯片CP为单位将第三层积体80C单片化。将第三层积体80C单片化的方法不作特别限定。例如，能够采用与前述的切割半导体晶圆W的方法同样的方法，将第三层积体80C单片化。将第三层积体80C单片化的工序也可以使第三层积体80C粘贴于切割片等粘合片而实施。

通过将第三层积体80C单片化，可制造以半导体芯片CP为单位的半导体封装体1A。

·实施方式的效果

根据本实施方式，起到与第一实施方式同样的效果。

在本实施方式中也是，与第一实施方式同样地实施半导体芯片调准工序，实施使用了调准夹具100的调准方法，故而，能够在以均等的间隔对多个半导体芯片CP进行调准后，实施密封工序及半导体封装工序。

因此，在密封体3A中，以更均等的间隔密封有多个半导体芯片CP。进一步地，由于以均等的间隔密封有多个半导体芯片CP，故而，容易将密封体3A的多个内部端子电极W4的位置、和第一层积体80A的多个凸块85的位置对准，进一步地，也能够抑制连接位置的位置偏移。

〔第七实施方式〕

接着，对本发明的第七实施方式进行说明。需要说明的是，以下的说明中，对于与既述部分相同的部分，省略其说明。

本实施方式涉及使通过上述实施方式的调准方法调准后的多个片状体转移粘接到支承体的方法。在本实施方式中，举例说明如下方式，即，作为片状体对半导体芯片进行调准后，使其转移粘接到支承体。能够通过本发明的转移粘接方法进行转移粘接的片状体不限于半导体芯片。

在第一实施方式中，实施将半导体芯片调准工序后经调准的半导体芯片CP转印于表面保护片40的工序(第三转印工序)，相对于此，本实施方式的转移粘接方法中，代替表面保护片40，而向具有粘合面的硬质支承体转移粘接经调准的半导体芯片CP，在这一点上，第一实施方式和本实施方式存在主要差异。

[转移粘接工序]

图19A及图19B中，示出说明使半导体芯片CP转移粘接到具有粘合面的硬质支承体的方法的图。

图19A中，表示具有硬质基材500、和在硬质基材500的表面形成的粘合层501的硬质支承体500A。粘合层501的外表面相当于粘合面502。

作为硬质基材500，例如，能够使用由玻璃等形成的基材。硬质基材500优选具有耐热性。例如，优选地，硬质基材500因加热而变形的温度高于粘合片因加热而变形的温度。

粘合层501含有粘合剂。粘合层501所含的粘合剂不作特别限定，对粘合层501能够适用各种粘合剂。作为粘合层501所含的粘合剂，例如，可举出：橡胶类、丙烯酸类、硅胶类、聚酯类、及聚氨酯类等。需要说明的是，粘合剂的种类可考虑用途及所粘贴的粘贴对象的种类等加以选择。在粘合层501混合有能量射线聚合性化合物的情况下，从硬质基材500侧向粘合层501照射能量射线，使能量射线聚合性化合物固化。当使能量射线聚合性化合物固化时，粘合层501的内聚力提高，能够使粘合层501与半导体芯片CP之间的粘合力下降或消失。作为能量射线，例如，可举出紫外线(UV)及电子束(EB)等，优选紫外线。作为使粘合层501与半导体芯片CP之间的粘合力下降或消失的方法，例如，与第一实施方式同样地，可举出：基于能量射线照射的方法、基于加热的方法、基于加热及能量射线照射的方法、以及基于冷却的方法中的任一方法。

图19B中，表示具有硬质基材500、和粘贴于硬质基材500表面的表面保护片40的硬质支承体500B。表面保护片40具有第四基材薄膜41和第四粘合剂层42。在硬质支承体500B中，第四粘合剂层42在表面露出，第四粘合剂层42的外表面相当于粘合面43。

本实施方式中，使在半导体芯片调准工序中调准后的半导体芯片CP转移粘接到硬质支承体500A的粘合面502或硬质支承体500B的粘合面43。

图19A及图19B例示了未使调准夹具100粘贴的方式，但也可以使调准夹具100与调准后的半导体芯片CP一同转移粘接到硬质支承体。

使半导体芯片CP向硬质支承体转移粘接后，与前述的实施方式同样地，可以实施半导体装置的制造方法。例如，实施本实施方式的转移粘接工序来替代第一实施方式的第三转印工序，其他工序能够与第一实施方式同样地进行。

·实施方式的效果

根据本实施方式，起到与第一实施方式同样的效果。

进一步地，硬质基材500的耐热性比表面保护片等粘合片高，因而，根据本实施方式，能够将转移粘接有半导体芯片CP的硬质支承体用于必须进行高温加热的工序。另外，与表面保护片等相比，硬质基材500由较硬材质形成，因而，根据本实施方式，能够在半导体封装体等的制造工序中更稳定地支承及搬送半导体芯片CP。

〔实施方式的变形〕

本发明不在任何方面被上述实施方式限定。本发明在能够实现本发明目的的范围内，包含对上述实施方式加以变形后的方式等。

例如，半导体晶圆及半导体芯片的电路等不限于图示的排列及形状等。半导体封装体中与外部端子电极的连接构造等也不限于前述的实施方式中说明的方式。前述的实施方式中，以制造FO－WLP式半导体封装体的方式为例进行了说明，但本发明也能够适用于制造扇入型的WLP等其他半导体封装体的方式。

例如，调准夹具具有的收纳部的数量不限于第一实施方式中说明的调准夹具的例子。能够使用具有与半导体芯片等片状体的数量对应的收纳部的调准夹具。

另外，例如，调准夹具的主体部的外形不限于如第一实施方式所说明那样的圆形状，作为除圆形以外的形状，例如，可举出矩形、正方形或椭圆形等。

例如，第一实施方式的调准方法的说明中，以通过向图中的2B方向及2C方向的两阶段的调准夹具的移动对半导体芯片进行调准的方法为例进行了说明，但本发明不限于这样的方式。例如，通过在使调准夹具的收纳角部的凹部收纳于半导体芯片的角部的方向(例如，倾斜方向)上移动调准夹具、或者移动保持部件的保持面，也能够使半导体芯片调准。

另外，移动保持面的方向不限于水平方向，例如，也可以通过使保持面倾斜，而使半导体芯片CP移动，使其与调准夹具的壁部抵接。

例如，第一实施方式中，以实施两次扩展工序的方式为例进行了说明，但本发明不限于这样的方式。例如，扩展工序也可以进行1次，只要能够将调准夹具的框插入半导体芯片彼此之间即可。

例如，第二实施方式中，例示了在半导体晶圆W的电路面W1贴附保护片30、实施槽形成工序的方式，但本发明不限于这样的方式。例如，作为其他方式，也可举出如下方式，即，不在电路面W1贴附保护片30，而在保持使电路面W1露出的状态下进行槽形成工序，槽形成后在电路面W1贴附第一粘合片10，实施研磨工序的方式。另外，也可以是，在槽形成工序前，形成将电路面W1覆盖的钝化膜。钝化膜优选为使电路W2的内部端子电极W4露出的形状。钝化膜例如优选使用氮化硅、氧化硅或聚酰亚胺等而形成。

例如，第二实施方式中，以拉伸第二粘合片20而将多个半导体芯片CP彼此的间隔扩大的方式为例进行了说明，但是，也可以进一步追加实施扩展工序。在实施多次扩展工序的情况下，将保持于第二粘合片20的多个半导体芯片CP以维持在经扩大的间隔的状态，转印于另一扩展片，对该扩展片进行拉伸，能够进一步将多个半导体芯片CP彼此的间隔扩大。例如，也可以是，在第二实施方式中贴附了表面保护片40后，对表面保护片40进行拉伸以进一步扩大多个半导体芯片CP彼此的间隔。

例如，第二实施方式中，以包括形成切口深度比半导体晶圆的厚度浅的槽的工序的半导体装置的制造方法为例进行了说明，但也可以使用事先形成有该槽的半导体晶圆。

第二实施方式中，以在半导体晶圆W形成有槽W5后、将作为第三粘合片的保护片30贴附于电路面W1的方式为例进行了说明，但本发明不限于这样的方式。

例如，在电路面W1被电路面保护片保护的状态下，进行槽W5的形成，如此，能够防止切削屑引起的电路面W1或电路W2的污染或破损。该情况下，从电路面保护片侧切入切口，将电路面保护片完全地切断，并从半导体晶圆W的电路面W1切入深度比半导体晶圆W的厚度浅的切口，而形成槽W5。进一步地，在该方式中，也可以是，在进行磨削前，在保护片30侧粘贴第一粘合片10。在粘贴了第一粘合片10后，使用研磨机50从背面W6侧对半导体晶圆W进行研磨。第一粘合片10具有第一基材薄膜11和第一粘合剂层12。第一粘合剂层12层积于第一基材薄膜11。第一粘合片10也可以事先切成与半导体晶圆W大致同形状，另外，还可以是，制备比半导体晶圆W大的第一粘合片10，并粘贴于半导体晶圆W后，切成与半导体晶圆W同形状。另外，在该方式中，优选地，第一粘合剂层12中包含粘合力较强的粘合剂，以能够在之后的工序中将被切断的保护片30也一起剥离。第一基材薄膜11优选像聚对苯二甲酸乙二醇酯那样具有较高刚性，以在剥离时不会伸展。

另外，作为对半导体芯片CP等片状体进行调准的方法，例如，也可举出下述[1]及[2]那样的方式的调准方法。

[1]一种调准方法，使用调准夹具对多个片状体进行调准，其中，

上述片状体具有：第一侧面；第二侧面，其与上述第一侧面相邻；片状体角部，其位于上述第一侧面的端部及上述第二侧面的端部；

上述调准夹具具备能够收纳片状体的多个收纳部，上述收纳部具有壁部和收纳角部，

上述壁部具有第一侧壁、和与上述第一侧壁相邻的第二侧壁，

上述收纳角部位于上述第一侧壁的端部及上述第二侧壁的端部，

上述收纳角部具有比上述第一侧壁的面及上述第二侧壁的面向更深侧凹陷的凹部，

该调准方法包括如下工序：

使上述片状体的上述第一侧面和上述收纳部的上述第一侧壁抵接；

使上述片状体的上述第二侧面和上述收纳部的上述第二侧壁抵接；

使上述片状体的上述片状体角部收纳于上述收纳角部的上述凹部。

根据该调准方法，能够简易且迅速地以更均等的间隔对多个片状体进行调准。

[2]在上述[1]的方式的调准方法中，多个上述收纳部优选排列成格栅状，更优选排列成正方格栅状。

〔实施例〕

以下，举出实施例以更详细地说明本发明。本发明不在任何方面被这些实施例限定。

实施例1中，实施使用了上述第一实施方式的调准夹具的调准方法。即，在第一实施方式中，使用铜制的调准夹具，该调准夹具具有多个图2A所示的形状的收纳部。在该调准夹具的一方的面侧，安装厚度3mm的铜板而将一方的开口封住，从另一方的开口侧将半导体芯片置于铜板上后，使半导体芯片与收纳部的壁部抵接(参照图2C)。

作为参考例1，实施前述实施方式中、使用了图3A中说明的参考例的调准夹具的调准方法。参考例1中，除改变了调准夹具以外，进行与实施例1同样的操作。本实施例(实施例1及参考例1)中使用的调准夹具收纳部的内部尺寸(相对的侧壁间的距离)及调准夹具的格栅框宽度、以及本实施例中使用的半导体芯片的尺寸如下。需要说明的是，实施例1中使用的调准夹具的凹部形状设为直径约0.4mm的半圆形。

在实施了实施例1及参考例1的各调准方法后，比较半导体芯片以何程度被等间隔地调准。

·调准夹具收纳部的内部尺寸：4.6mm×4.6mm

·调准夹具的格栅框宽度：0.4mm

·半导体芯片的尺寸：3mm×3mm、厚度350μm

需要说明的是，本实施例中，收纳部的形状虽具有与上述实施方式1及参考例中说明的收纳部同样的形状，但使用了比上述实施方式及参考例所图示的具有更多收纳部的夹具。在调准夹具中，规定3个具有纵向4处×横向4处的合计16处的收纳部的收纳区域，在3个收纳区域的收纳部(合计48处)，收纳半导体芯片，实施调准方法。

实施调准方法后，使用具有XY工作台的测定器在共通的坐标系中将各半导体芯片的中心坐标数值化。测定器使用株式会社三丰(Mitutoyo、ミツトヨ)制的CNC图像测定器(产品名称：QV ACCEL HYBRID TYPE1)。

3个收纳区域中，选定1个收纳区域(第一区域)，以第一区域为基准，将其他的2个区域设为第二区域及第三区域。

以设为基准的第一区域的X轴方向及Y轴方向、和第二区域的X轴方向及Y轴方向的偏移量最少的方式，不改变收纳区域的角度(倾斜度)地在数据上使其重合。对于第一区域及第三区域也是，与上述同样地在数据上使其重合。

重合后，在第一区域的16处收纳部、和第二区域或第三区域的16处收纳部，比较各区域彼此间分别对应的收纳部中收纳的半导体芯片的坐标。这里，以第一区域的半导体芯片的坐标为基准，计算第二区域的半导体芯片的坐标相对于该基准坐标的偏移程度。同样地，以第一区域为基准，计算第三区域的半导体芯片的坐标的偏移程度。

表1中，表示在实施了实施例1及参考例1的调准方法后计算得到的、X轴方向、Y轴方向、及倾斜度的偏差量的计算结果。

需要说明的是，倾斜度是指，以将第一区域的半导体芯片的对角线相连的线为基准，比较将第二区域或第三区域的半导体芯片的对角线相连的线，表示其倾斜程度。

[表1]

如表1所示，可知，根据使用了实施例1的调准夹具的调准方法，与参考例1相比，半导体芯片彼此与X轴方向、Y轴方向、及倾斜度相关的位置的偏移量较少。即，根据使用了实施例1的调准夹具的调准方法，能够以更均等的间隔对多个半导体芯片进行调准。

通过除第一实施方式以外的实施方式及实施方式的变形等中说明的调准夹具及调准方法，也与第一实施方式同样地，与参考例1相比，能够以更均等的间隔对多个半导体芯片进行调准。

标记说明

100…调准夹具、101…收纳部、102…壁部、102a…第一侧壁、102b…第二侧壁、103…收纳角部、103a…第一收纳角部、104…凹部、CP…半导体芯片(片状体)、cp1…第一侧面、cp2…第二侧面、cp3…芯片角部。

Claims

1.一种调准夹具，具备多个能够收纳片状体的收纳部，其特征在于，

所述收纳部的收纳角部形成为，在使所述片状体分别收纳于多个所述收纳部而使所述片状体与所述收纳部的壁部抵接时，所述片状体的片状体角部不与所述收纳角部接触。

2.如权利要求1所述的调准夹具，其特征在于，

多个所述收纳部排列成格栅状。

3.如权利要求1或2所述的调准夹具，其特征在于，

所述片状体具有：

第一侧面；

第二侧面，其与所述第一侧面相邻；

所述片状体角部位于所述第一侧面的端部及所述第二侧面的端部，

所述收纳部的所述壁部具有：

第一侧壁；

第二侧壁，其与所述第一侧壁相邻；

所述收纳角部位于所述第一侧壁的端部及所述第二侧壁的端部，

所述收纳角部具有凹部，该凹部比所述第一侧壁的面及所述第二侧壁的面向更深侧凹陷，

使所述片状体的所述第一侧面和所述收纳部的所述第一侧壁抵接，进一步使所述片状体的所述第二侧面和所述收纳部的所述第二侧壁抵接，这时，所述片状体的所述片状体角部收纳于所述收纳角部的所述凹部。

4.如权利要求1至3中任一项所述的调准夹具，其特征在于，

多个所述收纳部排列成正方格栅状。

5.一种调准方法，其特征在于，使用权利要求1至4中任一项所述的调准夹具对多个所述片状体进行调准。

6.一种转移粘接方法，其特征在于，使通过权利要求5所述的调准方法调准后的多个所述片状体转移粘接到具有粘接面的硬质支承体的所述粘接面。