JP2003179125A - 半導体装置の製造方法および分離整列治具 - Google Patents

半導体装置の製造方法および分離整列治具

Info

Publication number
JP2003179125A
JP2003179125A JP2001375671A JP2001375671A JP2003179125A JP 2003179125 A JP2003179125 A JP 2003179125A JP 2001375671 A JP2001375671 A JP 2001375671A JP 2001375671 A JP2001375671 A JP 2001375671A JP 2003179125 A JP2003179125 A JP 2003179125A
Authority
JP
Japan
Prior art keywords
chips
separation
dimension
separating
alignment jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001375671A
Other languages
English (en)
Inventor
Toshinao Saito
敏直 齊藤
Kazumi Gomi
一三 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001375671A priority Critical patent/JP2003179125A/ja
Publication of JP2003179125A publication Critical patent/JP2003179125A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 チップを一個ずつ確実に分離して整列させ
る。 【解決手段】 正方形の平板形状に形成されたチップ3
0が分離整列治具40により一個ずつ分離整列されて円
筒形状に形成された封止体10の中空部11に収納され
る組立工程を備えているDHDの製造方法において、分
離整列治具40は底面に吸引口45を有する正方形の保
持穴46が複数個整列されたプレート44を備えてお
り、チップ30の縦の寸法をA、横の寸法をB、厚さの
寸法をCとすると、保持穴46の一辺の長さFは次の式
を満足するように設定されている。 F<(AまたはBの最小寸法)+Cの最小寸法・・・
(1) F=(AまたはBの最大寸法)+α ・・・
(2) 【効果】 分離整列治具でチップを確実に一個ずつ分離
して整列できるため、二個のチップが封止体に入ったD
HDの出荷を確実に防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、半導体ペレットを一個ずつ分離して整列さ
せる技術に関し、例えば、ダブル・ヒートシンク・ダイ
オード(DHD)またはDO35と呼ばれるダイオード
を製造するのに利用して有効なものに関する。
【0002】
【従来の技術】DHDまたはDO35と呼ばれるダイオ
ード(以下、DHDという。)は、ダイオード素子が作
り込まれて正方形の平板形状に形成された半導体チップ
(以下、チップという。)がガラスによって円筒形状に
形成された封止体に収納され、封止体の両端部にジュメ
ット線がそれぞれ嵌入されて封着されることにより、構
成されている。このDHDの製造方法においては、ガラ
スによって円筒形状に形成された封止体にチップを一個
ずつ収納する必要がある。
【0003】従来のDHDの製造方法において封止体に
チップを一個ずつ収納する工程としては、次のような方
法が採用される場合がある。チップの寸法に対応する複
数個の丸穴が整列されたプレートを備えており、このプ
レートの丸穴の底壁に吸引口が開設された分離整列治具
が準備される。この分離整列治具にチップが供給され、
整列治具が傾斜振動される。すると、各丸穴にはチップ
が一個ずつ入るため、チップは個別に分離整列された状
態になる。次に、予め整列された封止体群の上に分離整
列治具が上下反転されて対向される。この状態で、各丸
穴の吸引口への負圧の供給が停止されると、各丸穴のチ
ップは対向した封止体の内部に落下して収納される。
【0004】
【発明が解決しようとする課題】しかしながら、丸穴が
開設された分離整列治具を使用する分離整列方法におい
ては、丸穴内にチップが重なり合って二個入ってしま
い、かつ、二個のチップが平面と縦方向の同士で重なり
あって入った状態になることによって最後まで取れない
場合が発生する。整列治具の丸穴に入った二個のチップ
が封止体に収納された状態で組立が完了したDHDは、
電気的特性検査等の良品不良品選別工程において不良品
として排除されるのが通常である。しかし、封止体での
チップの入っている向きによっては、選別工程において
二個のチップが封止体に入ったDHDの特性が不良とし
て判定することができない場合(例えば、二個のチップ
が直列に並んだ場合)がある。
【0005】そこで、丸穴のサイズを二個のチップが入
らない寸法に小さく設定することが考えられる。ところ
が、丸穴のサイズを小さく設定すると、チャージ率が落
ちることにより、チップがチャージされない丸穴が発生
するため、チップ無しの製品不良が発生する。その結
果、DHDの製造方法の歩留りの低下が招来される。
【0006】本発明の目的は、チップを一個ずつ確実に
分離整列することができる半導体装置の製造技術を提供
することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、四角形の平板形状に形成された
半導体チップが分離整列治具によって一個ずつ分離整列
されて、筒形状に形成された封止体に収納される工程を
備えている半導体装置の製造方法において、前記分離整
列治具は底面に吸引口を有する四角形の保持穴が複数個
整列されたプレートを備えており、前記半導体チップの
縦の寸法をA、横の寸法をB、厚さの寸法をCとする
と、前記保持穴の一辺の長さFは次の式(1)、(2)
を満足するように設定されていることを特徴とする。 F<(AまたはBの最小寸法)+Cの最小寸法・・・(1) F=(AまたはBの最大寸法)+α ・・・(2)
【0010】前記した手段において、多数個の半導体チ
ップがバラ積みの状態で分離整列治具のプレートの上に
供給され、分離整列治具が傾斜されながら横方向の振動
が付与されると、半導体チップが移動しながら保持穴に
個別に入り、余分の半導体チップは外部に落下する。続
いて、分離整列治具を逆方向に傾斜させながら横方向の
振動を付与すると、保持穴に正規に入った半導体チップ
は吸引口によって吸着保持されているために落下しない
が、それ以外の半導体チップは外部に落下する。このと
き、プレートの途中で停滞している半導体チップや保持
穴において付着した状態になっている半導体チップはプ
レートの上の半導体チップ同士が分離整列治具の横方向
の振動によって衝突することにより、外部に排除され
る。その結果、分離整列治具のプレートの各保持穴によ
って個別に分離されて整列された半導体チップだけが分
離整列治具によって保持された状態になる。
【0011】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に即して説明する。
【0012】本実施の形態において、本発明に係る半導
体装置の製造方法は、図1に示されているDHDを製造
する方法として構成されており、このDHDの製造方法
の組立工程は図2以降のステップを備えている。まず、
DHDの構成を説明する。
【0013】図1(a)および(b)に示されているよ
うに、DHD1はガラスが使用されて円筒形状に形成さ
れた封止体10と、互いに同一の構成を有する一対のリ
ード線20、20と、ダイオード素子が作り込まれた半
導体チップ(以下、チップという。)30とを備えてい
る。封止体10は鉛(Pb)を含むシリカ(SiO2
から成るガラスが使用されて円筒形状に形成されてお
り、封止体10の筒中空部11の内径はチップ30の対
角線の長さよりも大きく設定されている。リード線20
は外径が封止体10の筒中空部11の内径と略等しいジ
ュメット線部21と、外径がジュメット線部21よりも
小径のCP線部22とを備えている。ジュメット線部2
1およびCP線部22とはいずれも鉄(Fe)−ニッケ
ル(Ni)からなる芯を備えており、ジュメット線部2
1とCP線部22との一端同士はスポット溶接法や圧接
法等によって結合されているとともに、表面には亜酸化
銅被膜(図示せず)が被着されている。
【0014】チップ30は所謂前工程において半導体ウ
エハの状態でダイオード素子を作り込まれた半導体構造
物である本体31を備えており、本体31はダイシング
工程において図1(c)および(d)に示されているよ
うに略正方形の平板形状に分断されている。チップ30
の本体31の一対の主面にはアノード電極とカソード電
極とがそれぞれ形成されており、アノード電極の表面に
はバンプ32が突設されている。本体31の縦Aの寸法
と横Bの寸法とは等しく設定されており、本体31の厚
さCの寸法は本体31の縦Aおよび横Bの寸法よりも小
さく設定されている。
【0015】図1(a)および(b)に示されているよ
うに、封止体10の筒中空部11の両端部には一対のリ
ード線20、20のジュメット線部21、21がそれぞ
れが嵌合されており、封止体10の筒中空部11内のジ
ュメット線部21、21との対向面間にはチップ30が
挟み込まれている。両ジュメット線部21、21に挟み
込まれたチップ30はバンプ32および本体31の他方
の主面において両方のリード線20、20に電気的に接
続された状態になっている。
【0016】以上の構成に係るDHDを製造する本実施
の形態に係るDHDの製造方法の組立工程は、チップ3
0を個別(一個ずつ)に分離して整列する分離整列ステ
ップを備えており、この分離整列ステップは図2に示さ
れた分離整列治具40によって実施される。
【0017】図2に示されているように、分離整列治具
40は正方形のトレイ形状に形成されたトレイ41を備
えており、トレイ41の底壁の中央には他端が真空排気
装置(図示せず)に接続された排気管42の一端部がト
レイ41の底面上に連通するように接続されている。ト
レイ41の内部には、プレート44がトレイ41の底面
との間に吸引路43を形成するように底面から若干浮か
されて平行に架設されており、吸引路43には排気管4
2が連通するようになっている。プレート44には底面
に吸引口45を有する保持穴46が複数個、千鳥格子形
状に整列されて形成されている。本実施の形態において
は、プレート44は上下で一対のプレート部材44aと
44bとが当接されて固着されることにより一枚のプレ
ートの形態に構成されており、下側のプレート部材44
bには複数個の吸引口45が千鳥格子形状に配置されて
上下に貫通するように開設されており、上側のプレート
部材44aにおける各吸引口45に対向する位置に各保
持穴46がそれぞれ開設されている。
【0018】図3に示されているように、保持穴46は
平面視が正方形の一定深さの穴形状に形成されており、
保持穴46の四つのコーナ部には逃げ部47が、平面視
が四分の三半円形の穴形状にそれぞれ開設されている。
保持穴46の底壁の中心線上には円形孔形状の吸引口4
5が上下方向に貫通するように開設されている。チップ
30の本体31の縦の寸法をA、横の寸法をB、本体3
1の厚さの寸法をCとすると、保持穴46の深さDはチ
ップ30の本体31の厚さCよりも小さく(D<C)に
設定されており、保持穴46の一辺の長さFは次の式
(1)、(2)を満足するように設定されている。
【0019】 F<(AまたはBの最小寸法)+Cの最小寸法・・・(1) F=(AまたはBの最大寸法)+α ・・・(2) この式(1)および(2)を満足することにより、図3
(c)、(d)、(e)に示されているように、チップ
30が二個同時に保持穴46に保持される現象を防止す
ることができる。
【0020】次に、本実施の形態に係るDHDの製造方
法における組立工程を説明する。
【0021】図4および図6によって参照されるよう
に、予め、多数本のリード線20はリード線用分離整列
治具51および52に一本ずつ分離されて整列されて保
持される。
【0022】また、図5によって参照されるように、チ
ップ30は分離整列治具40によって一個ずつ分離され
て整列されて予め保持される。すなわち、多数個のチッ
プ30がバラ積みの状態で分離整列治具40のトレイ4
1のプレート44の上に供給され、分離整列治具40が
傾斜されながら横方向の振動が付与されると、チップ3
0が移動しながら保持穴46に個別に入り、余分のチッ
プ30はトレイ41の外部に落下する。続いて、分離整
列治具40を逆方向に傾斜させながら横方向の振動を付
与すると、保持穴46に正規に入ったチップ30は図2
(b)に示されているように吸引口45によって真空吸
着されているために落下しないが、それ以外チップ30
はトレイ41の外部に落下する。このとき、プレート4
4の途中で停滞しているチップ30や保持穴46におい
て付着した状態になっているチップ30は、プレート4
4の上のチップ30同士が分離整列治具40の横方向の
振動によって衝突することにより、トレイ41の外部に
排除される。その結果、分離整列治具40のプレート4
4の各保持穴46によって個別に分離されて整列された
チップ30だけが、分離整列治具40によって保持され
た状態になる。
【0023】一方のリード線20への封止体10の組付
ステップにおいて、図4に示されているように、下側の
リード線用分離整列治具51にCP線部22が保持され
た一方のリード線20のジュメット線部21には、封止
体10の筒中空部11の一端部が上から嵌合される。な
お、この封止体10のリード線20への組付ステップ
は、封止体10を一個ずつ供給するパーツフィーダによ
って容易に実行することができる。
【0024】続いて、封止体10へのチップ30の組付
ステップにおいて、図5に示されているように、分離整
列治具40に一個ずつに分離されて整列されたチップ3
0がバンプ32を下側に向けた状態で、下側リード線用
分離整列治具51によって個別に分離されて整列された
封止体10の筒中空部11に落とし込まれる。すなわ
ち、チップ30が封止体10の筒中空部11に真上から
対向された状態で、分離整列治具40の排気管42によ
る負圧の供給が停止されると、チップ30は自重によっ
て筒中空部11内に落下する。
【0025】次に、封止体10への他方のリード線20
の組付ステップにおいて、図6に示されているように、
上側リード線用分離整列治具52にCP線部22が保持
された他方のリード線20のジュメット線部21が封止
体10の他端部に上から嵌入される。下側分離整列治具
51と上側分離整列治具52との間隔はスペーサ53に
よって調整されている。
【0026】以上のように組み立てられた組立体は下側
分離整列治具51、上側分離整列治具52に装着された
ままの状態で、封止炉(図示せず)によって加熱され
る。封止炉によって加熱されると、ガラスによって形成
された封止体10は両端部のジュメット線部21、21
の外周面にそれぞれ封着する。この際、封止体10との
界面であるジュメット線部21の表面は亜酸化銅によっ
て形成されているため、封止体10のガラスによる封着
はきわめて良好になる。この封止体10の両端部のジュ
メット線部21、21との封着によってチップ30は気
密封止された状態になり、DHD1が組み上げられたこ
とになる。
【0027】その後、半田めっき工程において、半田め
っき被膜(図示せず)が以上のように組み付けられたD
HD1の封止体10の両端からそれぞれ突出したリード
線20、20のCP線部22、22の表面にそれぞれ被
着される。
【0028】最後に、選別工程において、各DHD1毎
に電気的特性検査がそれぞれ実施され、その結果に基づ
き、良品不良品が選別されるとともに、耐圧等のグレー
ドが判定される。
【0029】ところで、二個のチップ30、30が封止
体10に収納された状態で製造が完了したDHD1は、
この選別工程において不良品として選別されるのが通常
であるが、封止体10での二個のチップ30、30の入
っている向き(例えば、直列に並んでいる場合)によっ
ては許容範囲内の特性が出る場合があるため、二個のチ
ップ30、30が封止体10に入ったDHD1を不良品
として選別することができない場合がある。
【0030】しかし、本実施の形態に係る分離整列治具
40によれば、チップ30を一個ずつ確実に分離して整
列させることにより、二個のチップ30、30が封止体
10に同時に収納されてしまう現象そのものを防止する
ことができるため、二個のチップ30、30が封止体1
0に入ったDHD1の不良の発生を未然に防止すること
ができる。つまり、二個のチップ30、30が封止体1
0に入ったDHD1の出荷を未然に防止することができ
る。
【0031】前記実施の形態によれば、次の効果が得ら
れる。
【0032】1) 分離整列治具によってチップを確実に
一個ずつ分離して整列させることにより、二個のチップ
が封止体に同時に収納されてしまう現象そのものを防止
することができるため、二個のチップが封止体に入った
DHDの不良の発生を未然に防止することができる。
【0033】2) 二個のチップが封止体に入ったDHD
の不良の発生を防止し、また、チップの入らないDHD
の不良の発生を防止することにより、DHDの製造方法
における製造の歩留りを向上させることができる。
【0034】3) 二個のチップが封止体に入ったDHD
の出荷を確実に防止することにより、DHDの品質およ
び信頼性を高めることができる。
【0035】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々に変更が可能であることはいうまでもな
い。
【0036】例えば、分離整列治具の保持穴は、図7
(a)および(b)に示されているように構成してもよ
い。
【0037】図7(a)に示された保持穴48は、前記
実施の形態に係る保持穴46が二個、周方向に45度の
位相差をもって互いに同心的に重ね合わされて構成され
ているものである。本実施の形態に係る保持穴48によ
れば、二個の保持穴46、46が同心的に重なり合って
いるため、前記実施の形態に係る一個の保持穴46の場
合に比べて、チャージ率を二倍に増加させることができ
る。ちなみに、チップ30のサイズに対応して周方向へ
の位相差を小さく設定し、同心的に重なり合う保持穴4
6の数を増加することにより、保持穴のチャージ率をさ
らに三倍、四倍に倍増させることができる。
【0038】図7(b)に示された保持穴は、前記実施
の形態に係る保持穴46の四分の三半円形の逃げ部47
に相当する逃げ部47Aを四隅に配置する代わりに四辺
にそれぞれ配置し、かつ、二個の保持穴49、49を周
方向に45度の位相差をもって互いに同心的に重ね合わ
されて構成されているものである。本実施の形態に係る
保持穴49においても、前記実施の形態に係る保持穴4
6と同様に、チップ30を一個ずつ分離して整列させる
ことができる。また、二個の保持穴49、49が同心的
に重なり合っているため、前記実施の形態に係る一個の
保持穴46の場合に比べて、チャージ率を二倍に増加さ
せることができる。
【0039】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるDHD
に適用した場合について説明したが、それに限定される
ものではなく、チップが一個ずつ収納される封止体を有
する半導体集積回路装置(IC)やトランジスタ、コン
デンサ、レジスタ等の半導体装置全般に適用することが
できる。
【0040】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0041】分離整列治具によってチップを確実に一個
ずつ分離して整列させることにより、二個のチップが封
止体に同時に収納されてしまう現象を防止することがで
きるため、二個のチップが封止体に入った半導体装置の
出荷を確実に防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る製造方法によって
製造されたDHDを示しており、(a)は正面断面図、
(b)は(a)のb−b線に沿う断面図、(c)はチッ
プの平面図、(d)は正面図である。
【図2】本発明の一実施の形態に係るDHDの製造方法
に使用される分裂整列治具を示しており、(a)は平面
図、(b)は(a)のb−b線に沿う断面図である。
【図3】その分裂整列治具の保持穴を示しており、
(a)は平面図、(b)は(a)のb−b線に沿う断面
図、(c)、(d)、(e)は寸法関係を示す各平面図
である。
【図4】リード線と封止体の組付ステップを示す正面断
面図である。
【図5】チップの封止体への組付ステップを示す正面断
面図である。
【図6】リード線と封止体の組付ステップを示す正面断
面図である。
【図7】(a)、(b)は本発明の他の実施の形態に係
るDHDの製造方法に使用される分裂整列治具の保持穴
を示す各平面図である。
【符号の説明】
1…DHD(半導体装置)、10…封止体、11…筒中
空部、20…リード線、21…ジュメット線部、22…
CP線部、30…チップ、31…本体、32…バンプ、
40…分離整列治具、41…トレイ、42…排気管、4
3…吸引路、44…プレート、44a、44b…プレー
ト部材、45…吸引口、46…保持穴、47…逃げ部、
48…二個が重なった保持穴、49…変形逃げ部を有す
る保持穴、47A…逃げ部、51、52…リード線用分
離整列治具、53…スペーサ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 四角形の平板形状に形成された半導体チ
    ップが分離整列治具によって一個ずつ分離整列されて、
    筒形状に形成された封止体に収納される工程を備えてい
    る半導体装置の製造方法において、前記分離整列治具は
    底面に吸引口を有する四角形の保持穴が複数個整列され
    たプレートを備えており、前記半導体チップの縦の寸法
    をA、横の寸法をB、厚さの寸法をCとすると、前記保
    持穴の一辺の長さFは次の式(1)、(2)を満足する
    ように設定されていることを特徴とする半導体装置の製
    造方法。 F<(AまたはBの最小寸法)+Cの最小寸法・・・(1) F=(AまたはBの最大寸法)+α ・・・(2)
  2. 【請求項2】 前記半導体チップが前記保持穴に一個ず
    つ収容されて前記吸引口によって吸着保持された状態
    で、前記プレートが前記封止体の真上に対向された後
    に、前記吸引口の吸着保持が解除されて前記保持穴に保
    持された前記半導体チップが前記封止体に落下されるこ
    とを特徴とする請求項1に記載の半導体装置の製造方
    法。
  3. 【請求項3】 四角形の平板形状に形成された半導体チ
    ップを一個ずつ分離して整列させる分離整列治具であっ
    て、底面に吸引口を有する四角形の保持穴が複数個整列
    されたプレートを備えており、前記半導体チップの縦の
    寸法をA、横の寸法B、厚さの寸法をCとすると、前記
    保持穴の一辺の長さFは次の式を満足するように設定さ
    れていることを特徴とする分離整列治具。 F<(AまたはBの最小寸法)+Cの最小寸法・・・(1) F=(AまたはBの最大寸法)+α ・・・(2)
  4. 【請求項4】 複数の前記保持穴が周方向に位相差をも
    って重ね合わされていることを特徴とする請求項1、2
    または3に記載の分離整列治具。
  5. 【請求項5】 前記保持穴の四隅または四辺に逃げ部が
    形成されていることを特徴とする請求項1、2、3また
    は4に記載の分離整列治具。
JP2001375671A 2001-12-10 2001-12-10 半導体装置の製造方法および分離整列治具 Pending JP2003179125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001375671A JP2003179125A (ja) 2001-12-10 2001-12-10 半導体装置の製造方法および分離整列治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001375671A JP2003179125A (ja) 2001-12-10 2001-12-10 半導体装置の製造方法および分離整列治具

Publications (1)

Publication Number Publication Date
JP2003179125A true JP2003179125A (ja) 2003-06-27

Family

ID=19183999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001375671A Pending JP2003179125A (ja) 2001-12-10 2001-12-10 半導体装置の製造方法および分離整列治具

Country Status (1)

Country Link
JP (1) JP2003179125A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170665A (ja) * 2014-03-05 2015-09-28 日本フイルコン株式会社 電子部品可動治具
CN109417045A (zh) * 2016-06-28 2019-03-01 琳得科株式会社 调准夹具、调准方法及转移粘接方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170665A (ja) * 2014-03-05 2015-09-28 日本フイルコン株式会社 電子部品可動治具
CN109417045A (zh) * 2016-06-28 2019-03-01 琳得科株式会社 调准夹具、调准方法及转移粘接方法
KR20190021223A (ko) * 2016-06-28 2019-03-05 린텍 가부시키가이샤 정렬 지그, 정렬 방법 및 전착 방법
JPWO2018003602A1 (ja) * 2016-06-28 2019-04-11 リンテック株式会社 整列治具、整列方法及び転着方法
KR102413733B1 (ko) * 2016-06-28 2022-06-27 린텍 가부시키가이샤 정렬 지그, 정렬 방법 및 전착 방법
CN109417045B (zh) * 2016-06-28 2023-06-23 琳得科株式会社 调准夹具、调准方法及转移粘接方法

Similar Documents

Publication Publication Date Title
US20230268320A1 (en) Correction die for wafer/die stack
US10593652B2 (en) Stacked semiconductor packages
US5397916A (en) Semiconductor device including stacked die
US5281852A (en) Semiconductor device including stacked die
US8597981B2 (en) Microelectronic devices and methods for manufacturing microelectronic devices
US7683478B2 (en) Hermetic seal and reliable bonding structures for 3D applications
US8232654B2 (en) Semiconductor package through-electrode suitable for a stacked semiconductor package and semiconductor package having the same
JP3845403B2 (ja) 半導体デバイス
US20190123006A1 (en) Semiconductor structure and method for manufacturing the same
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
US5103290A (en) Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US20080009124A1 (en) Method of forming a semiconductor device
US20060267609A1 (en) Epoxy Bump for Overhang Die
US10950464B2 (en) Electronic device module and manufacturing method thereof
CN105702648A (zh) 芯片封装结构及其制造方法
US8049323B2 (en) Chip holder with wafer level redistribution layer
US6556454B1 (en) High density contact arrangement
US7838336B2 (en) Method and structure for dispensing chip underfill through an opening in the chip
JP2003179125A (ja) 半導体装置の製造方法および分離整列治具
JP7173808B2 (ja) ピックアップツール、および半導体モジュールの製造方法
US10672748B1 (en) Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
TW201517184A (zh) 具有藉由延伸穿過囊封體之連接器所耦接的堆疊端子的微電子組件
KR20050050233A (ko) 반도체 제조공정의 플럭스 돗팅 툴
TW560232B (en) A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US20080191319A1 (en) Semiconductor chip suppressing a void during a die attaching process and semiconductor package including the same