JPWO2018003602A1 - 整列治具、整列方法及び転着方法 - Google Patents
整列治具、整列方法及び転着方法 Download PDFInfo
- Publication number
- JPWO2018003602A1 JPWO2018003602A1 JP2018525080A JP2018525080A JPWO2018003602A1 JP WO2018003602 A1 JPWO2018003602 A1 JP WO2018003602A1 JP 2018525080 A JP2018525080 A JP 2018525080A JP 2018525080 A JP2018525080 A JP 2018525080A JP WO2018003602 A1 JPWO2018003602 A1 JP WO2018003602A1
- Authority
- JP
- Japan
- Prior art keywords
- alignment jig
- semiconductor
- semiconductor chip
- alignment
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
Abstract
Description
しかし、このような間隔の違いは極めて微小なため、各チップは、均等に間隔が広げられたものとされ、計算で導き出される位置(以下、理論上の位置という場合がある)を基準として搬送装置、及びピックアップ装置等の搬送手段によって搬送され、被搭載物上に搭載されて製造物が形成される。その結果、当該製造物におけるチップと被搭載物との相対位置関係が微妙にずれてしまう場合が生じ、ワイヤボンディングの接続位置がずれたり、チップと被搭載物との端子同士の位置がずれたりして、それらの導通が取れなくなり、当該製造物の歩留りを低下させてしまうという不都合を生じる。
なお、このような課題は、半導体装置の製造に係るだけでなく、例えば、緻密な機械部品、及び微細な装飾品等においても発生し得る。
本発明の一態様に係る整列治具によれば、片状体を収容部の壁部に複数回、当接させて整列させる際に、片状体の角部(片状体角部)が、収容部の角部(収容角部)に接触しない。すなわち、この整列治具によれば、片状体を壁部に当接させる際に、片状体が傾くことを防止できる。さらに、この整列治具によれば、ピックアンドプレイス装置よりも簡易な構成で、複数の片状体をまとめて迅速に整列させることができる。
本発明の一態様に係る転着方法によれば、前述の本発明の一態様に係る整列方法により整列させた複数の片状体を支持体に転着させることができる。
本実施形態においては、整列治具を半導体装置の製造工程で使用する態様を例に挙げて説明する。本発明の整列治具の用途は、半導体装置の製造用途に限定されない。
本実施形態においては、片状体として半導体チップを整列させる態様を例に挙げて説明する。本発明の整列治具によって整列させることができる片状体は半導体チップに限定されない。
図1には、本実施形態に係る整列治具100の平面図が示されている。さらに、図1には、整列治具100の一部を拡大する平面図も示されている。
整列治具100は、枠状の本体部110と、半導体チップCPを収容可能な収容部101とを備える。整列治具100は、複数の収容部101を備えている。
本実施形態の整列治具100は、平面視で略正方形状に開口する収容部101が格子状に配列されている枠状の部材である。複数の収容部101は、正方格子状に配列されていることがより好ましい。
本実施形態の本体部110の外形は、円形状に形成されている。本体部110は、外枠110Aと、外枠110Aの内側に形成された内枠110Bとを有する。外枠110Aは、円形状の枠である。内枠110Bは、円形状の外枠110Aの内側において格子状に組まれた枠である。整列治具の剛性を向上させて、整列治具を取り扱い易くする観点から、整列治具100の平面視で、複数の収容部101をそれぞれ区画する格子状の内枠110Bの幅よりも、円形状の外枠110Aの幅の方が大きく形成されていることが好ましい。後述するように、整列治具の本体部の外形は、円形状に限定されず、円形状以外の形状であってもよい。
本実施形態の収容部101は、本体部110の上面側と下面側とを貫通する。すなわち、収容部101は、上面側の開口、及び下面側の開口を有する。そのため、収容部101に半導体チップCPを収容させる際は、整列治具100を保持部材の保持面に載置したり、本体部110の上面側及び下面側の一方に板状部材などを取り付けるなどしたりして、収容部101の一方の開口を塞いでおくことが好ましい。収容部101の一方の開口を塞ぐことで、当該開口を塞ぐ部材によって半導体チップCPが支持される。
本体部110が外枠110Aと内枠110Bとで構成され、かつ、収容部101が本体部110の上面側と下面側とを貫通することで、本実施形態に係る整列治具100を軽量化できる。
収容部101において、第一側壁102aと第二側壁102bとが隣り合い、第二側壁102bと第三側壁102cとが隣り合い、第三側壁102cと第四側壁102dとが隣り合い、第四側壁102dと第一側壁102aとが隣り合っている。
収容部101において、収容角部103は、第一収容角部103a、第二収容角部103b、第三収容角部103c、及び第四収容角部103dで構成される。
収容部101において、第一収容角部103aは、第一側壁102aの端部及び第二側壁102bの端部に位置し、第二収容角部103bは、第二側壁102bの端部及び第三側壁102cの端部に位置し、第三収容角部103cは、第三側壁102cの端部及び第四側壁102dの端部に位置し、第四収容角部103dは、第四側壁102dの端部及び第一側壁102aの端部に位置する。
本実施形態の整列治具100においては、このように半導体チップCPの角部と収容角部103とが接触しないようにするための形状として、4つの収容角部103が壁部102の壁面よりも奥側に窪んだ窪み部104を有する態様を例に挙げて説明する。なお、本発明は、このような窪み部104を有する態様に限定されない。
本実施形態の窪み部104は、半円形状に窪んだ形状であるが、半導体チップCPの角部と収容角部103とが接触しないような形状であれば、特に限定されない。窪み部104の形状としては、例えば、楕円形や多角形などでもよい。また、窪み部104は、本実施形態で説明したように4つの角部に形成されている態様に限定されず、少なくとも1つの収容角部103に窪み部104が形成されていればよい。例えば、1つの窪み部104が形成されている態様の整列治具の場合、窪み部104は、それぞれの収容部101において同じ角部(例えば、第一収容角部103a)に窪み部104が形成されていることが好ましい。
図2A、図2B、及び図2C(これらをまとめて図2と称する場合がある。)には、本実施形態に係る整列治具100を用いて、片状体としての半導体チップCPを整列させる方法を説明する平面図が示されている。
半導体チップCPは、平面視で、矩形状である。半導体チップCPは、第一側面cp1と、第一側面cp1と隣り合う第二側面cp2と、を有する。
図2Aにおいては、複数の半導体チップCPは、整列されていない。
整列治具100を矢印方向2Bに動かすと、収容部101に収容されたそれぞれの半導体チップCPの第一側面cp1と、整列治具100の第一側壁102aとが当接する。その結果、複数の半導体チップCPは、お互いに、矢印方向2Bの配列に関して等間隔に整列される。
矢印方向2Cは、矢印方向2Bと直交することが好ましい。矢印方向2Cに整列治具100を動かす際は、半導体チップCPの第一側面cp1と整列治具100の第一側壁102aとを当接させたまま動かすことが好ましい。
整列治具100を矢印方向2Cに動かすと、収容部101に収容されたそれぞれの半導体チップCPの第二側面cp2と、整列治具100の第二側壁102bとが当接する。第二側面cp2と第二側壁102bとが当接する際に、半導体チップCPのチップ角部cp3が第一収容角部103aに接触せずに、窪み部104に収容される。
半導体チップCPのチップ角部cp3が第一収容角部103aに接触しないため、半導体チップCPの第一側面cp1が第一側壁102aに沿ったまま、第二側面cp2が第二側壁102bに当接する。つまり、半導体チップCPを傾かせることなく、半導体チップCPの互いに隣り合う側面を収容部101の互いに隣り合う壁部に当接させることができる。
その結果、複数の半導体チップCPは、矢印方向2B及び矢印方向2Cの配列に関して等間隔に整列される。
整列治具300は、本実施形態に係る整列治具100と同様に、複数の収容部301を有しており、壁部302及び収容角部303を有する。壁部302は、第一側壁302aと、第一側壁302aと隣り合う第二側壁302bとを有する。ただし、収容角部303の形状が、本実施形態に係る整列治具100の収容角部103と異なり、収容角部303は窪み部104を有しておらず、壁部102の壁面よりも内側に湾曲して張り出している。
図3Bには、整列治具300を図中の矢印方向3Bに動かして、半導体チップCPの側面に収容部301の壁部302を当接させた状態を説明する平面図が示されている。
整列治具300を矢印方向3Bに動かすと、収容部301に収容されたそれぞれの半導体チップCPの第一側面cp1と、整列治具300の第一側壁302aとが当接する。その結果、複数の半導体チップCPは、お互いに、矢印方向3Bの配列に関して等間隔に整列される。
整列治具300を矢印方向3Cに動かすと、収容部301に収容されたそれぞれの半導体チップCPの第二側面cp2と、整列治具300の第二側壁302bとが当接する前に、半導体チップCPのチップ角部cp3が収容角部303の張り出している部分に接触してしまい、半導体チップCPが傾いてしまう。
次に、本実施形態に係る半導体装置の製造方法について説明する。本実施形態では、半導体装置の製造方法の工程中に、前述の半導体チップを整列させる工程(半導体チップ整列工程)を実施する。
半導体ウエハWは、例えば、シリコンウエハであってもよいし、ガリウム・砒素などの化合物半導体ウエハであってもよい。半導体ウエハWの回路面W1に回路W2を形成する方法としては、汎用されている方法が挙げられ、例えば、エッチング法、及びリフトオフ法などが挙げられる。
半導体ウエハWは、予め所定の厚みに研削して、裏面W3を露出させて第一の粘着シート10に貼着されている。半導体ウエハWを研削する方法としては、特に限定されず、例えば、グラインダーなどを用いた公知の方法が挙げられる。半導体ウエハWを研削する際には、回路W2を保護するために、表面保護シートを回路面W1に貼着させる。ウエハの裏面研削は、半導体ウエハWの回路面W1側、すなわち表面保護シート側をチャックテーブル等により固定し、回路が形成されていない裏面側をグラインダーにより研削する。研削後の半導体ウエハWの厚みは、特に限定はされず、通常は、20μm以上500μm以下である。
第一の粘着シート10は、半導体ウエハW及び第一のリングフレームに貼着されていてもよい。この場合、第一の粘着シート10の第一の粘着剤層12の上に、第一のリングフレーム及び半導体ウエハWを載置し、第一のリングフレーム及び半導体ウエハWを軽く押圧し、第一のリングフレーム及び半導体ウエハWを第一の粘着シート10に固定する。
冷却による方法としては、第一の粘着シート10を冷却することにより、第一の粘着剤層12に使用している高分子の結晶構造を変化させ、粘着力を変化させる方法が挙げられる。
図4Bには、第一の粘着シート10に保持された複数の半導体チップCPが示されている。
第一の粘着シート10に保持された半導体ウエハWは、ダイシングにより個片化され、複数の半導体チップCPが形成される。ダイシングには、ダイシングソーなどの切断手段が用いられる。ダイシングの際の切断深さは、半導体ウエハWの厚みと、第一の粘着剤層12の厚みとの合計、並びにダイシングソーの磨耗分を加味した深さに設定する。ダイシングによって、第一の粘着剤層12も半導体チップCPと同じサイズに切断される。さらに、ダイシングによって第一の基材フィルム11にも切込みが形成される場合がある。
また、半導体ウエハWをダイシングする方法は、ダイシングソーを用いる方法に限定されない。例えば、半導体ウエハWをレーザ照射法によりダイシングしてもよい。
図4Cには、複数の半導体チップCPを保持する第一の粘着シート10を引き延ばす工程(第一のエキスパンド工程と称する場合がある。)を説明する図が示されている。
ダイシングにより複数の半導体チップCPに個片化した後、第一の粘着シート10を引き延ばして、複数の半導体チップCP間の間隔を拡げる。第一のエキスパンド工程において第一の粘着シート10を引き延ばす方法は、特に限定されない。第一の粘着シート10を引き延ばす方法としては、例えば、環状のエキスパンダ、又は円状のエキスパンダを第一の粘着シート10に押し当てて、第一の粘着シート10を引き延ばす方法、及び把持部材などを用いて第一の粘着シート10の外周部を掴んで、第一の粘着シート10を引き延ばす方法などが挙げられる。
図5Aには、第一のエキスパンド工程の後に、複数の半導体チップCPを第二の粘着シート20に転写する工程(第一の転写工程と称する場合がある。)を説明する図が示されている。第一の粘着シート10を引き延ばして複数の半導体チップCP間の距離を距離D1に拡げた後、半導体チップCPの回路面W1に第二の粘着シート20を貼着する。
第二の基材フィルム21の材質は、特に限定されない。第二の基材フィルム21の材質としては、例えば、第一の基材フィルム11について例示した材質と同様の材質が挙げられる。
例えば、第一のエキスパンド工程において伸び易い方向(第一の方向と称する場合がある。)に沿って延びる延び量と、第一の方向と直交する方向(第一の方向よりも伸びにくい方向。第二の方向と称する場合がある。)に沿って延びる延び量と、が異なる場合に、第二の基材フィルム21の伸び易い方向を第二の方向に合わせることで、第二のエキスパンド工程において第二の方向の延び量を第一の方向よりも大きくすることができ、複数の半導体チップCP間の間隔をより均一に調整できる。例えば、格子状の分割予定ラインに沿って複数の半導体チップCPに個片化した場合には、この態様によれば、上下方向及び左右方向において複数の半導体チップCP間の間隔がより均一に拡張される。
図5Bには、複数の半導体チップCPを保持する第二の粘着シート20を引き延ばす工程(第二のエキスパンド工程と称する場合がある。)を説明する図が示されている。
第二のエキスパンド工程では、複数の半導体チップCP間の間隔をさらに拡げる。第二のエキスパンド工程において第二の粘着シート20を引き延ばす方法は、特に限定されない。第二の粘着シート20を引き延ばす方法としては、例えば、環状のエキスパンダ、又は円状のエキスパンダを第二の粘着シート20に押し当てて、第二の粘着シート20を引き延ばす方法、及び把持部材などを用いて第二の粘着シート20の外周部を掴んで、第二の粘着シート20を引き延ばす方法などが挙げられる。
図6Aには、第二のエキスパンド工程の後に、複数の半導体チップCPを保持部材の保持面に転写させる工程(第二の転写工程と称する場合がある。)を説明する図が示されている。
図6Aには、保持部材200に転写された複数の半導体チップCPが示されている。保持部材200は、半導体チップCPを吸着保持可能な保持面201を有する。半導体チップCPは、保持面201において、図示しない減圧手段によって吸着保持される。保持面201は、平坦な面であることが好ましく、半導体チップCPを吸着保持できるように複数の吸引孔を有することが好ましい。減圧手段としては、例えば、減圧ポンプ及び真空エジェクタ等が挙げられる。第二の転写工程においては、第二の粘着シート20に保持された複数の半導体チップCPの裏面W3を保持面201に向けて載置する。保持面201に載置された複数の半導体チップCPは、その裏面W3が保持面201に当接している。減圧手段を駆動させることで、複数の半導体チップCPは、保持面201に吸着保持される。複数の半導体チップCPを保持面201に吸着保持させた後に、第二の粘着シート20を剥離することが好ましい。
図6Bには、整列治具100を保持部材200の保持面201に載置する工程(治具載置工程と称する場合がある。)を説明する図が示されている。
保持面201に保持されている半導体チップCPを収容部101に収容させるように、整列治具100を保持面201に載置する。整列治具100が保持部材200の保持面201に載置されることによって、収容部101の下面側の開口が塞がれた状態となる。
治具載置工程においても、複数の半導体チップCPを保持面201に吸着保持させておくことが好ましい。
ダイシング後の半導体チップCPが格子状に配列されている場合、収容部101に半導体チップCPを収容し易くする観点から、格子状に収容部101が配列された整列治具100を用いることが好ましい。
治具載置工程の後、整列治具100を用いて複数の半導体チップCPを整列させる半導体チップ整列工程を実施する。半導体チップ整列工程は、前述の半導体チップの整列方法と同様に実施することができる。
本実施形態では、整列治具100を動かして半導体チップCPの側面に収容部101の壁部102を当接させる方法の態様を例に挙げて説明する。
まず、把持手段を用いて整列治具100の本体部110の外枠110Aを把持する。把持手段は、図示しない駆動装置と接続されている。この駆動装置により整列治具100を移動させて、半導体チップCPの側面に整列治具100の壁部102を当接させる。整列治具100を移動させる順番及び方向は、前述の図2Bの矢印方向2B及び図2Cの矢印方向2Cの順番及び方向に限定されない。駆動装置は、整列治具100を保持面201に沿って、任意の方向へ移動可能に構成されていることが好ましい。整列治具100を移動させる際は、整列治具100を保持面201から離間させて、保持面201に沿って移動させることが好ましい。また、保持面201に接触させたまま整列治具100を移動させてもよい。
半導体チップ整列工程を実施する間は、保持部材200の減圧手段による吸着保持を解除したり、吸着保持力を低下させたりすることにより、半導体チップCPを移動させ易くすることができる。なお、駆動装置は、図示しない検知手段を有していてもよい。検知手段にて保持面201に載置された半導体チップCPの位置を検知させてもよい。駆動装置は、検知手段の検知結果に基づいて半導体チップCPの移動量や移動方向を制御する制御手段を有していてもよい。駆動装置において、把持手段、検知手段、及び制御手段を連動させてもよい。
また、複数の半導体チップCPを整列させる方法としては、整列治具100及び保持部材200の両方を移動させて、整列治具100と半導体チップCPとを当接させる方法でもよい。この方法の場合も、保持部材200の減圧手段による吸着保持を解除したり、吸着保持力を低下させたりすることが好ましい。
図7Aには、半導体チップ整列工程において整列された半導体チップCPを第四の粘着シートとしての表面保護シート40に転写する工程(第三の転写工程と称する場合がある。)を説明する図が示されている。
整列された複数の半導体チップCPの回路面W1に表面保護シート40を貼着する。本実施形態では、半導体チップCPを表面保護シート40に貼着させるが、整列治具100を表面保護シート40に貼着させない。
表面保護シート40の材質は、特に限定されない。第四の基材フィルム41の材質としては、例えば、第一の基材フィルム11について例示した材質と同様の材質が挙げられる。
第四の粘着剤層42は、第四の基材フィルム41に積層されている。第四の粘着剤層42に含まれる粘着剤は、特に限定されず、様々な種類の粘着剤を第四の粘着剤層42に適用できる。第四の粘着剤層42に含まれる粘着剤としては、例えば、第一の粘着剤層12について説明した粘着剤と同様の粘着剤が挙げられる。なお、粘着剤の種類は、用途及び貼着される被着体の種類等を考慮して選択される。第四の粘着剤層42にも、エネルギー線重合性化合物が配合されていてもよい。
図7Bには、表面保護シート40によって保持された複数の半導体チップCPを封止する工程(封止工程と称する場合がある。)を説明する図が示されている。
回路面W1を残して複数の半導体チップCPを、封止部材60によって覆うことにより封止体3が形成される。複数の半導体チップCPの間にも封止部材60が充填されている。本実施形態では、表面保護シート40により回路面W1及び回路W2が覆われているので、封止部材60で回路面W1が覆われることを防止できる。
封止部材60で複数の半導体チップCPを覆う方法は、特に限定されない。例えば、金型内に、表面保護シート40で回路面W1を覆ったまま複数の半導体チップCPを収容し、金型内に流動性の樹脂材料を注入し、樹脂材料を硬化させる方法を採用してもよい。また、シート状の封止樹脂を複数の半導体チップCPの裏面W3を覆うように載置し、封止樹脂を加熱することで、複数の半導体チップCPを封止樹脂に埋め込ませる方法を採用してもよい。封止部材60の材質としては、例えば、エポキシ樹脂などが挙げられる。封止部材60として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマー、無機充填材、及び硬化促進剤などが含まれていてもよい。
図8A、図8B及び図8C(これらをまとめて図8と称する場合がある。)、並びに図9A、図9B及び図9C(これらをまとめて図9と称する場合がある。)には、複数の半導体チップCPを用いて半導体パッケージを製造する工程を説明する図が示されている。本実施形態は、このような半導体パッケージの製造工程を含んでいることが好ましい。
図8Aには、表面保護シート40を剥離した後の封止体3の断面図が示されている。本実施形態では、表面保護シート40が剥離された後の封止体3に再配線層を形成する再配線層形成工程をさらに含むことが好ましい。再配線層形成工程においては、露出した複数の半導体チップCPの回路W2と接続する再配線を、回路面W1の上及び封止体3の面3Sの上に形成する。再配線の形成に当たっては、まず、絶縁層を封止体3に形成する。
図9Bには、封止体3の外部電極パッド5Aに外部端子電極を接続させる工程を説明する断面図が示されている。第二の絶縁層62から露出する外部電極パッド5Aに、はんだボール等の外部端子電極7を載置し、はんだ接合などにより、外部端子電極7と外部電極パッド5Aとを電気的に接続させる。はんだボールの材質は、特に限定されず、例えば、含鉛はんだ及び無鉛はんだ等が挙げられる。
図9Cには、外部端子電極7が接続された封止体3を個片化する工程(第二のダイシング工程と称する場合がある。)を説明する断面図が示されている。この第二のダイシング工程では、封止体3を半導体チップCP単位で個片化する。封止体3を個片化する方法は、特に限定されない。例えば、前述の半導体ウエハWをダイシングした方法と同様の方法を採用して、封止体3を個片化できる。封止体3を個片化する工程は、封止体3をダイシングシート等の粘着シートに貼着させて実施してもよい。
本実施形態では、個片化された半導体パッケージ1を、プリント配線基板等に実装する工程を含むことも好ましい。
本実施形態に係る整列治具100及び整列方法によれば、簡易かつ迅速に、複数の半導体チップCPをより均等な間隔で整列させることができる。
次に、本発明の第2実施形態について説明する。なお、以下の説明では、既に説明した部分と同一の部分については、その説明を省略する。
以下、本実施形態に係る半導体装置の製造方法について説明する。
図10Aには、半導体ウエハWの回路面W1側から所定深さの溝を形成する工程(溝形成工程と称する場合がある。)を説明する図が示されている。
半導体ウエハWは、第一の面としての回路面W1を有する。回路面W1には、回路W2が形成されている。
本実施形態では、次の研削工程において半導体ウエハWを研削する前に、半導体ウエハWの回路面W1に保護シート30を貼着する。保護シート30は、回路面W1及び回路W2を保護する。
図10Cには、溝W5を形成し、保護シート30を貼着した後、半導体ウエハWの第二の面としての裏面W6を研削する工程(研削工程と称する場合がある。)を説明する図が示されている。
保護シート30を貼着した後、グラインダー50を用いて、裏面W6側から半導体ウエハWを研削する。研削により、半導体ウエハWの厚みが薄くなり、最終的に半導体ウエハWは、複数の半導体チップCPへ分割される。溝W5の底部が除去されるまで裏面W6側から研削を行い、半導体ウエハWを回路W2ごとに個片化する。その後、必要に応じてさらに裏面研削を行い、所定厚さの半導体チップCPを得ることができる。本実施形態では、第三の面としての裏面W3が露出するまで研削する。
図11Aには、研削工程の後、第二の粘着シート20を、複数の半導体チップCPに貼付する工程(貼付工程と称する場合がある。)を説明する図が示されている。
第二の粘着シート20は、半導体チップCPの裏面W3に貼着される。第二の粘着シート20は、第二の基材フィルム21と、第二の粘着剤層22とを有する。第二の粘着シート20は、第1実施形態と同様である。
図11Bには、第二の粘着シート20を複数の半導体チップCPに貼付した後に、保護シート30を剥離する工程(剥離工程と称する場合がある。)を説明する図が示されている。保護シート30を剥離すると、複数の半導体チップCPの回路面W1が露出する。本実施形態では、図11Bに示されているように、先ダイシング法によって分割された半導体チップCP間の距離をD3とする。距離D3は、例えば、15μm以上110μm以下であることが好ましい。
図11Cには、複数の半導体チップCPを保持する第二の粘着シート20を引き延ばす工程を説明する図が示されている。
エキスパンド工程では、複数の半導体チップCP間の間隔をさらに拡げる。エキスパンド工程において第二の粘着シート20を引き延ばす方法は、特に限定されない。第二の粘着シート20を引き延ばす方法としては、例えば、環状のエキスパンダ、又は円状のエキスパンダを第二の粘着シート20に押し当てて第二の粘着シート20を引き延ばす方法、及び把持部材などを用いて第二の粘着シート20の外周部を掴んで、第二の粘着シート20を引き延ばす方法などが挙げられる。
本実施形態では、図11Cに示されているように、エキスパンド工程後の半導体チップCP間の距離をD4とする。距離D4は、距離D3よりも大きい。距離D4は、例えば、200μm以上5000μm以下であることが好ましい。
図12Aには、エキスパンド工程後に、半導体チップCPを第四の粘着シートとしての表面保護シート40に転写する工程(第四の転写工程と称する場合がある。)を説明する図が示されている。表面保護シート40は、第1実施形態と同様である。
第四の転写工程において、複数の半導体チップCPの回路面W1に表面保護シート40を貼着する。
図12Bには、第二の粘着シート20を複数の半導体チップCPから剥がす工程を説明する図が示されている。第二の粘着シート20を剥がすことにより、半導体チップCPの裏面W3を露出させる。
第二の粘着シート20を剥がし、半導体チップCPの裏面W3を露出させた後、第1実施形態の第二の転写工程と同様に、複数の半導体チップCPを保持部材200の保持面201に転写させる工程を実施する。
本実施形態によれば、第1実施形態と同様の効果を奏する。
さらに、本実施形態によれば、いわゆる先ダイシング法によって半導体ウエハWを複数の半導体チップCPに分割するため、個片化された時の半導体チップCPの整列状態の乱れを防止できる。
さらに、本実施形態によれば、先ダイシング法によって個片化された複数の半導体チップCPを第二の粘着シート20に貼付し、この第二の粘着シート20を引き延ばして、複数の半導体チップCP同士の間隔を拡げることができる。エキスパンド工程においても、複数の半導体チップCPの整列状態の乱れを防止できる。
次に、本発明の第3実施形態について説明する。なお、以下の説明では、既に説明した部分と同一の部分については、その説明を省略する。
図13Aには、表面保護シート40の第四の粘着剤層42に枠部材400を貼着させる工程(枠部材貼着工程と称する場合がある。)を説明する図が示されている。
枠部材貼着工程は、第一実施形態の図7Aに示す第三の転写工程を実施した後に実施されることが好ましい。枠部材貼着工程において、半導体チップCPが転写された表面保護シート40に枠部材400を貼着させる。表面保護シート40は、第1実施形態と同様である。
本実施形態に係る枠部材400は、格子状に形成され、複数の開口部401を有する。枠部材400は、耐熱性を有する材質で形成されていることが好ましい。枠部材400の材質としては、例えば、金属、及び耐熱性樹脂が挙げられる。金属としては、例えば、銅、及びステンレス等が挙げられる。耐熱性樹脂としては、ポリイミド樹脂、及びやガラスエポキシ樹脂等が挙げられる。
開口部401は、枠部材400の表裏面を貫通する孔である。開口部401の形状は、半導体チップCPを枠内に収容可能であれば、特に限定されない。開口部401の孔の深さも、半導体チップCPを収容可能であれば、特に限定されない。
枠部材400を表面保護シート40に貼着する際は、それぞれの開口部401に半導体チップCPが収容されるように第四の粘着剤層42に枠部材400を貼り合せる。
図13Bには、表面保護シート40に貼着された半導体チップCP及び枠部材400を封止する工程を説明する図が示されている。
封止樹脂63の材質は、熱硬化性樹脂であり、例えば、エポキシ樹脂などが挙げられる。封止樹脂63として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマー、無機充填材、及び硬化促進剤などが含まれていてもよい。
封止樹脂63を用いて半導体チップCP及び枠部材400を覆うことにより封止体3Dが形成される。
封止樹脂63で半導体チップCP及び枠部材400を封止する方法は、特に限定されない。例えば、シート状の封止樹脂を用いる方法が挙げられる。半導体チップCP及び枠部材400を覆うようにシート状の封止樹脂を載置し、封止樹脂を加熱硬化させて、封止樹脂層を形成する。
シート状の封止樹脂を用いる場合には、真空ラミネート法により半導体チップCP及び枠部材400を封止することが好ましい。この真空ラミネート法により、半導体チップCPと枠部材400との間に空隙が生じることを防止できる。真空ラミネート法による加熱硬化の温度条件範囲は、例えば、80℃以上120℃以下である。
本実施形態によれば、第1実施形態と同様の効果を奏する。
さらに、本実施形態によれば、封止体3Dの内部に半導体チップCPだけでなく、枠部材400も封止されているため、封止体3Dの剛性が向上する。その結果、多数の半導体チップCPを比較的広い面積で封止する際にも、本実施形態によれば、半導体パッケージの反りを抑制できる。
次に、本発明の第4実施形態について説明する。なお、以下の説明では、既に説明した部分と同一の部分については、その説明を省略する。
図14Aには、整列治具100を保持部材200の保持面201に載置する工程を説明する図が示されている。本実施形態の治具載置工程は、予め保持面201に複数の半導体チップCPが転写されていない点で、第1実施形態の治具載置工程と相違する。本実施形態において、整列治具100を保持面201に吸着保持させておくことが好ましい。
本実施形態の治具載置工程は、その他の点について第1実施形態と同様であるため、説明を省略する。
図14Bには、第一実施形態で説明した第二のエキスパンド工程(図5B参照)の後に、複数の半導体チップCPを保持部材200の保持面201に転写させる工程を説明する図が示されている。
本実施形態の転写工程は、予め保持面201に整列治具100が載置されている点で、第1実施形態の第二の転写工程と相違する。本実施形態の転写工程においては、第二の粘着シート20に保持された複数の半導体チップCPの裏面W3を保持面201に向けて載置する。半導体チップCPは、整列治具100の収容部101に収容されるように載置する。本実施形態において、整列治具100を保持面201に吸着保持させておくことで、転写工程を実施する際に整列治具100が保持面201の上を移動することを防止できる。本実施形態の転写工程において、整列治具の移動を防止することにより、半導体チップCPと整列治具100との接触を防止できる。
図14Cには、半導体チップCPを保持面に載置した後に、第二の粘着シート20を半導体チップCPから剥離する工程を説明する図が示されている。
第二の粘着シート20を剥離する際は、減圧手段を駆動させて複数の半導体チップCPを保持面201に吸着保持させておくことが好ましい。さらに、第二の粘着シート20を剥離する際は、整列治具100も保持面201に吸着保持させておくことが好ましい。
本実施形態によれば、第1実施形態と同様の効果を奏する。
次に、本発明の第5実施形態について説明する。なお、以下の説明では、既に説明した部分と同一の部分については、その説明を省略する。
図15Aには、半導体チップ整列工程において整列された半導体チップCP及び整列治具100を表面保護シート40に転写する工程を説明する図が示されている。
本実施形態の転写工程は、第一実施形態又は第三実施形態の半導体チップ整列工程を実施した後に実施されることが好ましい。
本実施形態の転写工程において、整列された複数の半導体チップCPの回路面W1及び整列治具100に表面保護シート40を貼着する。表面保護シート40を貼着するときは、複数の半導体チップCP及び整列治具100を保持面201に吸着保持させておくことが好ましい。
貼着後、保持部材200の保持面201から、半導体チップCP及び整列治具100を離間させる。半導体チップCP及び整列治具100を保持面201から離間させるときは、保持面201による吸着保持を解除したり、吸着保持力を低下させたりすることが好ましい。
図15Bには、表面保護シート40によって保持された複数の半導体チップCP及び整列治具100を封止する工程を説明する図が示されている。
半導体チップCP及び整列治具100を、封止部材60によって覆うことにより封止体3Eが形成される。整列治具100の収容部101に収容された半導体チップCPの周囲にも封止部材60が充填されている。封止方法は、前述と同様である。
本実施形態によれば、第1実施形態と同様の効果を奏する。
さらに、本実施形態によれば、封止体3Eの内部に半導体チップCPだけでなく、整列治具100も封止されているため、封止体3Eの剛性が向上する。その結果、多数の半導体チップCPを比較的広い面積で封止する際にも、本実施形態によれば、半導体パッケージの反りを抑制できる。
次に、本発明の第6実施形態について説明する。なお、以下の説明では、既に説明した部分と同一の部分については、その説明を省略する。
本実施形態では、支持体上に再配線層を形成し、当該再配線層と、封止体の内部に封止されている半導体チップとを電気的に接続させる工程を含む。本実施形態で説明する半導体パッケージの製造工程は、RDL−Firstと称される場合がある。RDLは、Redistribution Layerの略称である。
支持基板81の材質としては、例えば、ガラス、及びシリコンウエハが挙げられる。支持基板81の表面は平滑であることが好ましい。
剥離層82は、剥離性を有する材質で形成されている。例えば、支持基板81の上に剥離テープをラミネートすることにより剥離層82を形成することができる。剥離テープは、例えば、剥離基材と、剥離剤層と、を有することが好ましい。このような構成の剥離テープを用いる場合、剥離剤層が表面に露出するように支持基板81の表面にラミネートする。剥離基材と支持基板81とを貼着させる方法は、特に限定されない。例えば、剥離基材と支持基板81との間に粘着剤層を介在させることにより、剥離テープと支持基板81とを貼着することができる。
また、剥離層82の上には、必要に応じて、金属膜が形成されていてもよい。金属膜は、例えば、スパッタリング法により形成できる。金属膜を構成する金属としては、例えば、チタン及びアルミニウムからなる郡から選択される金属が挙げられる。剥離層82の上に金属膜が形成されている場合、金属膜の上に後述する再配線層が形成される。
図16Bには、支持体80の剥離層82の上に再配線層RDLを形成する工程を説明する図が示されている。
再配線層RDLは、絶縁性樹脂層83と、絶縁性樹脂層83によって覆われた再配線84と、を有する。
再配線層形成工程においては、再配線84と、再配線84を覆う絶縁性樹脂層83とを形成する。再配線層RDLは、公知の再配線層形成方法を採用することによっても形成できる。また、再配線層RDLは、RDL−Firstの製造工程における再配線層の形成方法を採用することによっても形成できる。また、再配線層RDLは、第1実施形態で述べた再配線層の形成方法と同様の方法を採用することによっても形成できる。
内部電極パッド84Aは、支持体80に再配線層RDLが形成された第1積層体80Aにおいて、当該第1積層体80Aの表面側に位置している。第1積層体80Aにおいて、内部電極パッド84Aは、露出している。
外部電極パッド84Bは、第1積層体80Aにおいて、当該第1積層体80Aの内部に位置している。外部電極パッド84Bは、第1積層体80Aの内部において、剥離層82と対向している。第1積層体80Aにおいて、外部電極パッド84Bは、露出していない。
図16Cには、第1積層体80Aの内部電極パッド84Aに、バンプ85を形成する工程を説明する図が示されている。
バンプ形成工程においては、内部電極パッド84Aに、はんだボール等を載置し、はんだ接合などにより、バンプ85と内部電極パッド84Aとを電気的に接続させる。はんだボールの材質は、特に限定されず、例えば、含鉛はんだ及び無鉛はんだ等が挙げられる。
第1積層体80Aに複数のバンプ85を形成した後に、複数のバンプ85を覆うように第1積層体80Aの表面に封止樹脂膜86を貼り付ける。封止樹脂膜86としては、例えば、NCF(Non Conductivity Film)が挙げられる。
図17Aには、第1実施形態に係る半導体チップ整列方法により整列させた複数の半導体チップCPを封止した封止体3Aが示されている。
封止体3Aは、第1実施形態と同様に形成できる。なお、図17Aに示されている封止体3A、及び図7Bに示されている封止体3において、説明の都合上、封止されている半導体チップCPの数が異なる。封止体3Aも、半導体チップ整列工程を実施した後に封止工程を実施することにより、封止体3と同様にして形成できる。
半導体チップCPを封止後、表面保護シート40を剥離することにより、半導体チップCPの回路面W1及び内部端子電極W4が露出する封止体3Aが得られる。
また、本実施形態における封止体は、第3実施形態の封止体3Dのように半導体チップCPだけでなく、枠部材400も封止された封止体であってもよい。
また、本実施形態における封止体は、第5実施形態の封止体3Eのように半導体チップCPだけでなく、整列治具100も封止された封止体であってもよい。
図17Bには、封止体3Aの半導体チップCPと第1積層体80Aの内部電極パッド84Aとを電気的に接続する工程を説明する図が示されている。なお、この接続工程は、フリップチップ方式の接続方法によって実施できる。
本実施形態の接続工程においては、封止体3Aの内部端子電極W4が露出している面と、第1積層体80Aのバンプ85を覆う封止樹脂膜86が形成されている面と、を対向させる。続いて、封止体3Aの複数の内部端子電極W4の位置と、第1積層体80Aの複数のバンプ85との位置とがそれぞれ合うように位置制御を行う。
位置制御の後、封止体3Aを第1積層体80Aに押し当てて、半導体チップCPの内部端子電極W4を封止樹脂膜86に入り込ませ、内部端子電極W4とバンプ85とを接触させる。内部端子電極W4とバンプ85とを接触させることにより、封止体3Aと第1積層体80Aとが貼り合された第2積層体80Bが形成される。
封止体3A側及び第1積層体80A側から圧着部材を用いて第2積層体80Bを挟み込んで、第2積層体80Bを、所定時間、加熱及び圧着する。圧着部材としては、圧着板が挙げられる。圧着板の材質としては、金属、又は樹脂が挙げられる。
第2積層体80Bを加熱圧着することにより、内部端子電極W4と内部電極パッド84Aとは、バンプ85を介して電気的に接続され、封止樹脂膜86は、硬化する。
この接続工程により、封止体3Aと第1積層体80Aとの間に封止樹脂膜86が充填されるので、内部端子電極W4とバンプ85との電気的接続が補強される。
図18Aには、第2積層体80Bから、支持体80を剥離する工程を説明する図が示されている。
第2積層体80Bから支持体80を剥離すると、再配線84の外部電極パッド84Bが露出する。第2積層体80Bから支持体80を剥離することにより、再配線層RDLと封止体3Aとが積層された第3積層体80Cが得られる。
図18Bには、第3積層体80Cに外部端子電極を接続させる工程を説明する図が示されている。
第3積層体80Cの外部電極パッド84Bに、はんだボール等の外部端子電極87を載置し、はんだ接合などにより、外部端子電極87と外部電極パッド84Bとを電気的に接続させる。はんだボールの材質は、特に限定されず、例えば、含鉛はんだ及び無鉛はんだ等が挙げられる。
図18Cには、外部端子電極87が接続された第3積層体80Cを個片化する工程を説明する図が示されている。
このダイシング工程では、第3積層体80Cを半導体チップCP単位で個片化する。第3積層体80Cを個片化する方法は、特に限定されない。例えば、前述の半導体ウエハWをダイシングした方法と同様の方法を採用して、第3積層体80Cを個片化できる。第3積層体80Cを個片化する工程は、第3積層体80Cをダイシングシート等の粘着シートに貼着させて実施してもよい。
第3積層体80Cを個片化することで、半導体チップCP単位の半導体パッケージ1Aが製造される。
本実施形態によれば、第1実施形態と同様の効果を奏する。
本実施形態においても第1実施形態と同様に半導体チップ整列工程を実施し、整列治具100を用いた整列方法を実施するため、複数の半導体チップCPを均等な間隔で整列させた後で、封止工程や半導体パッケージ工程を実施できる。
そのため、封止体3Aにおいては、複数の半導体チップCPがより均等な間隔で封止されている。さらに、複数の半導体チップCPが均等な間隔で封止されているため、封止体3Aの複数の内部端子電極W4の位置と、第1積層体80Aの複数のバンプ85との位置とを合わせ易く、さらに、接続位置の位置ずれも抑制できる。
次に、本発明の第7実施形態について説明する。なお、以下の説明では、既に説明した部分と同一の部分については、その説明を省略する。
第1実施形態においては半導体チップ整列工程の後に整列された半導体チップCPを表面保護シート40に転写する工程(第三の転写工程)を実施するのに対し、本実施形態に係る転着方法は、整列された半導体チップCPを、表面保護シート40に代えて粘着面を有する硬質支持体に転着させる点で、第1実施形態と本実施形態とは主に相違する。
図19A及び図19Bには、粘着面を有する硬質支持体に半導体チップCPを転着させる方法を説明する図が示されている。
図19Aには、硬質基材500と、硬質基材500の表面に形成された粘着層501とを有する硬質支持体500Aが示されている。粘着層501の外表面が粘着面502に相当する。
硬質基材500としては、例えば、ガラス等で形成された基材を用いることができる。硬質基材500は、耐熱性を有することが好ましい。例えば、加熱によって硬質基材500が変形する温度は、加熱によって粘着シートが変形する温度に比べて高いことが好ましい。
粘着層501は、粘着剤を含有している。粘着層501に含まれる粘着剤は、特に限定されず、様々な種類の粘着剤を粘着層501に適用できる。粘着層501に含まれる粘着剤としては、例えば、ゴム系、アクリル系、シリコーン系、ポリエステル系、及びウレタン系等が挙げられる。なお、粘着剤の種類は、用途及び貼着される被着体の種類等を考慮して選択される。粘着層501にエネルギー線重合性化合物が配合されている場合には、粘着層501に硬質基材500側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、粘着層501の凝集力が高まり、粘着層501と半導体チップCPとの間の粘着力を低下、又は消失させることができる。エネルギー線としては、例えば、紫外線(UV)及び電子線(EB)等が挙げられ、紫外線が好ましい。粘着層501と半導体チップCPとの間の粘着力を低下、又は消失させる方法としては、例えば、第1実施形態と同様に、エネルギー線照射による方法、加熱による方法、加熱及びエネルギー線照射による方法、並びに冷却による方法のいずれかの方法が挙げられる。
本実施形態では、半導体チップ整列工程において整列された半導体チップCPを硬質支持体500Aの粘着面502、又は硬質支持体500Bの粘着面43に転着させる。
図19A及び図19Bには、整列治具100を貼着させない態様が例示されているが、整列後の半導体チップCPと共に整列治具100を硬質支持体に転着させてもよい。
本実施形態によれば、第1実施形態と同様の効果を奏する。
さらに、硬質基材500の耐熱性は、表面保護シート等の粘着シートに比べて高いので、本実施形態によれば、半導体チップCPが転着された硬質支持体を、高温加熱が必要な工程に用いることができる。また、硬質基材500は、表面保護シート等に比べて、硬い材質で形成されているので、本実施形態によれば、半導体パッケージ等の製造工程において半導体チップCPをより安定的に支持及び搬送することができる。
本発明は、上述の実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、上述の実施形態を変形した態様などを含む。
また、例えば、整列治具の本体部の外形は、第1実施形態で説明したような円形状に限定されず、円形以外の形状としては、例えば、矩形、正方形、又は楕円形等が挙げられる。
また、保持面を動かす方向は、水平方向に限られず、例えば、保持面を傾斜させることによって、半導体チップCPを移動させて、整列治具の壁部に当接させるようにしてもよい。
例えば、回路面W1が回路面保護シートにより保護された状態で、溝W5の形成を行えば、切削屑による回路面W1や回路W2の汚染や破損を防止できる。この場合、回路面保護シート側から切込みを入れ、回路面保護シートを完全に切断し、半導体ウエハWの回路面W1から、半導体ウエハWの厚さよりも浅い深さの切込みを入れて、溝W5を形成する。さらに、この態様において、研削する前に、保護シート30側に、第一の粘着シート10を貼着してもよい。第一の粘着シート10を貼着した後、グラインダー50を用いて、裏面W6側から半導体ウエハWを研削する。第一の粘着シート10は、第一の基材フィルム11と、第一の粘着剤層12とを有する。第一の粘着剤層12は、第一の基材フィルム11に積層されている。第一の粘着シート10は、半導体ウエハWと略同形状となるように、予めカットしてあってもよく、また半導体ウエハWよりも大きな第一の粘着シート10を準備し、半導体ウエハWに貼着後、半導体ウエハWと同形状にカットしてもよい。また、この態様において、第一の粘着剤層12には、後の工程で、切断された保護シート30も一緒に剥離できるように、比較的、粘着力の強い粘着剤が含まれていることが好ましい。第一の基材フィルム11は、剥離する際に伸びないように、ポリエチレンテレフタレートのように、比較的、高い剛性を有することが好ましい。
前記片状体は、第一側面と、前記第一側面と隣り合う第二側面と、前記第一側面の端部及び前記第二側面の端部に位置する片状体角部と、を有し、
前記整列治具は、片状体を収容可能な複数の収容部を備え、前記収容部は、壁部と、収容角部と、を有し、
前記壁部は、第一側壁と、前記第一側壁と隣り合う第二側壁と、を有し、
前記収容角部は、前記第一側壁の端部及び前記第二側壁の端部に位置し、
前記収容角部は、前記第一側壁の面、及び前記第二側壁の面よりも奥側に窪んだ窪み部を有し、
前記片状体の前記第一側面と前記収容部の前記第一側壁とを当接させる工程と、
前記片状体の前記第二側面と前記収容部の前記第二側壁とを当接させる工程と、
前記片状体の前記片状体角部を、前記収容角部の前記窪み部に収容させる工程と、を含む整列方法。
この整列方法によれば、簡易かつ迅速に、複数の片状体をより均等な間隔で整列させることができる。
以下、実施例を挙げて本発明をさらに詳細に説明する。本発明はこれら実施例に何ら限定されない。
参考例1として、前記実施形態中、図3Aで説明した参考例に係る整列治具を用いた整列方法を実施した。参考例1では整列治具を変えた以外は実施例1と同様の操作を行った。本実施例(実施例1及び参考例1)で用いた整列治具収容部の内寸(対向する側壁間の距離)及び整列治具の格子枠幅、並びに本実施例で用いた半導体チップの寸法は以下の通りである。なお、実施例1で用いた整列治具の窪み部の形状は、直径が約0.4mmの半円形とした。
実施例1及び参考例1の各整列方法を実施後、半導体チップがどの程度、等間隔に整列されているか比較した。
・整列治具収容部の内寸:4.6mm×4.6mm
・整列治具の格子枠幅 :0.4mm
・半導体チップの寸法 :3mm×3mm、厚さ350μm
3つの収容エリアの内、1つの収容エリア(第1エリア)を選定し、第1エリアを基準とし、その他の2つのエリアを第2エリア及び第3エリアとした。
基準とした第1エリアのX軸方向及びY軸方向と、第2エリアのX軸方向及びY軸方向のズレ量が最少になるように収容エリアの角度(傾き)を変えずにデータ上で重ね合わせた。第1エリア及び第3エリアについても、上述と同様にデータ上で重ね合わせた。
重ね合わせ後、第1エリアの16箇所の収容部と、第2エリア又は第3エリアの16箇所の収容部とで各エリア同士でそれぞれ対応する収容部に収容された半導体チップの座標を比較した。ここでは、第1エリアの半導体チップの座標を基準にして、当該基準座標から第2エリアの半導体チップの座標がどの程度ずれているか計算した。同様に、第1エリアを基準にして、第3エリアの半導体チップの座標がどの程度ずれているか計算した。
表1に、実施例1及び参考例1の整列方法を実施後に計算した、X軸方向、Y軸方向、及び傾きのばらつき量の計算結果を示す。
なお、傾きとは、第1エリアの半導体チップの対角線を結んだ線を基準として、第2エリア又は第3エリアの半導体チップの対角線を結んだ線とを比較し、その傾き度合を示す。
第1実施形態以外の実施形態や実施形態の変形などにおいて説明した整列治具及び整列方法によっても、第1実施形態と同様に、参考例1と比較して複数の半導体チップをより均等な間隔で整列させることができる。
Claims (6)
- 片状体を収容可能な収容部を複数備える整列治具であって、
前記収容部の収容角部は、複数の前記収容部に前記片状体をそれぞれ収容させて前記収容部の壁部に前記片状体を当接させた際に、前記片状体の片状体角部が前記収容角部に接触しないように形成されている、
ことを特徴とする整列治具。 - 請求項1に記載の整列治具であって、
複数の前記収容部は、格子状に配列されている、
ことを特徴とする整列治具。 - 請求項1又は請求項2に記載の整列治具であって、
前記片状体は、
第一側面と、
前記第一側面と隣り合う第二側面と、を有し、
前記片状体角部は、前記第一側面の端部及び前記第二側面の端部に位置し、
前記収容部の前記壁部は、
第一側壁と、
前記第一側壁と隣り合う第二側壁と、を有し、
前記収容角部は、前記第一側壁の端部及び前記第二側壁の端部に位置し、
前記収容角部は、前記第一側壁の面、及び前記第二側壁の面よりも奥側に窪んだ窪み部を有し、
前記片状体の前記第一側面と前記収容部の前記第一側壁とを当接させ、さらに前記片状体の前記第二側面と前記収容部の前記第二側壁とを当接させた際に、前記片状体の前記片状体角部は、前記収容角部の前記窪み部に収容される、
ことを特徴とする整列治具。 - 請求項1から請求項3のいずれか一項に記載の整列治具であって、
複数の前記収容部は、正方格子状に配列されている、
ことを特徴とする整列治具。 - 請求項1から請求項4のいずれか一項に記載の整列治具を用いて、複数の前記片状体を整列させることを特徴とする整列方法。
- 請求項5に記載の整列方法により整列させた複数の前記片状体を、粘着面を有する硬質支持体の前記粘着面に転着させることを特徴とする転着方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128012 | 2016-06-28 | ||
JP2016128012 | 2016-06-28 | ||
PCT/JP2017/022686 WO2018003602A1 (ja) | 2016-06-28 | 2017-06-20 | 整列治具、整列方法及び転着方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018003602A1 true JPWO2018003602A1 (ja) | 2019-04-11 |
JP6983775B2 JP6983775B2 (ja) | 2021-12-17 |
Family
ID=60785211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018525080A Active JP6983775B2 (ja) | 2016-06-28 | 2017-06-20 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6983775B2 (ja) |
KR (1) | KR102413733B1 (ja) |
CN (1) | CN109417045B (ja) |
TW (1) | TWI730129B (ja) |
WO (1) | WO2018003602A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7250468B6 (ja) * | 2018-10-12 | 2023-04-25 | 三井化学株式会社 | 電子装置の製造方法および粘着性フィルム |
JP7154962B2 (ja) * | 2018-11-09 | 2022-10-18 | 株式会社ディスコ | 板状物加工方法 |
JPWO2020158767A1 (ja) * | 2019-01-31 | 2021-12-02 | リンテック株式会社 | エキスパンド方法及び半導体装置の製造方法 |
TW202135276A (zh) * | 2019-10-29 | 2021-09-16 | 日商東京威力科創股份有限公司 | 附有晶片之基板的製造方法及基板處理裝置 |
US11942352B2 (en) | 2020-08-31 | 2024-03-26 | Industry-Academic Cooperation Foundation, Yonsei University | Manufacturing method of LED display |
KR102601746B1 (ko) * | 2020-08-31 | 2023-11-13 | 연세대학교 산학협력단 | Led 디스플레이 제조 방법 |
WO2022182167A2 (ko) * | 2021-02-25 | 2022-09-01 | 동우 화인켐 주식회사 | 엘이디 조명 장치 및 그 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03177030A (ja) * | 1989-12-05 | 1991-08-01 | Matsushita Electron Corp | チップ位置決め装置 |
JPH0794535A (ja) * | 1993-09-20 | 1995-04-07 | Nec Corp | 半導体ペレット位置決め装置 |
JP2003179125A (ja) * | 2001-12-10 | 2003-06-27 | Hitachi Ltd | 半導体装置の製造方法および分離整列治具 |
JP2005353707A (ja) * | 2004-06-09 | 2005-12-22 | Ishikawa Seisakusho Ltd | 半導体基板の分断方法および半導体チップの選択転写方法 |
JP2011096961A (ja) * | 2009-11-02 | 2011-05-12 | Citizen Electronics Co Ltd | Led素子の製造方法 |
JP2014168036A (ja) * | 2012-06-29 | 2014-09-11 | Nitto Denko Corp | 封止層被覆半導体素子、その製造方法および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6461033A (en) * | 1987-09-01 | 1989-03-08 | Sumitomo Electric Industries | Device for mounting chip |
JP2005203695A (ja) * | 2004-01-19 | 2005-07-28 | Casio Micronics Co Ltd | 半導体装置およびその製造方法 |
WO2010058646A1 (ja) | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージおよびその製造方法 |
JP5912274B2 (ja) | 2011-03-28 | 2016-04-27 | 株式会社東京精密 | チップ分割離間装置、及びチップ分割離間方法 |
JP5472275B2 (ja) * | 2011-12-14 | 2014-04-16 | 株式会社村田製作所 | エキスパンド装置及び部品の製造方法 |
JP6371641B2 (ja) * | 2014-09-02 | 2018-08-08 | リンテック株式会社 | 整列装置および整列方法 |
-
2017
- 2017-06-20 CN CN201780039795.9A patent/CN109417045B/zh active Active
- 2017-06-20 JP JP2018525080A patent/JP6983775B2/ja active Active
- 2017-06-20 KR KR1020187035156A patent/KR102413733B1/ko active IP Right Grant
- 2017-06-20 WO PCT/JP2017/022686 patent/WO2018003602A1/ja active Application Filing
- 2017-06-27 TW TW106121451A patent/TWI730129B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03177030A (ja) * | 1989-12-05 | 1991-08-01 | Matsushita Electron Corp | チップ位置決め装置 |
JPH0794535A (ja) * | 1993-09-20 | 1995-04-07 | Nec Corp | 半導体ペレット位置決め装置 |
JP2003179125A (ja) * | 2001-12-10 | 2003-06-27 | Hitachi Ltd | 半導体装置の製造方法および分離整列治具 |
JP2005353707A (ja) * | 2004-06-09 | 2005-12-22 | Ishikawa Seisakusho Ltd | 半導体基板の分断方法および半導体チップの選択転写方法 |
JP2011096961A (ja) * | 2009-11-02 | 2011-05-12 | Citizen Electronics Co Ltd | Led素子の製造方法 |
JP2014168036A (ja) * | 2012-06-29 | 2014-09-11 | Nitto Denko Corp | 封止層被覆半導体素子、その製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI730129B (zh) | 2021-06-11 |
KR20190021223A (ko) | 2019-03-05 |
TW201810507A (zh) | 2018-03-16 |
CN109417045B (zh) | 2023-06-23 |
WO2018003602A1 (ja) | 2018-01-04 |
CN109417045A (zh) | 2019-03-01 |
KR102413733B1 (ko) | 2022-06-27 |
JP6983775B2 (ja) | 2021-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018003602A1 (ja) | 整列治具、整列方法及び転着方法 | |
TWI524404B (zh) | Packaging substrate processing methods | |
JP6482865B2 (ja) | 半導体装置の製造方法 | |
TW201227937A (en) | Image sensor chip package and method for forming the same | |
WO2016125683A1 (ja) | 粘着シートおよび半導体装置の製造方法 | |
JP6482866B2 (ja) | 半導体装置の製造方法 | |
US20180233470A1 (en) | Handling thin wafer during chip manufacture | |
US9281182B2 (en) | Pre-cut wafer applied underfill film | |
US9362105B2 (en) | Pre-cut wafer applied underfill film on dicing tape | |
TW200532786A (en) | Wafer transcription method | |
JP2008103390A (ja) | 半導体装置の製造方法 | |
TWI688631B (zh) | 黏著片及半導體裝置的製造方法 | |
US7592236B2 (en) | Method for applying a structure of joining material to the back surfaces of semiconductor chips | |
JP2005209940A (ja) | 半導体装置の製造方法 | |
JP2012059829A (ja) | 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法 | |
US7241642B2 (en) | Mounting and dicing process for wafers | |
JP2004273639A (ja) | 半導体装置の製造方法 | |
JP6427654B2 (ja) | 半導体の製造方法及び半導体製造装置 | |
US11222808B2 (en) | Method of removing carrier plate | |
TW202200730A (zh) | 晶圓背面研磨方法與晶圓承載方法 | |
JP2011171643A (ja) | 半導体装置の製造方法 | |
JP2009187969A (ja) | 基板の加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6983775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |