TW201810507A - 排列治具、排列方法及轉貼方法 - Google Patents

排列治具、排列方法及轉貼方法 Download PDF

Info

Publication number
TW201810507A
TW201810507A TW106121451A TW106121451A TW201810507A TW 201810507 A TW201810507 A TW 201810507A TW 106121451 A TW106121451 A TW 106121451A TW 106121451 A TW106121451 A TW 106121451A TW 201810507 A TW201810507 A TW 201810507A
Authority
TW
Taiwan
Prior art keywords
sheet
semiconductor wafer
jig
semiconductor
accommodating
Prior art date
Application number
TW106121451A
Other languages
English (en)
Other versions
TWI730129B (zh
Inventor
岡本直也
山田忠知
毛受利彰
Original Assignee
琳得科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 琳得科股份有限公司 filed Critical 琳得科股份有限公司
Publication of TW201810507A publication Critical patent/TW201810507A/zh
Application granted granted Critical
Publication of TWI730129B publication Critical patent/TWI730129B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明係一種排列治具、排列方法及轉貼方法，係具備複數可收容片狀體(CP)之收容部(101)的排列治具(100)，其特徵為收容部(101)的收容角部(103)係在各收容片狀體(CP)於複數之收容部(101)而接合片狀體(CP)於收容部(101)之壁部(102)時，片狀體(CP)之片狀體角部則呈未接觸於收容角部(103)地加以形成之排列治具(100)。

Description

排列治具、排列方法及轉貼方法
本發明係有關排列治具、排列方法及轉貼方法。
以往，在半導體製造工程中，加以進行將半導體晶圓(以下，有單稱為晶圓之情況)，切斷成特定的形狀，及特定的尺寸而個片化為複數之半導體晶片(以下，有單稱為晶片的情況)，在擴大所個片化之各晶片的相互間隔之後搭載於引線架或基板等之被搭載物上者。
近年來進展著電子機器之小型化，輕量化，及高機能化。對於搭載於電子機器之半導體裝置，亦要求小型化，薄型化，及高密度化。半導體晶片係有著加以安裝於接近於半導體晶片的尺寸之封裝。如此之封裝係亦有稱為晶片級封裝(Chip Scale Package；CSP)之情況。作為製造CSP之處理之一，可舉出晶圓級封裝(Wafer Level Package；WLP)。在WLP中，在經由切割而個片化封裝之前，於晶片電路形成面形成外部電極等，最終係切割包含晶片之封裝晶圓而作為個片化。作為WLP係可舉出扇入(Fan-In)型與扇出(Fan-Out)型。在扇出型之WLP(以下，有略記為FO-WLP之情況)中，將半導體晶片，呈成為較晶片尺寸為大 之範圍地，以封閉構件加以被覆而形成半導體晶片封閉體，將再配線層或外部電極，不僅半導體晶片之電路面而在封閉構件之表面範圍中亦加以形成。
例如，對於文獻1(國際公開第2010/058646號)，係加以記載有包含：將自半導體晶圓加以個片化之複數的半導體晶片，殘留其電路形成面，使用模型構件而圍繞周圍形成擴張晶圓之工程，及於半導體晶片外之範圍，使再配線圖案延伸存在而形成之工程的半導體封裝之製造方法。在記載於文獻1之製造方法中，在以模型構件而圍繞所個片化之複數之半導體晶片之前，貼換為擴展用之晶圓黏片膠帶，展延晶圓黏片膠帶而使複數之半導體晶片之間的距離擴大。
作為擴大晶片(片狀體)之相互間隔的離間方法，係知道有使藉由薄膜(接著薄片)而支持與框體加以一體化之晶圓(板狀構件)之框體支持手段(支持手段)，和薄膜面支持機構(離間平台)相對移動者(例如，參照文獻2(日本特開2012-204747號公報))。在擴大如此晶片之相互間隔之方法中，例如，將+X軸方向、-X軸方向、+Y軸方向、及-Y軸方向之4方向的張力賦予至接著薄片，例如，由檢知手段而檢知位置於最外周之晶片則到達至特定之位置者，擴大間隔之動作則結束。
在如文獻2所記載之以往的方法中，對於接著薄片係加上於上述4方向，對於此等之合成方向，即+X軸方向與+Y軸方向之合成方向、+X軸方向與-Y軸方向之合成方 向、-X軸方向與+Y軸方向之合成方向、以及-X軸方向與-Y軸方向之合成方向，均賦予張力。其結果，對於內側的晶片之間隔與外側的晶片之間隔產生有不同。
但如此之間隔的不同係極微小之故，各晶片係作為均等地拉開間隔者，將以計算所導出之位置(以下，有稱為理論上之位置情況)作為基準而經由搬送裝置，及拾取裝置等之搬送手段而加以搬送，加以搭載於被搭載物上而加以形成製造物。其結果，在該製造物之晶片與被搭載物之相對位置關係則微妙地產生偏移之情況，而打線接合的連接位置則產生偏移，以及晶片與被搭載物的端子彼此之位置產生偏移，而成為無法取得此等之導通，產生有使該製造物的產率下降之不良情況。
然而，如此之課題係不僅有關半導體裝置之製造，例如在緻密的機械構件，及細微之裝飾品等亦可能產生。
如文獻1所記載之製造方法，使複數之半導體晶片之間的距離擴大時，在個片化半導體晶圓之後，在僅實施一次擴展工程中，有著無法充分地擴大複數之半導體晶片之間的距離之虞。在另一方面，在1次之擴展工程中，當勉強地作為拉伸支持複數之半導體晶片的薄片時，有著薄片產生斷裂，以及裂開之虞。其結果，薄片上之半導體晶片彼此之間隔則產生不均，以及半導體晶片則自薄片產生脫離，而有半導體晶片之處理性下降之虞。
然而，如根據取放(pick and place)方式，雖可使複數之片狀體排列成均等之間隔者，但必須準備取放裝置。更 且，在取放方式中，無法彙整使複數之片狀體排列。因此，期望以更簡易的方法而可更迅速地使複數之片狀體排列之方法。
作為其他之排列方法，亦加以檢討有使用排列治具而使複數之半導體晶片排列之方法。例如，加以使用具備複數之收容部之排列治具。收容部係可收容半導體晶片地加以形成。在使用如此之排列治具而使半導體晶片排列時係首先，使半導體晶片收容於收容部。接著，使排列治具及半導體晶片之至少一項移動，經由使半導體晶片與收容部之壁部靠合之時，而調整半導體晶片之位置或傾斜。在如此進行調整期間，半導體晶片的角部與收容部的角部則接觸，而有片狀體產生傾斜之情況。
本發明之目的係提供：可簡易且迅速地，以更均等之間隔而使複數之片狀體排列之排列治具及排列方法。本發明之另外的目的係提供：可使經由該排列方法而排列之複數的片狀體，轉貼於支持體之轉貼方法者。
有關本發明之一形態的排列治具係具備複數可收容片狀體之收容部的排列治具，其特徵為前述收容部之收容角部係在各使前述片狀體收容於複數之前述收容部，使前述片狀體靠合於前述收容部的壁部時，前述片狀體之片狀體角部則呈未接觸於前述收容角部地加以形成者。
在有關本發明之一形態的排列治具中，複數之前述收 容部係加以配列成格子狀者為佳。
在有關本發明之一形態的排列治具中，前述片狀體係具有：第一側面，和與前述第一側面鄰接之第二側面；前述片狀體角部係位置於前述第一側面的端部及前述第二側面的端部；前述收容部之前述壁部係具有：第一側壁，和與前述第一側壁鄰接之第二側壁；前述收容角部係位置於前述第一側壁的端部及前述第二側壁的端部；前述收容角部係具有：凹陷較前述第一側壁的面，及前述第二側壁的面為深處之凹陷部，在使前述片狀體之前述第一側面與前述收容部之前述第一側壁靠合，更且使前述片狀體之前述第二側面與前述收容部之前述第二側壁靠合時，前述片狀體之前述片狀體角部係收容於前述收容角部的前述凹陷部者為佳。
在有關本發明之一形態的排列治具中，複數之前述收容部係加以配列成正方格子狀者為佳。
有關本發明之一形態的排列方法係其特徵為使用有關前述之本發明之一形態的排列治具，使複數之前述片狀體排列者。
有關本發明之一形態的轉貼方法係其特徵為將經由前述之本發明的一形態之排列方法而排列之複數的前述片狀體，轉貼於具有黏著面之硬質支持體之前述黏著面者。
如根據本發明之一形態，可提供：可簡易且迅速地，以更均等之間隔而使複數之片狀體排列之排列治具及排列方法。
如根據本發明之一形態的排列治具，在複數次使片狀體靠合而排列於收容部的壁部時，片狀體的角部(片狀體角部)則未接觸於收容部的角部(收容角部)。即，如根據排列治具，在使片狀體靠合於壁部時，可防止片狀體產生傾斜者。更且，如根據此排列治具，可由較取放裝置更為簡易的構成，彙整迅速地使複數之片狀體排列者。
如根據有關本發明之一形態的轉貼方法，可使經由前述之本發明之一形態的排列方法而排列之複數的片狀體，貼著於支持體者。
100，300‧‧‧排列治具
110‧‧‧主體部
CP‧‧‧半導體晶片
101，301‧‧‧收容部
102，302‧‧‧壁部
103，303‧‧‧收容角部
104‧‧‧凹陷部
W1‧‧‧電路面
W2‧‧‧電路
10‧‧‧第一黏著薄片
12‧‧‧第一黏著劑層
20‧‧‧第二黏著薄片
21‧‧‧第二基材薄片
22‧‧‧第二黏著劑層
200‧‧‧保持構件
201‧‧‧保持面
40‧‧‧表面保護薄片
41‧‧‧第四基材薄膜
42‧‧‧第四黏著劑層
60‧‧‧封閉構件
62‧‧‧第二絕緣層
5A‧‧‧外部電極墊片
3，3A‧‧‧封閉體
W‧‧‧半導體晶圓
30‧‧‧保護薄片
31‧‧‧第三基材薄膜
32‧‧‧第三黏著劑層
400‧‧‧框構件
401‧‧‧開口部
63‧‧‧封閉樹脂
81‧‧‧支持基板
82‧‧‧剝離層
83‧‧‧絕緣性樹脂層
84‧‧‧再配線
84A‧‧‧內部電極墊片
80A‧‧‧第1層積體
84B‧‧‧外部電極墊片
85‧‧‧突起電極
86‧‧‧封閉樹脂膜
W4‧‧‧內部端子電極
80B‧‧‧第2層積體
500‧‧‧硬質基材
500A‧‧‧硬質支持體
501‧‧‧黏著層
502‧‧‧黏著面
圖1係有關本發明之第1實施形態之排列治具的平面圖。
圖2A係說明使用有關第1實施形態之排列治具的排列方法之平面圖。
圖2B係說明使用有關第1實施形態之排列治具的排列方法之平面圖。
圖2C係說明使用有關第1實施形態之排列治具的排列方法之平面圖。
圖3A係說明使用有關參考例之排列治具的排列方法之平面圖。
圖3B係說明使用有關參考例之排列治具的排列方法之平面圖。
圖3C係說明使用有關參考例之排列治具的排列方法之 平面圖。
圖4A係為了說明有關第1實施形態的半導體裝置之製造方法之剖面圖。
圖4B係為了說明有關第1實施形態的半導體裝置之製造方法之剖面圖。
圖4C係為了說明有關第1實施形態的半導體裝置之製造方法之剖面圖。
圖5A係接著圖4A，圖4B及圖4C而說明有關第1實施形態之製造方法之剖面圖。
圖5B係接著圖4A，圖4B及圖4C而說明有關第1實施形態之製造方法之剖面圖。
圖6A係接著圖5A，及圖5B而說明有關第1實施形態之製造方法之剖面圖。
圖6B係接著圖5A，及圖5B而說明有關第1實施形態之製造方法之剖面圖。
圖7A係接著圖6A，及圖6B而說明有關第1實施形態之製造方法之剖面圖。
圖7B係接著圖6A，及圖6B而說明有關第1實施形態之製造方法之剖面圖。
圖8A係接著圖7A，及圖7B而說明有關第1實施形態之製造方法之剖面圖。
圖8B係接著圖7A，及圖7B而說明有關第1實施形態之製造方法之剖面圖。
圖8C係接著圖7A，及圖7B而說明有關第1實施形態之 製造方法之剖面圖。
圖9A係接著圖8A，圖8B及圖8C而說明有關第1實施形態之製造方法之剖面圖。
圖9B係接著圖8A，圖8B及圖8C而說明有關第1實施形態之製造方法之剖面圖。
圖9C係接著圖8A，圖8B及圖8C而說明有關第1實施形態之製造方法之剖面圖。
圖10A係說明有關第2實施形態的製造方法之剖面圖。
圖10B係說明有關第2實施形態的製造方法之剖面圖。
圖10C係說明有關第2實施形態的製造方法之剖面圖。
圖10D係說明有關第2實施形態的製造方法之剖面圖。
圖11A係接著圖10A，圖10B，圖10C及圖10D而說明有關第2實施形態之製造方法之剖面圖。
圖11B係接著圖10A，圖10B，圖10C及圖10D而說明有關第2實施形態之製造方法之剖面圖。
圖11C係接著圖10A，圖10B，圖10C及圖10D而說明有關第2實施形態之製造方法之剖面圖。
圖12A係接著圖11A，圖11B及圖11C而說明有關第2實施形態之製造方法之剖面圖。
圖12B係接著圖11A，圖11B及圖11C而說明有關第2實施形態之製造方法之剖面圖。
圖13A係說明有關第3實施形態的製造方法之剖面圖。
圖13B係說明有關第3實施形態的製造方法之剖面圖。
圖14A係說明有關第4實施形態的製造方法之剖面圖。
圖14B係說明有關第4實施形態的製造方法之剖面圖。
圖14C係說明有關第4實施形態的製造方法之剖面圖。
圖15A係說明有關第5實施形態的製造方法之剖面圖。
圖15B係說明有關第5實施形態的製造方法之剖面圖。
圖16A係說明有關第6實施形態的製造方法之剖面圖。
圖16B係說明有關第6實施形態的製造方法之剖面圖。
圖16C係說明有關第6實施形態的製造方法之剖面圖。
圖17A係接著圖16A，圖16B及圖16C而說明有關第6實施形態之製造方法之剖面圖。
圖17B係接著圖16A，圖16B及圖16C而說明有關第6實施形態之製造方法之剖面圖。
圖18A係接著圖17A，及圖17B而說明有關第6實施形態之製造方法之剖面圖。
圖18B係接著圖17A，及圖17B而說明有關第6實施形態之製造方法之剖面圖。
圖18C係接著圖17A，及圖17B而說明有關第6實施形態之製造方法之剖面圖。
圖19A係說明有關第7實施形態的轉貼方法之剖面圖。
圖19B係說明有關第7實施形態的轉貼方法之剖面圖。
(第1實施形態)
在本實施形態中，舉例說明在半導體裝置之製造工程使用排列治具的形態。本發明之排列治具的用途係未加以 限定於半導體裝置之製造用途。
在本實施形態中，舉例說明作為片狀體而使半導體晶片排列之形態。可經由本發明之排列治具而使其排列之片狀體係未加以限定為半導體晶片。
．排列治具
對於圖1係顯示有關本實施形態之排列治具100的平面圖。更且，對於圖1係亦加以顯示擴大排列治具100之一部分的平面圖。
排列治具100係具備：框體之主體部110，和可收容半導體晶片CP之收容部101。排列治具100係具備複數之收容部101。
本實施形態之排列治具100係在平面視，開口為略正方形狀之收容部101則配列為格子狀之框狀的構件。複數之收容部101係配列為正方格子狀者則更佳。
本實施形態之主體部110之外形係加以形成為圓形狀。主體部110係具有：外框110A，和形成於外框110A之內側的內框110B。外框110A係為圓形狀的框。內框110B係在圓形狀的外框110A之內側中組合為格子狀的框。從使排列治具的剛性提升，而容易處理排列治具的觀點，在排列治具100的平面視，圓形狀的外框110A的寬度則較各區劃複數之收容部101之格子狀的內框110B的寬度為大所形成者為佳。如後述，排列治具的主體部之外形係未加以限定為圓形狀，而圓形狀以外的形狀亦可。
收容部101係各具有：壁部102及收容角部103。在本實施形態中，收容部101係經由壁部102及收容角部103，在平面視形成為略正方形狀。收容部101之開口尺寸係如形成為可收容半導體晶片的尺寸，並無特別加以限定。複數之收容部101係相互等間隔地加以形成。
本實施形態之收容部101係貫通主體部110之上面側與下面側。即，收容部101係具有：上面側的開口，及下面側的開口。因此，使半導體晶片CP收容於收容部101時係將排列治具100載置於保持構件的保持面，以及安裝板狀構件等於主體部110之上面側及下面側的一方，封閉收容部101之一方的開口者為佳。由封閉收容部101之一方的開口者，經由封閉該開口之構件而加以支持半導體晶片CP。
主體部110則由外框110A與內框110B而加以構成，且收容部101則由貫通主體部110之上面側與下面側者，可輕量化有關本實施形態之排列治具100。
收容部101之深度係無特別加以限定。在使半導體晶片CP收容於收容部101時，半導體晶片CP的表面則亦可位置於較主體部110之表面為上方，而位置於下方亦可，而主體部110之表面與半導體晶片CP之表面則位置於同一面亦可。收容部101之深度係相當於壁部102之高度。
在收容部101中，壁部102係由第一側壁102a，第二側壁102b，第三側壁102c，及第四側壁102d而加以構成。
在收容部101中，第一側壁102a與第二側壁102b為鄰接，而第二側壁102b與第三側壁102c為鄰接，第三側壁 102c與第四側壁102d為鄰接，第四側壁102d與第一側壁102a為鄰接。
在收容部101中，收容角部103係位置於壁部102的端部。
在收容部101中，收容角部103係由第一收容角部103a，第二收容角部103b，第三收容角部103c，及第四收容角部103d而加以構成。
在收容部101中，第一收容角部103a係位置於第一側壁102a之端部及第二側壁102b之端部，而第二收容角部103b係位置於第二側壁102b之端部及第三側壁102c之端部，第三收容角部103c係位置於第三側壁102c之端部及第四側壁102d之端部，第四收容角部103d係位置於第四側壁102d之端部及第一側壁102a之端部。
4個收容角部103係各形成為如下的形狀。在使半導體晶片CP收容於收容部101，使半導體晶片CP靠合於壁部102時，半導體晶片CP之角部呈未接觸於收容角部103地加以形成。半導體晶片CP之角部，有稱為晶片角部，或片狀體角部之情況。
在本實施形態之排列治具100中，舉例說明作為為了作為成如此半導體晶片CP之角部與收容角部103呈未接觸之形狀，4個收容角部103則具有凹陷於較壁部102之壁面為深側之凹陷部104的形態。然而，本發明係未加以限定於具有如此凹陷部104之形態。
本實施形態之凹陷部104係凹陷成半圓形狀的形狀， 但如為半導體晶片CP之角部與收容角部103呈未接觸之形狀，並無特別加以限定。作為凹陷部104之形狀，係例如亦可為橢圓形或多角形等。另外，凹陷部104係如本實施形態所說明地，未加以限定為形成於4個角部之形態，如至少於1個收容角部103形成有凹陷部104即可。例如，形成有1個凹陷部104之形態的排列治具情況，凹陷部104係在各收容部101中於同樣角部(例如，第一收容角部103a)，加以形成凹陷部104者為佳。
排列治具100係由具有耐熱性的材質而加以形成者為佳。後述之封閉構件則為熱硬化性樹脂情況，例如，熱硬化性樹脂之硬化溫度係120℃~180℃程度。因此，排列治具100係在熱硬化性樹脂之硬化溫度中亦具有未產生排列治具之變形的耐熱性者為佳。作為排列治具100之材質係例如，可舉出金屬，及耐熱性樹脂。作為金屬係例如，可舉出：銅，42合金，及不鏽鋼等。作為耐熱性樹脂係可舉出：聚醯亞胺樹脂，及玻璃聚酯樹脂等。
排列治具100之製造方法係無特別加以限定。例如，排列治具100係可經由對於板狀的構件施以沖壓加工而製造。另外，排列治具100係亦可經由對於板狀的構件施以蝕刻加工而製造。因對於收容部101或凹陷部104所要求之尺寸精確度，適宜選擇加工方法者為佳。
．排列方法
對於圖2A，圖2B，及圖2C(有彙整此等而稱為圖2之 情況)，係加以顯示說明使用有關本實施形態之排列治具100，而使作為片狀體之半導體晶片CP排列之方法的平面圖。
圖2A，係加以顯示載置於保持構件的保持面之排列治具100，和說明各收容半導體晶片CP於收容部101之狀態的平面圖。經由載置排列治具100於保持構件的保持面之時，加以封閉收容部101之下面側的開口。
半導體晶片CP係在平面視為矩形狀。半導體晶片CP係具有：第一側面cp1，和與第一側面cp1鄰接之第二側面cp2。
在圖2A中，複數之半導體晶片CP係未加以排列。
對於圖2B，係加以顯示移動排列治具100於圖中的箭頭方向2B，使收容部101之壁部102靠合於半導體晶片CP之側面的狀態之平面圖。
當排列治具100移動於箭頭方向2B時，收容於收容部101之各半導體晶片CP之第一側面cp1，和排列治具100之第一側壁102a則靠合。其結果，複數之半導體晶片CP係相互，對於箭頭方向2B之配列，等間隔地加以排列。
對於圖2C，係加以顯示移動排列治具100於圖中的箭頭方向2C，使收容部101之壁部102靠合於半導體晶片CP之側面的狀態之平面圖。
箭頭方向2C係與箭頭方向2B正交者為佳。移動排列治具100於箭頭方向2C時係保持使半導體晶片CP之第一側面cp1與排列治具100之第一側壁102a靠合進行移動者為 佳。
當排列治具100移動於箭頭方向2C時，收容於收容部101之各半導體晶片CP之第二側面cp2，和排列治具100之第二側壁102b則靠合。在第二側面cp2與第二側壁102b靠合時，半導體晶片CP之晶片角部cp3則未接觸於第一收容角部103a，而加以收容於凹陷部104。
半導體晶片CP之晶片角部cp3則未接觸於第一收容角部103a之故，半導體晶片CP之第一側面cp1則保持沿著第一側壁102a，而第二側面cp2則靠合於第二側壁102b。也就是，未使半導體晶片CP傾斜，而可使半導體晶片CP之相互鄰接的側面，靠合於收容部101之相互鄰接的壁部者。
其結果，複數之半導體晶片CP係對於箭頭方向2B及箭頭方向2C之配列，等間隔地加以排列。
對於圖3A，圖3B，及圖3C(有彙整此等而稱為圖3之情況)，係加以顯示說明使用有關參考例之排列治具300，而使作為片狀體之半導體晶片CP排列之方法的平面圖。
排列治具300係與有關本實施形態之排列治具100同樣地，具有複數之收容部301，而具有壁部302及收容角部303。壁部302係具有：第一側壁302a，和與第一側壁302a鄰接之第二側壁302b。但收容角部303之形狀則與有關本實施形態之排列治具100之收容角部103不同，收容角部303係未具有凹陷部104，而彎曲伸出於較壁部102之壁面為內側。
圖3A，係與圖2A同樣，加以顯示載置於保持構件的保持面之排列治具300，和說明各收容半導體晶片CP於收容部301之狀態的平面圖。經由載置排列治具300於保持構件的保持面之時，加以封閉收容部301之下面側的開口。
對於圖3B，係加以顯示移動排列治具300於圖中的箭頭方向3B，使收容部301之壁部302靠合於半導體晶片CP之側面的狀態之平面圖。
當排列治具300移動於箭頭方向3B時，收容於收容部301之各半導體晶片CP之第一側面cp1，和排列治具300之第一側壁302a則靠合。其結果，複數之半導體晶片CP係相互，對於箭頭方向3B之配列，等間隔地加以排列。
對於圖3C，係加以顯示說明移動排列治具300於圖中的箭頭方向3C，作為呈使收容部301之壁部302靠合於半導體晶片CP之側面時的排列狀態之平面圖。
當排列治具300移動於箭頭方向3C時，在收容於收容部301之各半導體晶片CP之第二側面cp2，和排列治具300之第二側壁302b靠合之前，半導體晶片CP之晶片角部cp3則接觸於收容角部303之伸出的部分，而半導體晶片CP則傾斜。
如以上，如根據有關本實施形態之排列治具100及排列方法，可未使半導體晶片CP傾斜而均等地使其排列者。
．半導體裝置之製造方法
接著，對於有關本實施形態之半導體裝置之製造方法 加以說明。在本實施形態中，在半導體裝置之製造方法的工程中，實施使前述半導體晶片排列之工程(半導體晶片排列工程)。
對於圖4A係加以顯示貼上於第一黏著薄片10之半導體晶圓W。半導體晶圓W係具有電路面W1，而對於電路面W1係加以形成有電路W2。第一黏著薄片10係加以貼上於與半導體晶圓W之電路面W1相反側之背面W3。
半導體晶圓W係例如，亦可為矽晶圓，而亦可為鎵．砷等之化合物半導體晶圓。作為形成電路W2於半導體晶圓W之電路面W1的方法，係可舉出：所泛用之方法，例如，可舉出：蝕刻法，及剝離法等。
半導體晶圓W係加以研削成預先訂定的厚度，使背面W3露出，加以貼著於第一黏著薄片10。作為研削半導體晶圓W之方法係無特別加以限定，而例如，可舉出研磨機等之公知的方法。對於研削半導體晶圓W時，係為了保護電路W2，而將表面保護薄片貼著於電路面W1。晶圓之背面研削係經由夾盤等而固定半導體晶圓W之電路面W1側，即表面保護薄片側，而經由研磨機而研削未加以形成有電路之背面側。研削後之半導體晶圓W之厚度係未特別加以限定，而通常係為20μm以上500μm以下。
第一黏著薄片10係具有第一基材薄膜11，和第一黏著劑層12。第一黏著劑層12係加以層積於第一基材薄膜11。
第一黏著薄片10係加以貼著於半導體晶圓W及第一環狀框亦可。此情況，於第一黏著薄片10之第一黏著劑層12 上，載置第一環狀框及半導體晶圓W，輕輕按壓第一環狀框及半導體晶圓W，將第一環狀框及半導體晶圓W固定於第一黏著薄片10。
第一基材薄膜11之材質係無加以限定。作為第一基材薄膜11之材質係例如，可舉出聚氯乙烯樹脂，聚酯樹脂(聚乙烯對苯二甲酸酯等)，丙烯酸樹脂，聚碳酸酯樹脂，聚乙烯樹脂，聚丙烯樹脂，丙烯腈．丁二烯．苯乙烯樹脂，聚醯亞胺樹脂，聚氨酯樹脂，及聚苯乙烯樹脂等。
含於第一黏著劑層12之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於第一黏著劑層12。作為含於第一黏著劑層12之黏著劑，係例如，可舉出橡膠系，丙烯酸系，聚矽氧系，聚酯系，及胺甲酸乙酯系等。然而，黏著劑的種類係考慮用途或所貼著之被著體的種類等而加以選擇。
對於第一黏著劑層12加以調配能量線聚合性化合物的情況，於第一黏著劑層12，自第一基材薄膜11側照射能量線，使能量線聚合性化合物硬化。當使能量線聚合性化合物硬化時，第一黏著劑層12之凝集力則提高，而可使第一黏著劑層12與半導體晶圓W之間的黏著力則下降或消失。作為能量線係例如，可舉出紫外線(UV)及電子線(EB)等，而紫外線為佳。
使第一黏著劑層12與半導體晶圓W之間的黏著力則下降或消失的方法係未加以限定於能量線照射。作為使此黏著力下降或消失之方法係例如，可舉出經由加熱的方法， 經由加熱及能量線照射的方法，以及經由冷卻的方法。
作為經由冷卻的方法係可舉出：經由冷卻第一黏著薄片10之時，讓使用於第一黏著劑層12之高分子的結晶構造變化，再使黏著力變化的方法。
[切割工程]
對於圖4B係加以顯示保持於第一黏著薄片10之複數之半導體晶片CP。
保持於第一黏著薄片10之半導體晶圓W係經由切割而加以個片化，加以形成複數之半導體晶片CP。對於切割係加以使用切割機等之切斷手段。切割時之切斷深度係加以設定為半導體晶圓W之厚度，和第一黏著劑層12之厚度之合計，以及加進切割機之磨耗分的深度。經由切割，第一黏著劑層12亦加以切斷成與半導體晶片CP相同之尺寸。更且，經由切割而對於第一基材薄膜11亦加以形成有切口之情況。
另外，切割半導體晶圓W之方法係未加以限定於使用切割機之方法。例如，亦可經由雷射照射法而切割半導體晶圓W。
對於第一黏著劑層12之能量線的照射係在自貼上半導體晶圓W於第一黏著薄片10之後，至剝離第一黏著薄片10之前為止之任一階段進行亦可。能量線的照射係例如，在切割之後進行亦可，而亦可在後述之擴展工程之後進行。亦可複數次照射能量線。
[第一擴展工程]
對於圖4C係加以顯示說明拉伸保持複數之半導體晶片CP之第一黏著薄片10的工程(有稱為第一擴展工程之情況)的圖。
經由切割而個片化為複數之半導體晶片CP之後，拉伸第一黏著薄片10而擴大複數之半導體晶片CP間的間隔。在第一擴展工程中拉伸第一黏著薄片10之方法係並無特別加以限定。作為拉伸第一黏著薄片10之方法係例如，可舉出：將環狀的擴展器，或圓狀的擴展器觸壓於第一黏著薄片10而拉伸第一黏著薄片10之方法，及使用把持構件等而把握第一黏著薄片10之外周部進行拉伸第一黏著薄片10的方法等。
在本實施形態中，如圖4C所示，將第一擴展工程之後的半導體晶片CP間的距離作為D1。作為距離D1係例如，可作為15μm以上110μm以下者為佳。
[第一轉印工程]
對於圖5A係加以顯示說明在第一擴展工程之後，將複數之半導體晶片CP轉印於第二黏著薄片20之工程(有稱為第一轉印工程之情況)的圖。在拉伸第一黏著薄片10而擴大複數之半導體晶片CP間的距離為距離D1之後，於半導體晶片CP之電路面W1，貼上第二黏著薄片20。
第二黏著薄片20係具有第二基材薄膜21，和第二黏著 劑層22。第二黏著薄片20係呈以第二黏著劑層22而被覆電路面W1地加以貼上者為佳。
第二基材薄膜21之材質係無特別加以限定。作為第二基材薄膜21之材質，係例如，可舉出：與對於第一基材薄膜11而例示之材質同樣的材質。
第二黏著劑層22係加以層積於第二基材薄膜21。含於第二黏著劑層22之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於第二黏著劑層22。作為含於第二黏著劑層22之黏著劑，係例如，可舉出：與對於第一黏著劑層12而說明之黏著劑同樣之黏著劑。然而，黏著劑的種類係考慮用途或所貼著之被著體的種類等而加以選擇。對於第二黏著劑層22，亦加以調配能量線聚合性化合物。
第二黏著薄片20係拉伸彈性率則較第一黏著薄片10為小者為佳。第二黏著薄片20之拉伸彈性率係10MPa以上2000MPa以下者為佳。第二黏著薄片20之斷裂伸度係50%以上者亦為理想。然而，在本說明書之拉伸彈性率，及斷裂伸度係依據JIS K7161及JIS K7127，使用拉伸試驗裝置而加以測定。
第二黏著劑層22之黏著力係較第一黏著劑層12之黏著力為大者為佳。如第二黏著劑層22之黏著力者為大時，成為在將複數之半導體晶片CP轉印於第二黏著薄片20之後，容易剝離第一黏著薄片10。
第二黏著薄片20係具有耐熱性者為佳。後述之封閉構件為熱硬化性樹脂的情況，例如，熱硬化性樹脂之硬化溫 度係120℃~180℃程度，而加熱時間係30分~2小時程度。第二黏著薄片20係在使封閉構件熱硬化時，具有如未產生有皺褶之耐熱性者為佳。另外，第二黏著薄片20係在熱硬化處理後，由可自半導體晶片CP剝離之材質而加以構成者為佳。
第二黏著薄片20係加以貼上於第二環狀框亦可。此情況，於第二黏著薄片20之第二黏著劑層22之上方，載置第二環狀框，再輕觸壓第二環狀框，將第二環狀框固定於第二黏著薄片20。之後，將在第二環狀框之環形狀的內側而露出之第二黏著劑層22觸壓於半導體晶片CP之電路面W1，於第二黏著薄片20固定複數之半導體晶片CP。
將第二黏著薄片20貼上於電路面W1時，使第一基材薄膜11之MD方向，和第二基材薄膜21之MD方向正交者為佳。由如此貼上者，基材薄膜的容易伸展之方向則在第一擴展工程，和拉伸後述之第二黏著薄片20之第二擴展工程作為正交。因此，由實施第二擴展工程者，複數之半導體晶片CP間的間隔係更均一地加以擴張。在本說明書中，「MD方向」係指作為顯示平行於賦予基材薄膜之原結構之長度方向(原結構之製造時的傳送方向)之語彙而使用。在本說明書中，MD係為Machine Direction之略稱。
例如，對於沿著容易在第一擴展工程中伸展之方向(有著稱為第一方向之情況)而延伸之延伸量，和沿著與第一方向正交之方向(較第一方向不易伸展之方向，有著稱為第二方向之情況)而延伸之延伸量不同的情況，由將第 二基材薄膜21之容易伸展之方向，配合第二方向者，可在第二擴展工程中將第二方向之延伸量作為較第一方向為大，而更可均一地調整複數之半導體晶片CP間的間隔。例如，對於沿著格子狀之分割預定線而個片化為複數之半導體晶片CP之情況，如根據此形態，在上下方向及左右方向中，更均一地加以擴張複數之半導體晶片CP間之間隔。
將第二黏著薄片20貼上於複數之半導體晶片CP之後，當剝離第一黏著薄片10時，複數之半導體晶片CP之背面W3則露出。在剝離第一黏著薄片10之後，加以維持在第一擴展工程中使其擴張之複數之半導體晶片CP間的距離D1者為佳。對於第一黏著劑層12加以調配能量線聚合性化合物的情況，對於第一黏著劑層12，自第一基材薄膜11側照射能量線，使能量線聚合性化合物硬化之後，剝離第一黏著薄片10者為佳。
[第二擴展工程]
對於圖5B係加以顯示說明拉伸保持複數之半導體晶片CP之第二黏著薄片20的工程(有稱為第二擴展工程之情況)的圖。
在第二擴展工程中，更擴大複數之半導體晶片CP間的間隔。在第二擴展工程中拉伸第二黏著薄片20之方法係並無特別加以限定。作為拉伸第二黏著薄片20之方法係例如，可舉出：將環狀的擴展器，或圓狀的擴展器觸壓於第二黏著薄片20而拉伸第二黏著薄片20之方法，及使用把持 構件等而把握第二黏著薄片20之外周部進行拉伸第二黏著薄片20的方法等。
在本實施形態中，如圖5B所示，將第二擴展工程之後的半導體晶片CP間的間隔作為D2。距離D2係較距離D1為大。作為距離D2係例如，作為200μm以上5000μm以下者為佳。
[第二轉印工程]
對於圖6A係加以顯示說明在第二擴展工程之後，將複數之半導體晶片CP轉印於保持構件的保持面之工程(有稱為第二轉印工程之情況)的圖。
對於圖6A係加以顯示加以轉印於保持構件200之複數之半導體晶片CP。保持構件200係具有可吸附保持半導體晶片CP之保持面201。半導體晶片CP係在保持面201中，經由未圖示之減壓手段而加以吸附保持。保持面201係為平坦的面者為佳，而呈可吸附保持半導體晶片CP地具有複數的吸引孔為佳。作為減壓手段，係例如，可舉出減壓幫浦及真空抽氣器等。在第二轉印工程中，係將加以保持於第二黏著薄片20之複數之半導體晶片CP的背面W3，朝向保持面201而配置。加以載置於保持面201之複數之半導體晶片CP係其背面W3則接合於保持面201。由使減壓手段驅動者，複數之半導體晶片CP係加以吸附保持於保持面201。使複數之半導體晶片CP吸附保持於保持面201之後，剝離第二黏著薄片20者為佳。
[治具載置工程]
對於圖6B係加以顯示說明載置排列治具100於保持構件200的保持面201之工程(有稱為治具載置工程之情況)的圖。
呈使保持於保持面201之半導體晶片CP收容於收容部101地，將排列治具100載置於保持面201。經由載置排列治具100於保持構件200的保持面201之時，呈為加以封閉收容部101之下面側的開口之狀態。
在治具載置工程中，使複數之半導體晶片CP吸附保持於保持面201者為佳。
將切割後之半導體晶片CP加以配列成格子狀的情況，從容易收容半導體晶片CP於收容部101之觀點，使用配列收容部101為格子狀之排列治具100者為佳。
[半導體晶片排列工程]
治具載置工程之後，實施使用排列治具100而使複數之半導體晶片CP排列的半導體晶片排列工程。半導體晶片排列工程係可與前述之半導體晶片之排列方法同樣地實施者。
在本實施形態中，舉例說明移動排列治具100而使收容部101之壁部102靠合於半導體晶片CP之側面的方法之形態。
首先，使用把持手段而把持排列治具100之主體部110 的外框110A。把持手段係與未圖示之驅動裝置加以連接。經由此驅動裝置而使排列治具100移動，於半導體晶片CP之側面，使排列治具100之壁部102靠合。使排列治具100移動之順序及方向係未加以限定於前述圖2B之箭頭方向2B及圖2C之箭頭方向2C的順序及方向。驅動裝置係將排列治具100沿著保持面201，可移動於任意的方向地加以構成者為佳。使排列治具100移動時係使排列治具100，自保持面201離間，沿著保持面201而使其移動者為佳。另外，保持接觸於保持面201而使排列治具100移動亦可。
實施半導體晶片排列工程之間係根據解除經由保持構件200之減壓手段之吸附保持，以及使吸附保持力降低之時，可容易使半導體晶片CP移動。然而，驅動裝置係具有未圖示之檢知手段亦可。由檢知手段而檢知載置於保持面201之半導體晶片CP的位置亦可。驅動裝置係具有依據檢知手段之檢測結果而控制半導體晶片CP之移動量或移動方向之控制手段亦可。在驅動裝置中，使把持手段，檢知手段，及控制手段連動亦可。
作為使複數之半導體晶片CP排列的方法，係未加以限定於上述之方法。例如，並非使排列治具100移動，而為使保持構件200移動，使排列治具100與半導體晶片CP靠合之方法亦可。此方法的情況，作為解除經由保持構件200之減壓手段的吸附保持，以及使吸附保持力降低者為佳。
另外，作為使複數之半導體晶片CP排列之方法，係使排列治具100及保持構件200之雙方移動，而使排列治具 100與半導體晶片CP靠合之方法亦可。此方法的情況，作為解除經由保持構件200之減壓手段的吸附保持，以及使吸附保持力降低者為佳。
[第三轉印工程]
對於圖7A係加以顯示說明將在半導體晶片排列工程所排列之半導體晶片CP轉印於作為第四黏著薄片之表面保護薄片40之工程(有稱為第三轉印工程之情況)的圖。
於所排列之複數之半導體晶片CP的電路面W1，貼上表面保護薄片40。在本實施形態中，使半導體晶片CP貼上於表面保護薄片40，但未使排列治具100貼上於表面保護薄片40。
表面保護薄片40係具有：第四基材薄膜41，和第四黏著劑層42。表面保護薄片40係呈以第四黏著劑層42而被覆電路面W1地加以貼上者為佳。
表面保護薄片40之材質係無特別加以限定。作為第四基材薄膜41之材質，係例如，可舉出：與對於第一基材薄膜11而例示之材質同樣的材質。
第四黏著劑層42係加以層積於第四基材薄膜41。含於第四黏著劑層42之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於第四黏著劑層42。作為含於第四黏著劑層42之黏著劑，係例如，可舉出：與對於第一黏著劑層12而說明之黏著劑同樣之黏著劑。然而，黏著劑的種類係考慮用途或所貼著之被著體的種類等而加以選擇。對於第四 黏著劑層42，亦加以調配能量線聚合性化合物。
表面保護薄片40係具有耐熱性者為佳。後述之封閉構件為熱硬化性樹脂的情況，例如，熱硬化性樹脂之硬化溫度係120℃~180℃程度，而加熱時間係30分~2小時程度。表面保護薄片40係在使封閉構件熱硬化時，具有如未產生有皺褶之耐熱性者為佳。另外，表面保護薄片40係在熱硬化處理後，由可自半導體晶片CP剝離之材質而加以構成者為佳。
[封閉工程]
對於圖7B係加以顯示說明封閉經由表面保護薄片40所保持之複數之半導體晶片CP之工程(有著稱為封閉工程之情況)的圖。
經由殘留電路面W1而經由封閉構件60而被覆複數之半導體晶片CP之時，而加以形成封閉體3。對於複數之半導體晶片CP之間，亦加以充填有封閉構件60。在本實施形態中，因經由表面保護薄片40而加以被覆電路面W1及電路W2之故，可防止由封閉構件60而加以被覆電路面W1者。
經由封閉工程，而可得到加以埋入各特定距離隔離之複數之半導體晶片CP於封閉構件的封閉體3。在封閉工程中，複數之半導體晶片CP係在加以維持距離D2之狀態，經由封閉構件60而加以被覆者為佳。
以封閉構件60而被覆複數之半導體晶片CP之方法係無 特別加以限定。例如，採用將保持以表面保護薄片40而被覆電路面W1之複數之半導體晶片CP，收容於金屬模內，注入流動性之樹脂材料於金屬模內，使樹脂材料硬化之方法亦可。另外，採用呈被覆複數之半導體晶片CP之背面W3地載置薄片狀之封閉樹脂，由加熱封閉樹脂者，將複數之半導體晶片CP埋入至封閉樹脂之方法亦可。作為封閉構件60之材質，係例如，可舉出環氧樹脂等。對於作為封閉構件60而使用之環氧樹脂，係例如，亦可含有苯酚樹脂，合成橡膠，無機充填材，及硬化促進劑等。
封閉工程之後，剝離表面保護薄片40時，露出有與半導體晶片CP之電路面W1及封閉體3之表面保護薄片40接觸的面3S。
[半導體封裝之製造工程]
對於圖8A、圖8B及圖8C(有彙整此等而稱為圖8之情況)、以及圖9A、圖9B及圖9C(有彙整此等而稱為圖9之情況)，係加以顯示說明使用複數之半導體晶片CP而製造半導體封裝之工程的圖。本實施形態係包含如此之半導體封裝之製造工程者為佳。
[再配線層形成工程]
對於圖8A係加以顯示剝離表面保護薄片40之後的封閉體3之剖面圖。在本實施形態中，更包含：於剝離表面保護薄片40之後的封閉體3，形成再配線層之再配線層形成 工程者為佳。在再配線層形成工程中，係將與露出之複數之半導體晶片CP之電路W2連接之再配線，形成於電路面W1之上及封閉體3的面3S上。對於在再配線之形成時，係首先，將絕緣層形成於封閉體3。
對於圖8B，係加以顯示說明形成第一絕緣層61於半導體晶片CP之電路面W1及封閉體3的面3S之工程的剖面圖。將包含絕緣性樹脂的第一絕緣層61，於電路面W1及面3S上，呈使電路W2或電路W2之內部端子電極W4露出地加以形成。作為絕緣性樹脂，係例如，可舉出聚醯亞胺樹脂，聚苯並噁唑樹脂，及聚矽氧樹脂等。內部端子電極W4之材質係如為導電性材料而未加以限定，例如，可舉出金、銀、銅、及鋁等之金屬，以及合金等。
對於圖8C，係加以顯示說明形成與由封閉體3所封閉之半導體晶片CP電性連接之再配線5的工程之剖面圖。在本實施形態中，接續於第一絕緣層61之形成而形成再配線5。再配線5之材質係如為導電性材料而未加以限定，例如，可舉出金、銀、銅、及鋁等之金屬，以及合金等。再配線5係可經由公知的方法而形成。
對於圖9A，係加以顯示說明形成被覆再配線5之第二絕緣層62之工程的剖面圖。再配線5係具有外部端子電極用之外部電極墊片5A。對於第二絕緣層62係設置開口等，使外部端子電極用之外部電極墊片5A露出。在本實施形態中，外部電極墊片5A係在封閉體3之半導體晶片CP之範圍(對應於電路面W1之範圍)內及範圍外(對應於封閉構件60 上之面3S的範圍)而露出。另外，再配線5係呈加以配置外部電極墊片5A為陣列狀地加以形成於封閉體3之面3S。在本實施形態中，封閉體3則因具有使外部電極墊片5A露出於半導體晶片CP範圍外之構造之故，可得到扇出型之WLP者。
[與外部端子電極之連接工程]
對於圖9B，係加以顯示說明使外部端子電極連接於封閉體3之外部電極墊片5A之工程的剖面圖。於自第二絕緣層62露出之外部電極墊片5A，載置焊錫球等之外部端子電極7，經由焊錫接合等，使外部端子電極7與外部電極墊片5A加以電性連接。焊錫球之材質係無特別加以限定，例如，可舉出含鉛銲錫，及無鉛銲錫等。
[第二切割工程]
對於圖9C，係加以顯示說明個片化連接有外部端子電極7之封閉體3之工程(有著稱為第二切割工程之情況)的剖面圖。在此第二切割工程中，將封閉體3，以半導體晶片CP單位而加以個片化。將封閉體3作為個片化之方法係無特別加以限定。例如，可採用與切割前述之半導體晶圓W之方法同樣的方法，將封閉體3作為個片化者。將封閉體3作為個片化之工程，係使封閉體3貼上於切割薄片等之黏著薄片而實施亦可。
由將封閉體3作為個片化者，加以製造半導體晶片CP 單位之半導體封裝1。如上述，於扇出於半導體晶片CP之範圍外的外部電極墊片5A，使外部端子電極7連接之半導體封裝1係作為扇出型之晶圓級封裝(FO-WLP)而加以製造。
[安裝工程]
在本實施形態中，包含安裝加以個片化之半導體封裝1於印刷配線基板等之工程者亦為佳。
．實施形態之效果
如根據有關本實施形態之排列治具100及排列方法，可簡易且迅速地，以更均等之間隔而排列複數之半導體晶片CP。
如根據有關本實施形態之排列治具100及排列方法，半導體晶片CP之晶片角部cp3則不易接觸於排列治具100之收容角部103。因此，可防止半導體晶片CP之角部等的頂點部分之損傷。對於半導體晶片CP的厚度為薄之情況，或半導體晶片CP為脆之情況，有關本實施形態之排列治具100及排列方法，係從防止半導體晶片CP之損傷的觀點，更為適合。
如根據有關本實施形態之半導體裝置之製造方法，在半導體晶片排列工程中，實施使用排列治具100之排列方法之故，在以均等之間隔而排列複數之半導體晶片CP之後，可實施封閉工程或半導體封裝工程。因此，在封閉體 3中，以更均等之間隔而加以封閉複數之半導體晶片CP。更且，以均等之間隔而加以封閉複數之半導體晶片CP之故，在再配線層形成工程中，可抑制複數之半導體晶片CP之電路W2，與再配線5之連接位置的位置偏移。
有關本實施形態之半導體裝置之製造方法係對於製造FO-WLP形式之半導體封裝1的處理之適合性為優越。具體而言，如根據本實施形態，可使在FO-WLP形式之半導體封裝1之晶片間隔之均等性及正確性提升者。
(第2實施形態)
接著，對於本發明之第2實施形態加以說明。然而，在以下之說明中，對於與既已說明的部分同一之部分係省略其說明。
有關本實施形態之半導體裝置的製造方法係對於從使用半導體晶圓W而個片化為半導體晶片CP之工程，至擴展複數之半導體晶片CP彼此之間隔的工程為止，主要與有關第1實施形態之半導體裝置的製造方法不同。其他的點係第2實施形態與第1實施形態為同樣之故，省略或簡略化說明。然而，對於在第1實施形態所說明之排列治具或排列方法，亦加以適用在本實施形態。
．半導體裝置之製造方法
以下，對於有關本實施形態之半導體裝置之製造方法加以說明。
[溝形成工程]
對於圖10A，係加以顯示說明自半導體晶圓W之電路面W1側形成特定深度的溝之工程(有稱為溝形成工程之情況)的圖。
半導體晶圓W係具有作為第一面之電路面W1。對於電路面W1係加以形成有電路W2。
在溝形成工程中，自電路面W1側使用切割裝置之切割片等而切入切口於半導體晶圓。此時，自半導體晶圓W之電路面W1，切入較半導體晶圓W的厚度為淺之深度的切口，形成溝W5。溝W5係呈區劃形成於半導體晶圓W之電路面W1之複數的電路W2地加以形成。溝W5的深度係如為較作為目的之半導體晶片的厚度為稍微深的程度，並無特別加以限定。
對於圖10B係加以顯示在溝W5之形成後，於電路面W1貼上作為第三黏著薄片之保護薄片30的半導體晶圓W。
在本實施形態中，在接下的研削工程中，於研削半導體晶圓W之前，貼上保護薄片30於半導體晶圓W之電路面W1。保護薄片30係保護電路面W1及電路W2。
保護薄片30係具有：第三基材薄膜31，和第三黏著劑層32。第三黏著劑層32係加以層積於第三基材薄膜31。
第三基材薄膜31之材質係無特別加以限定。作為第三基材薄膜31之材質係例如，可舉出聚氯乙烯樹脂，聚酯樹脂(聚乙烯對苯二甲酸酯等)，丙烯酸樹脂，聚碳酸酯樹 脂，聚乙烯樹脂，聚丙烯樹脂，丙烯腈．丁二烯．苯乙烯樹脂，聚醯亞胺樹脂，聚氨酯樹脂，及聚苯乙烯樹脂等。
含於第三黏著劑層32之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於第三黏著劑層32。作為含於第三黏著劑層32之黏著劑，係例如，可舉出橡膠系黏著劑，丙烯酸系黏著劑，聚矽氧系黏著劑，聚酯系黏著劑，及胺甲酸乙酯系黏著劑等。然而，黏著劑的種類係考慮用途及所貼著之被著體的種類等而加以選擇。
對於第三黏著劑層32加以調配能量線聚合性化合物的情況，於第三黏著劑層32，自第三基材薄膜31側照射能量線，使能量線聚合性化合物硬化。當使能量線聚合性化合物硬化時，第三黏著劑層32之凝集力則提高，而第三黏著劑層32與半導體晶圓W之間的黏著力則下降或消失。作為能量線係例如，可舉出紫外線(UV)及電子線(EB)等，而紫外線為佳。在本實施形態中，作為使黏著力下降或消失之方法，可採用在第1實施形態所說明之方法。
[研削工程]
對於圖10C，係加以顯示說明形成溝W5，貼上保護薄片30之後，研削作為半導體晶圓W之第二面的背面W6之工程(有稱為研削工程之情況)的圖。
在貼上保護薄片30之後，使用研磨機50而自背面W6側研削半導體晶圓W。經由研削，半導體晶圓W的厚度則變薄，最終半導體晶圓W係分割為複數之半導體晶片CP。 至除去溝W5之底部為止，自背面W6側進行研削，將半導體晶圓W個片化成各電路W2。之後，因應必要而更進行背面研削，可得到特定厚度之半導體晶片CP。在本實施形態中，至露出有作為第三面之背面W3為止進行研削。
對於圖10D係加以顯示將所分割之複數的半導體晶片CP保持於保護薄片30之狀態。露出有背面W3之半導體晶片CP則加以保持於保護薄片30。
[貼附工程(第二黏著薄片)]
對於圖11A係加以顯示說明在研削工程之後，將第二黏著薄片20貼附於複數之半導體晶片CP之工程(有稱為貼附工程之情況)的圖。
第二黏著薄片20係加以貼上於半導體晶片CP的背面W3。第二黏著薄片20係具有第二基材薄膜21，和第二黏著劑層22。第二黏著薄片20係與第1實施形態同樣。
在本實施形態中，對於第二黏著劑層22之半導體晶圓W而言之黏著力係較對於第三黏著劑層32之半導體晶圓W而言之黏著力為大者為佳。如第二黏著劑層22之黏著力者為大時，容易剝離保護薄片30。
第二黏著薄片20係加以貼上於第一環狀框亦可。使用第一環狀框之情況，於第二黏著薄片20之第二黏著劑層22上，載置第一環狀框，輕按壓第一環狀框而加以固定第二黏著薄片20與第一環狀框。之後，將在第一環狀框之環形狀的內側而露出之第二黏著劑層22觸壓於半導體晶片CP之 背面W3，於第二黏著薄片20固定複數之半導體晶片CP。
[剝離工程]
對於圖11B係加以顯示說明在將第二黏著薄片20貼附於複數之半導體晶片CP之後，剝離保護薄片30之工程(有稱為剝離工程之情況)的圖。當剝離保護薄片30時，複數之半導體晶片CP的電路面W1則露出。在本實施形態中，如圖11B所示，將經由先切割法所分割之半導體晶片CP間的距離作為D3。距離D3係例如，15μm以上110μm以下者為佳。
[擴展工程]
對於圖11C，係加以顯示說明拉伸保持複數之半導體晶片CP的第二黏著薄片20之工程的圖。
在擴展工程中，更擴大複數之半導體晶片CP間的間隔。在擴展工程中拉伸第二黏著薄片20之方法係並無特別加以限定。作為拉伸第二黏著薄片20之方法係例如，可舉出：將環狀的擴展器，或圓狀的擴展器觸壓於第二黏著薄片20而拉伸第二黏著薄片20之方法，及使用把持構件等而把握第二黏著薄片20之外周部進行拉伸第二黏著薄片20的方法等。
在本實施形態中，如圖11C所示，將擴展工程之後的半導體晶片CP間的距離作為D4。距離D4係較距離D3為大。距離D4係例如，200μm以上5000μm以下者為佳。
[轉印工程]
對於圖12A係加以顯示說明在擴展工程後，將在半導體晶片CP轉印於作為第四黏著薄片之表面保護薄片40之工程(有稱為第四轉印工程之情況)的圖。表面保護薄片40係與第1實施形態同樣。
在第四轉印工程中，於複數之半導體晶片CP的電路面W1，貼上表面保護薄片40。
[剝離工程]
對於圖12B係加以顯示說明將第二黏著薄片20，自複數之半導體晶片CP剝離之工程的圖。經由剝離第二黏著薄片20之時，使半導體晶片CP的背面W3露出。
[轉印工程]
在剝離第二黏著薄片20，使半導體晶片CP的背面W3露出之後，與第1實施形態之第二轉印工程同樣地，實施使複數之半導體晶片CP轉印於保持構件200的保持面201之工程。
將複數之半導體晶片CP轉印於保持面201之後，半導體晶片排列工程之後係可與第1實施形態同樣作為而實施。
．實施形態之效果
如根據本實施形態，可得到與第1實施形態同樣的效果。
更且，如根據本實施形態，經由所謂先切割法而分割半導體晶圓W為複數之半導體晶片CP之故，可防止加以個片化時之半導體晶片CP的排列狀態之混亂。
更且，如根據本實施形態，可將經由先切割法所個片化之複數的半導體晶片CP，貼附於第二黏著薄片20，拉伸此第二黏著薄片20而擴大複數之半導體晶片CP彼此之間隔者。在擴展工程中，亦可防止複數之半導體晶片CP之排列狀態的混亂。
(第3實施形態)
接著，對於本發明之第3實施形態加以說明。然而，在以下之說明中，對於與既已說明的部分同一之部分係省略其說明。
有關本實施形態之半導體裝置的製造方法係在使複數之半導體晶片CP排列之後，封閉轉印於表面保護薄片40之複數的半導體晶片CP的封閉工程以後，則主要與有關第1實施形態之半導體裝置的製造方法不同。其他的點係第3實施形態與第1實施形態為同樣之故，省略或簡略化說明。然而，對於在第1實施形態所說明之排列治具或排列方法，亦加以適用在本實施形態。
[框構件貼上工程]
對於圖13A，係加以顯示使框構件400貼上於表面保護薄片40之第四黏著劑層42的工程(有稱為框構件貼上工程之情況)的圖。
框構件貼上工程係在實施第一實施形態之圖7A所示之第三轉印工程之後加以實施者為佳。在框構件貼上工程中，使框構件400貼上於轉印有半導體晶片CP的表面保護薄片40。表面保護薄片40係與第1實施形態同樣。
有關本實施形態之框構件400係加以形成為格子狀，具有複數之開口部401。框構件400係由具有耐熱性的材質而加以形成者為佳。框構件400之材質係例如，可舉出金屬，及耐熱性樹脂。作為金屬係例如，可舉出：銅，及不鏽鋼等。作為耐熱性樹脂係可舉出：聚醯亞胺樹脂，及玻璃聚酯樹脂等。
開口部401係貫通框構件400的表背面的孔。開口部401之形狀係如為可收容半導體晶片CP於框內，並無特別加以限定。開口部401的孔之深度，亦如為可收容半導體晶片CP，並無特別加以限定。
在貼上框構件400於表面保護薄片40時，係呈收容半導體晶片CP於各開口部401地，貼合框構件400於第四黏著劑層42。
[封閉工程]
對於圖13B係加以顯示說明封閉貼上於表面保護薄片40之半導體晶片CP及框構件400之工程的圖。
封閉構件63之材質係熱硬化性樹脂，例如，可舉出環氧樹脂等。對於作為封閉構件63而使用之環氧樹脂，係例如，亦可含有苯酚樹脂，合成橡膠，無機充填材，及硬化促進劑等。
經由使用封閉構件63而被覆半導體晶片CP及框構件400之時，加以形成封閉體3D。
以封閉構件63而封閉半導體晶片CP及框構件400之方法係無特別加以限定。例如，可舉出使用薄片狀的封閉樹脂之方法。呈被覆半導體晶片CP及框構件400地，載置薄片狀的封閉樹脂，使封閉樹脂加熱硬化，形成封閉樹脂層。
對於使用薄片狀之封閉樹脂的情況，經由真空層壓法而封閉半導體晶片CP及框構件400者為佳。經由此真空層壓法，可防止產生空隙於半導體晶片CP及框構件400之間者。經由真空層壓法之加熱硬化的溫度條件範圍係例如，80℃以上120℃以下。
在封閉複數之半導體晶片CP而形成封閉體3D之後，半導體封裝的製造工程以後係可與第1實施形態同樣作為而實施。
．實施形態之效果
如根據本實施形態，可得到與第1實施形態同樣的效果。
更且，如根據本實施形態，於封閉體3D的內部，不僅 半導體晶片CP，亦可加以封閉框構件400之故，封閉體3D的剛性則提升。其結果，在以比較寬面積而封閉多數之半導體晶片CP時，如根據本實施形態，亦可抑制半導體封裝的彎曲。
(第4實施形態)
接著，對於本發明之第4實施形態加以說明。然而，在以下之說明中，對於與既已說明的部分同一之部分係省略其說明。
有關本實施形態之半導體裝置的製造方法係在轉印複數之半導體晶片CP於保持構件200之前，在預先載置排列治具100於保持構件200之保持面201的點，主要與有關第1實施形態之半導體裝置的製造方法不同。其他的點係和本實施形態與第1實施形態為同樣之故，省略或簡略化說明。然而，對於在第1實施形態所說明之排列治具或排列方法，亦加以適用在本實施形態。
[治具載置工程]
對於圖14A係加以顯示說明載置排列治具100於保持構件200的保持面201之工程的圖。本實施形態之治具載置工程係在未預先轉印複數之半導體晶片CP於保持面201的點，與第1實施形態之治具載置工程不同。在本實施形態中，使排列治具100吸附保持於保持面201者為佳。
本實施形態之治具載置工程係對於其他的點，與第1 實施形態同樣之故而省略說明。
[轉印工程]
對於圖14B係加以顯示在第一實施形態所說明之第二擴展工程(參照圖5B)之後，使複數之半導體晶片CP轉印於保持構件200的保持面201之工程的圖。
在本實施形態的轉印工程係在預先載置排列治具100於保持面201的點，與第1實施形態的第二轉印工程不同。在本實施形態之轉印工程中，係將加以保持於第二黏著薄片20之複數之半導體晶片CP的背面W3，朝向保持面201而載置。半導體晶片CP係呈收容於排列治具100之收容部101地載置。在本實施形態中，由使排列治具100吸附保持於保持面201者，可防止在實施轉印工程時，排列治具100則移動在保持面201之上方者。在本實施形態之轉印工程中，經由防止排列治具的移動之時，可防止半導體晶片CP與排列治具100之接觸。
[剝離工程]
圖14C係加以顯示說明在載置半導體晶片CP於保持面之後，自半導體晶片CP剝離第二黏著薄片20之工程的圖。
在剝離第二黏著薄片20時，係使減壓手段驅動而使複數之半導體晶片CP吸附保持於保持面201者為佳。更且，在剝離第二黏著薄片20時，係亦使排列治具100吸附保持於保持面201者為佳。
將複數之半導體晶片CP轉印於保持構件200的保持面201之後，使半導體晶片CP排列的工程係可與第1實施形態之半導體晶片排列工程同樣作為而實施。半導體晶片排列工程以後，亦可與第1實施形態同樣作為而實施。
．實施形態之效果
如根據本實施形態，可得到與第1實施形態同樣的效果。
(第5實施形態)
接著，對於本發明之第5實施形態加以說明。然而，在以下之說明中，對於與既已說明的部分同一之部分係省略其說明。
有關本實施形態之半導體裝置的製造方法係在使複數之半導體晶片CP排列之後，不僅半導體晶片CP，而排列治具100亦一起轉印於表面保護薄片40的點，則主要與有關第1實施形態之半導體裝置的製造方法不同。其他的點係和本實施形態與第1實施形態為同樣之故，省略或簡略化說明。然而，對於在第1實施形態所說明之排列治具或排列方法，亦加以適用在本實施形態。
[轉印工程]
對於圖15A係加以顯示說明將在半導體晶片排列工程所排列之半導體晶片CP及排列治具100，轉印於表面保護 薄片40之工程的圖。
本實施形態之轉印工程係在實施第一實施形態或第三實施形態的半導體晶片排列工程之後而加以實施者為佳。
在本實施形態之轉印工程中，於所排列之複數之半導體晶片CP的電路面W1及排列治具100，貼上表面保護薄片40。貼上表面保護薄片40時，係使複數之半導體晶片CP及排列治具100吸附保持於保持面201者為佳。
貼上後，自保持構件200之保持面201，使半導體晶片CP及排列治具100離間。自保持面201使半導體晶片CP及排列治具100離間時，係作為解除經由保持面201之吸附保持，以及使吸附保持力降低者為佳。
[封閉工程]
對於圖15B係加以顯示說明封閉經由表面保護薄片40所保持之複數的半導體晶片CP及排列治具100之工程的圖。
經由封閉構件60而被覆半導體晶片CP及排列治具100之時，而加以形成封閉體3E。對於收容在排列治具100之收容部101的半導體晶片CP周圍，亦加以充填封閉構件60。封閉方法係與前述同樣。
在封閉複數之半導體晶片CP而形成封閉體3E之後，半導體封裝的製造工程以後係可與第1實施形態同樣作為而實施。
．實施形態之效果
如根據本實施形態，可得到與第1實施形態同樣的效果。
更且，如根據本實施形態，於封閉體3E的內部，不僅半導體晶片CP，亦可加以封閉排列治具100之故，封閉體3E的剛性則提升。其結果，在以比較寬面積而封閉多數之半導體晶片CP時，如根據本實施形態，亦可抑制半導體封裝的彎曲。
(第6實施形態)
接著，對於本發明之第6實施形態加以說明。然而，在以下之說明中，對於與既已說明的部分同一之部分係省略其說明。
有關本實施形態之半導體裝置的製造方法係在使複數之半導體晶片CP排列，封閉轉印於表面保護薄片40之複數的半導體晶片CP之後，製造半導體封裝之工程則主要與有關第1實施形態之半導體裝置的製造方法不同。其他的點係和本實施形態與第1實施形態為同樣之故，省略或簡略化說明。然而，對於在第1實施形態所說明之排列治具或排列方法，亦加以適用在本實施形態。
對於圖16A、圖16B及圖16C(彙整此等而有稱為圖16之情況)、圖17A、及圖17B(彙整此等而有稱為圖17之情況)、及圖18A、圖18B及圖18C(彙整此等而有稱為圖18之情況)，係加以顯示對於使用複數之半導體晶片CP而製造 半導體封裝之工程的圖。
在本實施形態中，包含形成再配線層於支持體上，電性連接該再配線層，和封閉於封閉體內部之半導體晶片的工程。在本實施形態所說明之半導體封裝的製造工程係有稱為RDL-First之情況。RDL係Redistribution Layer之略稱。
對於圖16A係加以顯示具有支持基板81，和形成於支持基板81表面之剝離層82的支持體80。
作為支持基板81之材質係例如，可舉出玻璃，及矽晶圓。支持基板81的表面係為平滑者為佳。
剝離層82係由具有剝離性的材質而加以形成。例如，可經由層疊剝離膠帶於支持基板81上而形成剝離層82者。剝離膠帶係例如，具有剝離基材，和剝離劑層者為佳。使用如此構成之剝離膠帶情況，剝離劑層則呈露出於表面地，層疊於支持基板81表面。貼上剝離基材與支持基板81之方法係無特別加以限定。例如，使黏著劑層介入存在於剝離基材與支持基板81之間之時，可貼上剝離膠帶與支持基板81者。
另外，對於剝離層82上，因應必要，加以形成金屬膜亦可。金屬膜係例如，可經由濺鍍法而形成。作為構成金屬膜之金屬係例如，可舉出：選自鈦及鋁所成的群之金屬。加以形成金屬膜於剝離層82上之情況，於金屬膜上，加以形成後述之再配線層。
[再配線層形成工程]
對於圖16B係加以顯示說明於支持體80的剝離層82上，形成再配線層RDL之工程的圖。
再配線層RDL係具有絕緣性樹脂層83，和經由絕緣性樹脂層83所被覆之再配線84。
在再配線層形成工程中，形成再配線84，和被覆再配線84之絕緣性樹脂層83。再配線層RDL係亦可經由採用公知的再配線層形成方法而形成。另外，再配線層RDL係亦可經由在RDL-First之製造工程的再配線層之形成方法而形成。另外，再配線層RDL係亦可經由採用與在第1實施形態所述之再配線層的形成方法同樣的方法而形成。
再配線84係具有：與半導體晶片CP之內部端子電極W4加以電性連接之內部電極墊片84A，和與外部端子電極加以電性連接之外部電極墊片84B。
內部電極墊片84A係在形成再配線層RDL於支持體80之第1層積體80A中，位置於該第1層積體80A之表面側。在第1層積體80A中，內部電極墊片84A係露出著。
外部電極墊片84B係在第1層積體80A中，位置於該第1層積體80A之內部。外部電極墊片84B係在第1層積體80A之內部中，與剝離層82對向。在第1層積體80A中，外部電極墊片84B係露出著。
[突起電極形成工程]
對於圖16C係加以圖示說明於第1層積體80A之內部電 極墊片84A，形成突起電極85之工程的圖。
在突起電極形成工程中，於內部電極墊片84A，載置焊錫球等，經由焊錫接合等，而電性連接突起電極85與內部電極墊片84A。焊錫球之材質係無特別加以限定，例如，可舉出含鉛銲錫，及無鉛銲錫等。
在形成複數之突起電極85於第1層積體80A之後，呈被覆複數之突起電極85地貼附封閉樹脂膜86於第1層積體80A之表面。作為封閉樹脂膜86係例如，可舉出NCF(Non Conductivity Film)。
[封閉體形成工程]
對於圖17A係加以顯示封閉經由有關第1實施形態之半導體晶片排列方法而排列之複數的半導體晶片CP之封閉體3A。
封閉體3A係可與第1實施形態同樣地形成。然而，在圖17A所示之封閉體3A，及圖7B所示之封閉體3中，說明的情況上，所封閉之半導體晶片CP的數量則為不同。封閉體3A亦可經由實施半導體晶片排列工程之後實施封閉工程之時，與封閉體3同樣作為而形成。
封閉半導體晶片CP之後，經由剝離表面保護薄片40之時，可得到半導體晶片CP之電路面W1及內部端子電極W4所露出的封閉體3A。
另外，在本實施形態之封閉體係如第3實施形態之封閉體3D，不僅半導體晶片CP，而亦封閉框構件400之封閉 體亦可。
另外，在本實施形態之封閉體係如第5實施形態之封閉體3E，不僅半導體晶片CP，而亦封閉排列治具100之封閉體亦可。
[半導體晶片連接工程]
對於圖17B，係加以顯示說明電性連接封閉體3A之半導體晶片CP與第1層積體80A之內部電極墊片84A之工程的圖。然而，此連接工程係可經由覆晶方式的連接方法而實施。
在本實施形態的連接工程中，使封閉體3A之內部端子電極W4所露出的面，和加以形成有被覆第1層積體80A之突起電極85的封閉樹脂膜86的面對向。接著，封閉體3A之複數的內部端子電極W4之位置，和第1層積體80A之複數的突起電極85之位置則呈各自對準地，進行位置控制。
位置控制之後，將封閉體3A觸壓於第1層積體80A，使半導體晶片CP之內部端子電極W4伸入於封閉樹脂膜86，使內部端子電極W4與突起電極85接觸。經由使內部端子電極W4與突起電極85接觸之時，加以形成貼合封閉體3A與第1層積體80A之第2層積體80B。
由自封閉體3A側及第1層積體80A側使用壓著構件而夾入第2層積體80B，特定時間，加熱及壓著第2層積體80B。作為壓著構件係可舉出壓著板。作為壓著板之材質係可舉出金屬，或樹脂。
經由加熱壓著第2層積體80B之時，內部端子電極W4與內部電極墊片84A係藉由突起電極85而加以電性連接，而封閉樹脂膜86係產生硬化。
經由此連接工程，因加以充填封閉樹脂膜86於封閉體3A與第1層積體80A之間之故，加以補強內部端子電極W4與突起電極85之電性連接。
[支持體剝離工程]
對於圖18A係加以顯示說明自第2層積體80B，剝離支持體80之工程的圖。
當自第2層積體80B剝離支持體80時，再配線84之外部電極墊片84B則露出。經由自第2層積體80B，剝離支持體80之時，可得到層積再配線層RDL與封閉體3A之第3層積體80C。
[與外部端子電極之連接工程]
對於圖18B，係加以顯示說明使外部端子電極連接於第3層積體80C之工程的圖。
於第3層積體80C之外部電極墊片84B，載置焊錫球等之外部端子電極87，經由焊錫接合等，使外部端子電極87與外部電極墊片84加以電性連接。焊錫球之材質係無特別加以限定，例如，可舉出含鉛銲錫，及無鉛銲錫等。
[切割工程]
對於圖18C，係加以顯示說明個片化連接有外部端子電極87之第3層積體80C之工程的圖。
在此切割工程中，以半導體晶片CP單位而個片化第3層積體80C。將第3層積體80C作為個片化之方法係無特別加以限定。例如，可採用與切割前述之半導體晶圓W之方法同樣的方法，將第3層積體80C作為個片化。將第3層積體80C作為個片化之工程，係使第3層積體80C貼上於切割薄片等之黏著薄片而實施亦可。
由將第3層積體80C作為個片化者，加以製造半導體晶片CP單位之半導體封裝1A。
．實施形態之效果
如根據本實施形態，可得到與第1實施形態同樣的效果。
在本實施形態中，與第1實施形態同樣地，實施半導體晶片排列工程，實施使用排列治具100之排列方法之故，在以均等之間隔而排列複數之半導體晶片CP之後，可實施封閉工程或半導體封裝工程。
因此，在封閉體3A中，以更均等之間隔而加以封閉複數之半導體晶片CP。更且，以均等之間隔而加以封閉複數之半導體晶片CP之故，容易對準封閉體3A之複數的內部端子電極W4之位置，和第1層積體80A之複數的突起電極85之位置，更且，亦可抑制連接位置的位置偏移。
(第7實施形態)
接著，對於本發明之第7實施形態加以說明。然而，在以下之說明中，對於與既已說明的部分同一之部分係省略其說明。
本實施形態係有關使經由有關前述實施形態之排列方法而排列之複數的片狀體，轉印於支持體之方法。在本實施形態中，舉例說明作為片狀體而使半導體晶片排列之後，轉印於支持體的形態。可經由本發明之轉印方法而使其轉印之片狀體係未限定於半導體晶片。
在第1實施形態中，對於實施將半導體晶片排列工程之後所排列之半導體晶片CP，轉印於表面保護薄片40之工程(第三轉印工程)而言，有關本實施形態之轉貼方法係在將所排列之半導體晶片CP，取代表面保護薄片40而轉貼於具有黏著面之硬質支持體的點，主要與第1實施形態與本實施形態不同。
[轉貼工程]
對於圖19A及圖19B，係加以顯示說明於具有黏著面之硬質支持體，使半導體晶片CP轉貼之方法的圖。
對於圖19A係加以顯示具有硬質基材500，和形成於硬質基材500表面之黏著層501的硬質支持體500A。黏著層501之外表面則相當於黏著面502。
作為硬質基材500係例如，可使用由玻璃等所形成之基材者。硬質基材500係具有耐熱性者為佳。例如，經由 加熱而硬質基材500產生變形的溫度係比較於經由加熱而黏著薄片產生變形之溫度，為高者為佳。
黏著層501係含有黏著劑。含於黏著層501之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於黏著層501。作為含於黏著層501之黏著劑，係例如，可舉出橡膠系，丙烯酸系，聚矽氧系，聚酯系，及胺甲酸乙酯系等。然而，黏著劑的種類係考慮用途及所貼著之被著體的種類等而加以選擇。對於調配能量線聚合性化合物於黏著層501之情況，自硬質基材500側照射能量線於黏著層501，使能量線聚合性化合物硬化。當使能量線聚合性化合物硬化時，黏著層501之凝集力則提高，而可使黏著層501與半導體晶片CP之間的黏著力下降或消失。作為能量線係例如，可舉出紫外線(UV)及電子線(EB)等，而紫外線為佳。作為使黏著層501與半導體晶片CP之間的黏著力下降或消失之方法，係例如，與第1實施形態同樣地，可舉出經由能量線照射之方法，經由加熱的方法，經由加熱及能量線照射之方法，以及經由冷卻之方法之任一的方法。
對於圖19B係加以顯示具有硬質基材500，和形成於硬質基材500表面之表面保護薄片40的硬質支持體500B。表面保護薄片40係具有：第四基材薄膜41，和第四黏著劑層42。在硬質支持體500B中，第四黏著劑層42則露出於表面，而第四黏著劑層42之外表面則相當於黏著面43。
在本實施形態中，使在半導體晶片排列工程中所排列之半導體晶片CP，轉貼於硬質支持體500A之黏著面502， 或硬質支持體500B之黏著面43。
對於圖19A及圖19B係例示有未使排列治具100貼著之形態，但與排列後之半導體晶片CP同時，使排列治具100轉貼於硬質支持體亦可。
使半導體晶片CP轉貼於硬質支持體之後，與前述之實施形態同樣地，可實施半導體裝置之製造方法。例如，取代第1實施形態的第三轉印工程，而實施本實施形態的轉貼工程，其他的工程係可與第1實施形態同樣地進行者。
．實施形態之效果
如根據本實施形態，可得到與第1實施形態同樣的效果。
更且，硬質基材500之耐熱性係因比較於表面保護薄片等之黏著薄片為高之故，如根據本實施形態，可將轉貼有半導體晶片CP之硬質支持體，使用於高溫加熱必要之工程者。另外，硬質基材500係因比較於表面保護薄片等，由硬的材質而加以形成之故，如根據本實施形態，可在半導體封裝等之製造工程中，更安定地支持及搬送半導體晶片CP。
[實施形態之變形]
本發明係對於上述之實施形態未任何加以限定。本發明係在可達成本發明之目的之範圍，包含將上述實施形態作為變形之形態等。
例如，在半導體晶圓及半導體晶片之電路等係未加以限定於圖示之配列或形狀等。與在半導體封裝之外部端子電極的連接構造等，亦未加以限定為在前述實施形態所說明之形態。在前述之實施形態中，以例說明過製造FO-WLP形式之半導體封裝之形態，但本發明係亦可適用於製造扇入型之WLP等之其他半導體封裝之形態。
例如，排列治具所具有之收容部的數量係未限定於在第1實施形態所說明之排列治具的例。可使用具有因應半導體晶片等之片狀體的數量之收容部的排列治具者。
另外，例如，排列治具的主體部外形係未限定於如在第1實施形態所說明之圓形狀，而作為圓形以外的形狀係例如，可舉出矩形，正方形，或橢圓形等。
例如，在第1實施形態之排列方法的說明中，以例說明過經由對於圖中之2B方向及2C方向之2階段的排列治具之移動而使半導體晶片排列之方法，但本發明係未限定於如此之形態。例如，經由於使排列治具的收容角部之凹陷部收容於半導體晶片之角部的方向(例如，傾斜方向)，移動排列治具，以及移動保持構件的保持面之時，可使半導體晶片排列者。
另外，移動保持面之方向係未限定於水平方向，而例如，作為呈經由使保持面傾斜之時，使半導體晶片CP移動，接合於排列治具的壁部亦可。
例如，在第1實施形態中，以例說明過實施2次擴展工程之形態，但本發明係未限定於如此之形態。例如，如可 將排列治具的框插入於半導體晶片彼此之間，擴展工程係亦可為1次。
例如，在第2實施形態中，例示過貼附保護薄片30於半導體晶圓W之電路面W1，實施溝形成工程的形態，但本發明係未限定於如此之形態。例如，作為其他形態，係亦可舉出：未貼附保護薄片30於電路面W1，而保持使電路面W1露出進行溝形成工程，在溝形成後，於電路面W1貼附第一黏著薄片10，實施研削工程之形態。另外，在溝形成工程前，形成被覆電路面W1之保護膜亦可。保護膜係為使電路W2之內部端子電極W4露出之形狀者為佳。保護膜係例如，使用氮化矽，氧化矽，或聚醯亞胺等而加以形成者為佳。
例如，在第2實施形態中，以例說明過拉伸第二黏著薄片20而擴張複數之半導體晶片CP彼此之間隔的形態，但更且，追加擴展工程而實施亦可。實施複數次擴展工程之情況，將保持於第二黏著薄片20之複數之半導體晶片CP，保持維持加以擴大之間隔，轉印於另外的擴展薄片，拉伸該擴展薄片，更可擴大複數之半導體晶片CP彼此之間隔者。例如，在第2實施形態中，貼附表面保護薄片40之後，拉伸表面保護薄片40而擴大複數之半導體晶片CP彼此之間隔亦可。
例如，在第2實施形態中，舉例說明過包含形成較半導體晶圓的厚度為淺之切口深度的溝之工程的半導體裝置之製造方法，但亦可使用預先形成該溝之半導體晶圓。
在第2實施形態中，舉例說明過形成溝W5於半導體晶圓W之後，貼附作為第三黏著薄片之保護薄片30於電路面W1之形態，但本發明係不限於如此之形態。
例如，在經由電路面保護薄片而加以保護電路面W1之狀態，如進行溝W5之形成時，可防止經由切削屑之電路面W1或電路W2之污染或破損。此情況，自電路面保護薄片側切入切口，完全地切斷電路面保護薄片，再自半導體晶圓W的電路面W1，切入較半導體晶圓W的厚度為淺深度之切口，形成溝W5。更且，在此形態中，於進行研削之前，於保護薄片30側，貼上第一黏著薄片10亦可。在貼上第一黏著薄片10之後，使用研磨機50而自背面W6側研削半導體晶圓W。第一黏著薄片10係具有第一基材薄膜11，和第一黏著劑層12。第一黏著劑層12係加以層積於第一基材薄膜11。第一黏著薄片10係呈成為與半導體晶圓W略同形狀地，預先進行切斷亦可，另外準備較半導體晶圓W為大之第一黏著薄片10，貼著於半導體晶圓W後，切斷成與半導體晶圓W同形狀亦可。另外，在此形態中，對於第一黏著劑層12係包含有：在之後的工程，所切斷之保護薄片30亦呈可一起剝離地，比較來說黏著力強的黏著劑者為佳。第一基材薄膜11係具有：呈在進行剝離時未拉伸地，如聚乙烯對苯二甲酸酯，比較來說高剛性者為佳。
另外，作為使半導體晶片CP等之片狀體的方法係例如，亦可舉出如以下之[1]及[2]之形態的排列方法。
[1]一種排列方法，係使用排列治具而使複數的片狀 體排列之排列方法，其中，前述片狀體係具有：第一側面，和與前述第一側面鄰接之第二側面，和位置於前述第一側面的端部及前述第二側面的端部之片狀體角部；前述排列治具係具備：可收容片狀體之複數的收容部，而前述收容部係具有：壁部，和收容角部；前述壁部係具有：第一側壁，和與前述第一側壁鄰接之第二側壁；前述收容角部係位置於前述第一側壁的端部及前述第二側壁的端部；前述收容角部係具有：凹陷於較前述第一側壁的面，及前述第二側壁的面為深側之凹陷部；包含：接合前述片狀體之前述第一側面與前述收容部之前述第一側壁的工程，和接合前述片狀體之前述第二側面與前述收容部之前述第二側壁的工程，和使前述片狀體的前述片狀體角部，收容於前述收容角部之前述凹陷部的工程之排列方法。
如根據此排列方法，可簡易且迅速地，以更均等之間隔而使複數之片狀體排列者。
[2]在前述[1]之形態的排列方法中，複數之前述收容部係加以配列成格子狀者為佳，而加以配列成正方格子狀者為更佳。
[實施例]
以下，舉出實施例而更詳細地說明本發明。本發明係對於此等實施例，未有任何限定。
在實施例1中，實施使用有關前述第1實施形態之排列治具的排列方法。即，在第1實施形態中，使用具有複數在圖2A所示形狀的收容部之銅製的排列治具。於此排列治具之一方的面側，安裝厚度3mm之銅板而封閉一方的開口，自另一方的開口側，將半導體晶片放置於銅板上之後，使半導體晶片接合於收容部的壁部(參照圖2C)。
做為參考例1，前述實施形態中，實施使用有關在圖3A所說明之參考例的排列治具之排列方法。在參考例1中，除改變排列治具以外係進行與實施例1同樣的操作。在本實施例(實施例1及參考例1)所使用之排列治具收容部的內尺寸(對向之側壁間的距離)及排列治具的格子框寬度，以及在本實施例所使用之半導體晶片的尺寸係如以下。然而，在實施例1所使用之排列治具的凹陷部形狀係作為直徑約0.4mm之半圓形。
在將實施例1及參考例1之各排列方法實施後，比較半導體晶片則在哪種程度，等間隔地加以排列。
．排列治具收容部之內尺寸：4.6mm×4.6mm
．排列治具之格子框寬度：0.4mm
．半導體晶片的尺寸：3mm×3mm、厚度350μm
然而，在本實施例中，收容部的形狀係雖具有與在前述實施形態1及參考例所說明之收容部同樣的形狀者，但 使用較在前述實施形態及參考例所圖示者更具有多數之收容部的治具。在排列治具中，規定3個具有縱4處×橫4處之合計16處之收容部的收容區域，於3個收容區域之收容部(合計48處)，收容半導體晶片，實施排列方法。
實施排列方法之後，使用具有XY平台之測定器而以共通的座標系，數值化各半導體晶片之中心座標。測定器係使用Mitutoyo股份有限公司製之CNC畫像測定器(製品名：QV ACCEL HYBRID TYPE1)。
3個收容區域之中，選定1個收容區域(第1區域)，將第1區域作為基準，將其他的2個區域作為第2區域及第3區域。
作為基準之第1區域的X軸方向及Y軸方向，和第2區域之X軸方向及Y軸方向的偏移量則呈成為最少地，未改變收容區域的角度(傾斜)而重疊在資料上。對於第1區域及第3區域，亦與上述同樣地重疊在資料上。
重疊後，在第1區域之16處的收容部，和第2區域或第3區域之16處的收容部，比較收容於以各區域彼此各自對應之收容部的半導體晶片之座標。在此係將第1區域之半導體晶片的座標作為基準，計算自該基準座標至第2區域之半導體晶片的座標有多少程度偏移。同樣地，將第1區域作為基準，計算第3區域之半導體晶片的座標有多少程度偏移。
於表1，顯示將實施例1及參考例1之排列方法實施後，進行計算之X軸方向、Y軸方向、及傾斜的不均量之 計算結果。
然而，傾斜係指將連結第1區域之半導體晶片的對角線的線作為基準，比較連結第2區域或第3區域之半導體晶片的對角線的線，顯示其傾斜程度。
如表1所示，如根據使用有關實施例1之排列治具的排列方法，與參考例1作比較，了解到有關半導體晶片彼此的X軸方向、Y軸方向、及傾斜的位置之偏移量為少。即，如根據使用有關實施例1之排列治具的排列方法，可以更均等之間隔而使複數之半導體晶片排列者。
經由在第1實施形態以外之實施形態或實施形態的變形等所說明之排列治具及排列方法，亦與第1實施形態同樣地，與參考例1作比較，可以更均等之間隔而使複數之半導體晶片排列者。
100‧‧‧排列治具
110‧‧‧主體部
110A‧‧‧外框
110B‧‧‧內框
CP‧‧‧半導體晶片
101‧‧‧收容部
102‧‧‧壁部
102a‧‧‧第一側壁
102b‧‧‧第二側壁
102c‧‧‧第三側壁
102d‧‧‧第四側壁
103‧‧‧收容角部
103a‧‧‧第一收容角部
103b‧‧‧第二收容角部
130c‧‧‧第三收容角部
103d‧‧‧第四收容角部
104‧‧‧凹陷部

Claims (6)

  1. 一種排列治具，係具備複數可收容片狀體的收容部之排列治具，其特徵為前述收容部之收容角部係在收容各前述片狀體於複數之前述收容部而接合前述片狀體於前述收容部的壁部時，前述片狀體之片狀體角部則呈未接觸於前述收容角部地加以形成者。
  2. 如申請專利範圍第1項記載之排列治具，其中，複數之前述收容部係加以配列成格子狀者。
  3. 如申請專利範圍第1項記載之排列治具，其中，前述片狀體係具有：第一側面，和與前述第一側面鄰接之第二側面；前述片狀體角部係位置於前述第一側面的端部及前述第二側面的端部；前述收容部之前述壁部係具有：第一側壁，和與前述第一側壁鄰接之第二側壁；前述收容角部係位置於前述第一側壁的端部及前述第二側壁的端部；前述收容角部係具有：凹陷於較前述第一側壁的面， 及前述第二側壁的面為深側之凹陷部；在接合前述片狀體之前述第一側面與前述收容部之前述第一側壁，又接合前述片狀體的前述第二側面與前述收容部的前述第二側壁時，前述片狀體之前述片狀體角部係加以收容於前述收容角部之前述凹陷部者。
  4. 如申請專利範圍第1項記載之排列治具，其中，複數之前述收容部係加以配列成正方格子狀者。
  5. 一種排列方法，其特徵為使用如申請專利範圍第1項至第4項任一項記載之排列治具，使複數之前述片狀體排列者。
  6. 一種轉貼方法，其特徵為使經由如申請專利範圍第5項記載之排列方法而排列之複數的前述片狀體，轉貼於具有黏著面之硬質支持體的前述黏著面者。
TW106121451A 2016-06-28 2017-06-27 半導體裝置之製造方法 TWI730129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016128012 2016-06-28
JP2016-128012 2016-06-28

Publications (2)

Publication Number Publication Date
TW201810507A true TW201810507A (zh) 2018-03-16
TWI730129B TWI730129B (zh) 2021-06-11

Family

ID=60785211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121451A TWI730129B (zh) 2016-06-28 2017-06-27 半導體裝置之製造方法

Country Status (5)

Country Link
JP (1) JP6983775B2 (zh)
KR (1) KR102413733B1 (zh)
CN (1) CN109417045B (zh)
TW (1) TWI730129B (zh)
WO (1) WO2018003602A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180390A (zh) * 2018-11-09 2020-05-19 株式会社迪思科 板状物加工方法
TWI838454B (zh) * 2019-01-31 2024-04-11 日商琳得科股份有限公司 擴展方法及半導體裝置之製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7250468B6 (ja) * 2018-10-12 2023-04-25 三井化学株式会社 電子装置の製造方法および粘着性フィルム
TW202135276A (zh) * 2019-10-29 2021-09-16 日商東京威力科創股份有限公司 附有晶片之基板的製造方法及基板處理裝置
US11942352B2 (en) 2020-08-31 2024-03-26 Industry-Academic Cooperation Foundation, Yonsei University Manufacturing method of LED display
KR102601746B1 (ko) * 2020-08-31 2023-11-13 연세대학교 산학협력단 Led 디스플레이 제조 방법
CN116917660A (zh) * 2021-02-25 2023-10-20 东友精细化工有限公司 Led照明装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461033A (en) * 1987-09-01 1989-03-08 Sumitomo Electric Industries Device for mounting chip
JPH03177030A (ja) * 1989-12-05 1991-08-01 Matsushita Electron Corp チップ位置決め装置
JPH0794535A (ja) * 1993-09-20 1995-04-07 Nec Corp 半導体ペレット位置決め装置
JP2003179125A (ja) * 2001-12-10 2003-06-27 Hitachi Ltd 半導体装置の製造方法および分離整列治具
JP2005203695A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
JP4566626B2 (ja) * 2004-06-09 2010-10-20 株式会社石川製作所 半導体基板の分断方法および半導体チップの選択転写方法
WO2010058646A1 (ja) 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP5350980B2 (ja) * 2009-11-02 2013-11-27 シチズン電子株式会社 Ｌｅｄ素子の製造方法
JP5912274B2 (ja) 2011-03-28 2016-04-27 株式会社東京精密 チップ分割離間装置、及びチップ分割離間方法
JP5472275B2 (ja) * 2011-12-14 2014-04-16 株式会社村田製作所 エキスパンド装置及び部品の製造方法
US9082940B2 (en) * 2012-06-29 2015-07-14 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
JP6371641B2 (ja) * 2014-09-02 2018-08-08 リンテック株式会社 整列装置および整列方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180390A (zh) * 2018-11-09 2020-05-19 株式会社迪思科 板状物加工方法
CN111180390B (zh) * 2018-11-09 2023-08-15 株式会社迪思科 板状物加工方法
TWI830807B (zh) * 2018-11-09 2024-02-01 日商迪思科股份有限公司 板狀物加工方法
TWI838454B (zh) * 2019-01-31 2024-04-11 日商琳得科股份有限公司 擴展方法及半導體裝置之製造方法

Also Published As

Publication number Publication date
KR102413733B1 (ko) 2022-06-27
KR20190021223A (ko) 2019-03-05
CN109417045B (zh) 2023-06-23
JPWO2018003602A1 (ja) 2019-04-11
JP6983775B2 (ja) 2021-12-17
CN109417045A (zh) 2019-03-01
TWI730129B (zh) 2021-06-11
WO2018003602A1 (ja) 2018-01-04

Similar Documents

Publication Publication Date Title
TWI730129B (zh) 半導體裝置之製造方法
TWI524404B (zh) Packaging substrate processing methods
US7648889B2 (en) Production method for device
TWI676210B (zh) 半導體裝置之製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US9281182B2 (en) Pre-cut wafer applied underfill film
TW201635361A (zh) 半導體裝置之製造方法
TWI819172B (zh) 電子零件封裝的製造方法
TWI575591B (zh) Laminated wafer processing methods and adhesive film
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
TWI688631B (zh) 黏著片及半導體裝置的製造方法
JP5704602B2 (ja) 薄型半導体装置の製造方法および脆質部材用支持体
TW201826405A (zh) 半導體裝置的製造方法
US7241642B2 (en) Mounting and dicing process for wafers
US11222808B2 (en) Method of removing carrier plate
JP2007281288A (ja) 半導体装置の製造方法
TW202308020A (zh) 保護構件形成裝置及保護構件的形成方法
JP2011171643A (ja) 半導体装置の製造方法
CN116121731A (zh) 适用于键合基板的原子层沉积机台
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
JP2009187969A (ja) 基板の加工方法