TWI676210B - 半導體裝置之製造方法 - Google Patents
半導體裝置之製造方法 Download PDFInfo
- Publication number
- TWI676210B TWI676210B TW104143853A TW104143853A TWI676210B TW I676210 B TWI676210 B TW I676210B TW 104143853 A TW104143853 A TW 104143853A TW 104143853 A TW104143853 A TW 104143853A TW I676210 B TWI676210 B TW I676210B
- Authority
- TW
- Taiwan
- Prior art keywords
- adhesive sheet
- semiconductor wafers
- semiconductor
- manufacturing
- wafers
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 242
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 235000012431 wafers Nutrition 0.000 claims abstract description 237
- 239000000853 adhesive Substances 0.000 claims abstract description 139
- 230000001070 adhesive effect Effects 0.000 claims abstract description 139
- 238000000034 method Methods 0.000 claims abstract description 134
- 239000012790 adhesive layer Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 12
- 239000013256 coordination polymer Substances 0.000 abstract 4
- 238000007789 sealing Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本發明係一種半導體裝置之製造方法，係具備：經由切割而個片化加以貼上於第一黏著薄片(10)之晶圓，形成複數之半導體晶片(CP)之工程，和拉伸第一黏著薄片(10)，擴大複數之半導體晶片(CP)彼此之間隔的工程，和將複數之半導體晶片(CP)轉印於第二黏著薄片(20)之工程，和剝離第一黏著薄片(10)之工程，和拉伸第二黏著薄片(20)，更擴大複數之半導體晶片(CP)彼此之間隔的工程之半導體裝置之製造方法。
Description
本發明係有關半導體裝置之製造方法。
近年來進展著電子機器之小型化，輕量化，及高機能化。對於搭載於電子機器之半導體裝置，亦要求小型化，輕量化，及高密度化。半導體晶片係有著加以安裝於接近於其尺寸之封裝。如此之封裝係亦有稱為晶片級封裝(Chip Scale Package；CSP)之情況。作為製造CSP之處理之一，可舉出晶圓級封裝(Wafer Level Package；WLP)。在WLP中，在經由切割而個片化封裝之前，於晶片電路形成面形成外部電極等，最終係切割包含晶片之封裝而作為個片化。作為WLP係可舉出扇入(Fan-In)型與扇出(Fan-Out)型。在扇出型之WLP(以下，有略記為FO-WLP之情況)中，將半導體晶片，呈成為較晶片尺寸為大之範圍地，以封閉構件加以被覆而形成半導體晶片封閉體，將再配線層或外部電極，不僅半導體晶片之電路面而在封閉構件之表面範圍中亦加以形成。
例如，對於文獻1(國際公開第2010/058646號)，
係加以記載有將自半導體晶圓加以個片化之複數的半導體晶片，殘留其電路形成面，使用模型構件而圍繞周圍形成擴張晶圓，於半導體晶圓外之範圍，使再配線圖案延伸存在而形成之半導體封裝之製造方法。在記載於文獻1之製造方法中，在以模型構件而圍繞加以個片化之複數之半導體晶片之前，貼換為擴展用之晶圓黏片膠帶，展延晶圓黏片膠帶而使複數之半導體晶片之間的距離擴大。
在個片化半導體晶圓之後，僅實施一次擴展工程中，有著無法充分擴張複數之半導體晶片之間的距離之虞。在另一方面，在1次之擴展工程中，當勉強拉伸支持複數之半導體晶片的薄片時，有著薄片產生斷裂，以及裂開之虞。其結果，薄片上之半導體晶片彼此之間隔則產生不均，以及半導體晶片則自薄片產生脫離，而有半導體晶片之處理性下降之虞。
本發明之目的係提供：未使半導體晶片之處理性下降，而可加大擴展複數之半導體晶片彼此之間隔之半導體裝置之製造方法者。
如根據本發明之一形態，可提供具備：經由切割而個片化加以貼上於第一黏著薄片之晶圓，形成複數之半導體晶片之工程，和拉伸前述第一黏著薄片，擴大前述複數之半導體晶片彼此之間隔的工程，和將前述複數之半導體晶片轉印於第二黏著薄片之工程，和剝離前述第一黏著薄片
之工程，和拉伸前述第二黏著薄片，更擴大前述複數之半導體晶片彼此之間隔的工程之半導體裝置之製造方法。
如根據如此之本發明之一形態，即使在切割晶圓時，超過晶圓厚度而亦對於第一黏著薄片加以形成切口之情況，在拉伸第一黏著薄片之工程中，可防止因該切口而第一黏著薄片產生裂開之情況。更且，如根據本發明之一形態，更可擴大加以轉印於第二黏著薄片之複數之半導體晶片彼此之間隔者。切割工程後，當作為呈僅一次的擴張工程而加大擴張複數之半導體晶片彼此之間隔時，有著黏著薄片產生斷裂，以及裂開之情況。其結果，黏著薄片上之複數之半導體晶片彼此之間隔則產生不均，以及複數之半導體晶片則自黏著薄片產生脫離，而有在之後工程之半導體晶片之處理性產生下降。
如根據上述之本發明之一形態，具備遍布於複數階段而拉伸黏著薄片之工程之故，未有使半導體晶片之處理性下降，而可加大擴張複數之半導體晶片彼此之間隔者。
如根據上述之本發明之一形態，未有歷經拾取經由切割而形成之複數之半導體晶片，擴大間隔而再配列於支持構件上之工程，而可加大擴展複數之半導體晶片彼此之間隔者。因此，有關上述之本發明之一形態之半導體裝置之製造方法係對於WLP之製造處理之適合性為優越，特別是對於扇出型之晶圓級封裝之製造處理的適合性為優越。具體而言，如根據本發明之一形態，可使在FO-WLP之晶片間隔之均等性及正確性提升者。
在本發明之一形態中，前述第一黏著薄片係具有第一基材薄膜，和第一黏著劑層，而前述第二黏著薄片係具有第二基材薄膜，和第二黏著劑層，而前述第一基材薄膜之MD方向，和前述第二基材薄膜之MD方向則呈正交地，轉印前述複數之半導體晶片於前述第二黏著薄片者則亦為理想。
如根據如此形態，在拉伸第一黏著薄片之第一擴展工程，和拉伸第二黏著薄片之第二擴展工程中，基材薄膜之MD方向呈正交地轉印複數之半導體晶片。基材薄膜之容易伸展之方向則因在第一擴展工程與第二擴展工程正交之故，複數之半導體晶片彼此之間隔係對於在第二擴展工程實施後，係更均一地加以擴張。例如，沿著格子狀之分割預定線而將半導體晶圓個片化為複數之半導體晶片之情況，如根據此形態，在上下方向及左右方向中，更均一地加以擴張複數之半導體晶片彼此之間隔。
在本說明書中，「MD方向」係指作為顯示平行於賦予基材薄膜之原結構之長度方向(原結構之製造時的傳送方向)之語彙而使用，對於以下一為同樣。在本說明書中，MD係為Machine Direction之略稱。
在本發明之一形態中，前述第二黏著薄片係拉伸彈性率則較前述第一黏著薄片為小者亦為理想。
如根據此形態，在拉伸第二黏著薄片之第二擴展工程中，呈為容易加大擴展複數之半導體晶片彼此之間隔。
在本發明之一形態中，更具備拉伸前述第二黏著薄
片，擴大前述複數之半導體晶片彼此之間隔之後，殘留前述複數之半導體晶片之電路面而以封閉構件而被覆之工程者則亦為理想。
如根據此形態，未使半導體晶片之處理性降低而加大擴展複數之半導體晶片間之間隔之後，可以封閉構件而被覆複數之半導體晶片者。並且，如根據此形態，無須將加以個片化之半導體晶片，自各1個第一黏著薄片，經由拾取與安置而再配列於另外的黏著薄片或支持體，而可以封閉構件加以被覆者。因此，如根據此形態，可簡略化WLP之製造處理的工程者。
在本發明之一形態中，更具備：拉伸前述第二黏著薄片，擴展前述複數之半導體晶片彼此之間隔之後，轉印前述複數之半導體晶片於保持構件之保持面之工程，和於在前述保持面所保持之前述複數之半導體晶片彼此之間，插入接合手段之工程，和使前述接合手段與前述保持面相對移動，使前述半導體晶片，在各前述保持面加以排列之工程者亦為理想。
如根據此形態，可在拉伸第二黏著薄片之第二擴展工程之後，轉印複數之半導體晶片於保持構件之保持面，使接合手段與保持面相對移動而排列半導體晶片者。如根據此形態，半導體晶片間之間隔係未受到在第二擴展工程之第二黏著薄片的應力之影響之故，而可更正確地調整半導體晶片間之間隔，以及更加以擴展者。
另外，如根據此形態，在第二擴展工程之後，因於保
持構件之保持面轉印複數之半導體晶片之故，加以轉印於保持面之複數之半導體晶片間的間隔係為大。因此，如根據此形態，在插入接合手段於複數之半導體晶片之間時，可防止該接合手段則接觸於半導體晶片表面者。
3‧‧‧封閉體
5‧‧‧再配線
5A‧‧‧外部電極墊片
10‧‧‧第一黏著薄片
11‧‧‧第一基材薄膜
12‧‧‧第一黏著劑層
20‧‧‧第二黏著薄片
21‧‧‧第二基材薄膜
22‧‧‧第二黏著劑層
30‧‧‧封閉構件
41‧‧‧第一絕緣層
42‧‧‧第二絕緣層
101‧‧‧間隔手段
102‧‧‧薄板
103‧‧‧格子狀構件
103A‧‧‧底板
103C‧‧‧格子部
200‧‧‧保持構件
201‧‧‧保持面
CP‧‧‧半導體晶片
W‧‧‧半導體晶圓
圖1(圖1A，圖1B及圖1C)係說明有關第一實施形態之製造方法之剖面圖。
圖2(圖2A及圖2B)係接著圖1而說明有關第一實施形態之製造方法之剖面圖。
圖3係有關第一實施形態之製造方法的平面圖。
圖4係接著圖2而說明有關第一實施形態之製造方法之剖面圖。
圖5(圖5A，圖5B及圖5C)係接著圖4而說明有關第一實施形態之製造方法之剖面圖。
圖6(圖6A，圖6B及圖6C)係接著圖5而說明有關第一實施形態之製造方法之剖面圖。
圖7係說明有關第三實施形態之製造方法的側面圖。
圖8係說明有關第四實施形態之製造方法的側面圖。
圖9係說明有關第四實施形態之製造方法的平面圖。
圖10係說明有關實施形態之變形例的製造方法的側面圖。
以下，對於有關本實施形態之半導體裝置之製造方法加以說明。
對於圖1A係加以顯示貼上於第一黏著薄片10之半導體晶圓W。半導體晶圓W係具有電路面W1。對於電路面W1係加以形成有電路W2。第一黏著薄片10係加以貼上於與半導體晶圓W之電路面W1相反側之背面W3。
半導體晶圓W係例如，亦可為矽晶圓，而亦可為鎵．砷等之化合物半導體晶圓。作為形成電路W2於半導體晶圓W之電路面W1的方法，係可舉出所泛用之方法，例如，可舉出蝕刻法，及剝離法等。
半導體晶圓W係加以研削成預先訂定的厚度，於使其露出之背面W3，加以貼著第一黏著薄片10。作為研削半導體晶圓W之方法係無特別加以限定，而例如，可舉出研磨機等之公知的方法。對於研削半導體晶圓W時，係為了保護電路W2，而將表面保護薄片貼著於電路面W1。晶圓之背面研削係經由夾盤等而固定半導體晶圓W之電路面W1側，及表面保護薄片側，而經由研磨機而研削未加以形成有電路之背面側。研削後之半導體晶圓W之厚度係未特別加以限定，而通常係為20μm以上500μm以下。
第一黏著薄片10係具有第一基材薄膜11，和第一黏著劑層12。第一黏著劑層12係加以層積於第一基材薄膜11。
第一黏著薄片10係加以貼上於半導體晶圓W及第一環狀框亦可。使用第一環狀框之情況，於第一黏著薄片10之第一黏著劑層12上，載置第一環狀框及半導體晶圓W，輕按壓此等而加以固定。
第一基材薄膜11之材質係無加以限定。作為第一基材薄膜11之材質係例如，可舉出聚氯乙烯樹脂，聚酯樹脂(聚乙烯對苯二甲酸酯等)，丙烯酸樹脂，聚碳酸酯樹脂，聚乙烯樹脂，聚丙烯樹脂，丙烯腈．丁二烯．苯乙烯樹脂，聚醯亞胺樹脂，聚氨酯樹脂，及聚苯乙烯樹脂等。
含於第一黏著劑層12之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於第一黏著劑層12。作為含於第一黏著劑層12之黏著劑，係例如，可舉出橡膠系黏著劑，丙烯酸系黏著劑，聚矽氧系黏著劑，聚酯系黏著劑，及胺甲酸乙酯系黏著劑等。然而，黏著劑的種類係考慮用途或所貼著之被著體的種類等而加以選擇。
對於第一黏著劑層12加以調配能量線聚合性化合物的情況，對於第一黏著劑層12，自第一基材薄膜11側照射能量線，使能量線聚合性化合物硬化。當使能量線聚合性化合物硬化時，第一黏著劑層12之凝集力則提高，而第一黏著劑層12與半導體晶圓W之間的黏著力則下降或消失。作為能量線係例如，可舉出紫外線(UV)或電子線(EB)等，而紫外線為佳。
對於圖1B係加以顯示保持於第一黏著薄片10之複數之半導體晶片CP。
保持於第一黏著薄片10之半導體晶圓W係經由切割而加以個片化，加以形成複數之半導體晶片CP。對於切割係加以使用切割機等之切斷手段。切割時之切斷深度係加以設定為半導體晶圓W之厚度，和第一黏著劑層12之合計，以及加進切割機之磨耗分的深度。經由切割，第一黏著劑層12亦加以切斷成與半導體晶片CP相同之尺寸。更且，經由切割而對於第一基材薄膜11亦加以形成有切口之情況。
對於第一黏著劑層12之能量線的照射係在自貼上半導體晶圓W於第一黏著薄片10之後，至剝離第一黏著薄片10之前為止之任一階段進行亦可。能量線的照射係例如，在切割之後進行亦可，而亦可在後述之擴展工程之後進行。能量線係分為複數次而進行照射亦可。
對於圖1C係加以顯示說明拉伸保持複數之半導體晶片CP之第一黏著薄片10的工程(有稱為第一擴展工程之情況)的圖。
經由切割而個片化為複數之半導體晶片CP之後，拉伸第一黏著薄片10而擴大複數之半導體晶片CP間的間隔。在第一擴展工程中拉伸第一黏著薄片10之方法係並無特別加以限定。作為拉伸第一黏著薄片10之方法，係
例如，可舉出將環狀或圓狀的擴展器觸壓於第一黏著薄片10而拉伸第一黏著薄片10之方法，或使用把持構件等而把握第一黏著薄片10之外周部進行拉伸的方法等。
在本實施形態中，如圖1C所示，將實施第一擴展工程之後的半導體晶片CP間的距離作為D1。距離D1係例如，15μm以上110μm以下者為佳。
對於圖2A係加以顯示說明在第一擴展工程之後，將複數之半導體晶片CP轉印於第二黏著薄片20之工程(有稱為轉印工程之情況)的圖。在拉伸第一黏著薄片10而擴大複數之半導體晶片CP間的距離D1之後，於半導體晶片CP之電路面W1，貼上第二黏著薄片20。
第二黏著薄片20係具有第二基材薄膜21，和第二黏著劑層22。第二黏著薄片20係呈以第二黏著劑層22而被覆電路面W1地加以貼上者為佳。
第二基材薄膜21之材質係無特別加以限定。作為第二基材薄膜21之材質，係例如，可舉出與對於第一基材薄膜11而例示之材質同樣的材質。
第二黏著劑層22係加以層積於第二基材薄膜21。含於第二黏著劑層22之黏著劑係無特別加以限定，而可適用各種種類之黏著劑於第二黏著劑層22。作為含於第二黏著劑層22之黏著劑，係例如，可舉出與對於第一黏著劑層12而說明之黏著劑同樣之黏著劑。然而，黏著劑的
種類係考慮用途或所貼著之被著體的種類等而加以選擇。對於第二黏著劑層22，亦加以調配能量線聚合性化合物。
第二黏著薄片20係拉伸彈性率則較第一黏著薄片10為小者為佳。第二黏著薄片20之拉伸彈性率係10MPa以上2000MPa以下者為佳。第二黏著薄片20之斷裂伸度係50%以上者亦為理想。然而，在本說明書之拉伸彈性率，及斷裂伸度係依據JIS K7161及JIS K7127，使用拉伸試驗裝置而加以測定。
第二黏著劑層22之黏著力係較第一黏著劑層12之黏著力為大者為佳。如第二黏著劑層22之黏著力者為大時，成為在將複數之半導體晶片CP轉印於第二黏著薄片20之後，容易剝離第一黏著薄片10。
第二黏著薄片20係具有耐熱性者為佳。後述之封閉構件為熱硬化性樹脂的情況，例如，硬化溫度係120℃~180℃程度，而加熱時間係30分~2小時程度。第二黏著薄片20係在使封閉構件熱硬化時，具有未產生有皺褶之耐熱性者為佳。另外，第二黏著薄片20係在熱硬化處理後，由可自半導體晶片CP剝離之材質而加以構成者為佳。
第二黏著薄片20係加以貼上於複數之半導體晶片CP及第二環狀框亦可。使用第二環狀框之情況，於第二黏著薄片20之第二黏著劑層22上，載置第二環狀框，輕按壓此等而加以固定。之後，將在第二環狀框之環形狀的內側
而露出之第二黏著劑層22觸壓於半導體晶片CP之電路面W1，於第二黏著薄片20固定複數之半導體晶片CP。
對於圖3係加以顯示將加以貼上於第一黏著薄片10及第二黏著薄片20之複數之半導體晶片CP，自第二黏著薄片20側而視之平面圖。將第二黏著薄片20貼上於電路面W1時，使第一基材薄膜11之MD方向M1，和第二基材薄膜21之MD方向M2正交者為佳。由如此貼上者，基材薄膜的容易伸展之方向則在第一擴展工程，和拉伸後述之第二黏著薄片20之第二擴展工程作為正交。因此，由實施第二擴展工程者，複數之半導體晶片CP間的間隔係更均一地加以擴張。
例如，對於沿著容易在第一擴展工程中伸展之方向(有著稱為第一方向之情況)而延伸之延伸量，和沿著與第一方向正交之方向(較第一方向不易伸展之方向，有著稱為第二方向之情況)而延伸之延伸量不同的情況，由將第二基材薄膜21之容易伸展之方向，配合第二方向者，可在第二擴展工程中將第二方向之延伸量作為較第一方向為大，而更可均一地調整複數之半導體晶片CP間的間隔。例如，對於沿著格子狀之分割預定線而將半導體晶圓W個片化為複數之半導體晶片CP之情況，如根據此形態，在上下方向及左右方向中，更均一地加以擴張複數之半導體晶片CP間之間隔。
然而，第一基材薄膜11之MD方向M1，及第二基材薄膜21之MD方向M2係未加以限定於圖3所示之各箭
頭之方向。
將第二黏著薄片20貼上於複數之半導體晶片CP之後，當剝離第一黏著薄片10時，複數之半導體晶片CP之背面W3則露出。在剝離第一黏著薄片10之後，加以維持在第一擴展工程中使其擴張之複數之半導體晶片CP間的距離D1者為佳。對於第一黏著劑層12加以調配能量線聚合性化合物的情況，對於第一黏著劑層12，自第一基材薄膜11側照射能量線，使能量線聚合性化合物硬化之後，剝離第一黏著薄片10者為佳。
對於圖2B係加以顯示說明拉伸保持複數之半導體晶片CP之第二黏著薄片20的工程(有稱為第二擴展工程之情況)的圖。
在第二擴展工程中，更擴大複數之半導體晶片CP間的間隔。在第二擴展工程中拉伸第二黏著薄片20之方法係並無特別加以限定。作為拉伸第二黏著薄片20之方法，係例如，可舉出將環狀或圓狀的擴展器觸壓於第二黏著薄片20而拉伸第二黏著薄片20之方法，或使用把持構件等而把握第二黏著薄片20之外周部進行拉伸的方法等。
在本實施形態中，如圖2B所示，將實施第二擴展工程之後的半導體晶片CP間的距離作為D2。距離D2係較距離D1為大。距離D2係例如，200μm以上5000μm以下
者為佳。
對於圖4係加以顯示說明使用封閉構件30而封閉複數之半導體晶片CP之工程(有著稱為封閉工程之情況)的圖。
封閉工程係在第二擴展工程之後加以實施。經由殘留電路面W1而經由封閉構件30而被覆複數之半導體晶片CP之時，而加以形成封閉體3。對於複數之半導體晶片CP彼此之間，亦加以充填有封閉構件30。在本實施形態中，因經由第二黏著薄片20而加以被覆電路面W1及電路面W2之故，可防止由封閉構件30而加以被覆電路面W1者。
經由封閉工程，而可得到加以埋入各特定距離隔離之複數之半導體晶片CP於封閉構件的封閉體3。在封閉工程中，複數之半導體晶片CP係在加以維持距離D2之狀態，經由封閉構件30而加以被覆者為佳。
以封閉構件30而被覆複數之半導體晶片CP之方法係無特別加以限定。例如，採用將保持以第二黏著薄片20而被覆電路面W1之複數之半導體晶片CP，收容於金屬模內，接著，注入流動性之樹脂材料於金屬模內，使樹脂材料硬化之方法亦可。
另外，採用呈被覆複數之半導體晶片CP之背面W3地載置薄片狀之封閉樹脂，由加熱封閉樹脂者，將複數之
半導體晶片CP埋入至封閉樹脂之方法亦可。
作為封閉構件30之材質，係例如，可舉出環氧樹脂等。對於作為封閉構件30而使用之環氧樹脂，係例如，亦可含有苯酚樹脂，合成橡膠，無機充填材，及硬化促進劑等。
封閉工程之後，當剝離第二黏著薄片20時，露出有半導體晶片CP之電路面W1，和與封閉體3之第二黏著薄片20接觸的面3A。
對於圖5及圖6，係加以顯示說明使用複數之半導體晶片CP而製造半導體封裝之工程的圖。本實施形態係包含如此之半導體封裝之製造工程者為佳。
對於圖5A係加以顯示剝離第二黏著薄片20之後的封閉體3之剖面圖。在本實施形態中，更包含於剝離第二黏著薄片20之後的封閉體3，形成再配線層之再配線層形成工程者為佳。在再配線層形成工程中，係將與露出之複數之半導體晶片CP之電路W2連接之再配線，形成於電路面W1之上及封閉體3的面3A上。對於在再配線之形成時，係首先，將絕緣層形成於封閉體3。
對於圖5B，係加以顯示說明形成第一絕緣層41於半導體晶片CP之電路面W1及封閉體3的面3A之工程的剖
面圖。將包含絕緣性樹脂的第一絕緣層41，於電路面W1及面3A上，呈使電路W2或電路W2之內部端子電極W4露出地加以形成。作為絕緣性樹脂，係例如，可舉出聚醯亞胺樹脂，聚苯並噁唑樹脂，及聚矽氧樹脂等。內部端子電極W4之材質係如為導電性材料而未加以限定，例如，可舉出金、銀、銅、及鋁等之金屬，以及合金等。
對於圖5C係加以顯示說明形成再配線5之工程的剖面圖。再配線5係與加以封閉於封閉體3之半導體晶片CP電性連接。在本實施形態中，接續於第一絕緣層41之形成而形成再配線5。再配線5之材質係如為導電性材料而未加以限定，例如，可舉出金、銀、銅、及鋁等之金屬，以及合金等。再配線5係可經由公知的方法而形成。
對於圖6A，係加以顯示說明形成被覆再配線5之第二絕緣層42之工程的剖面圖。再配線5係具有外部端子電極用之外部電極墊片5A。對於第二絕緣層42係設置開口等，使外部端子電極用之外部電極墊片5A露出。在本實施形態中，外部電極墊片5A係在封閉體3之半導體晶片CP之範圍(對應於電路面W1之範圍)內及範圍外(對應於封閉構件30上之面3A的範圍)而露出。另外，再配線5係呈加以配置外部電極墊片5A為陣列狀地加以形成於封閉體3之面3A。在本實施形態之製造工程中，因形成使外部電極墊片5A露出於封閉體3之半導體晶片CP範圍外之構造之故，可得到扇出型之WLP者。
對於圖6B，係加以顯示說明使外部端子電極連接於封閉體3之外部電極墊片5A之工程的剖面圖。於自設置於第二絕緣層42之開口等露出之外部電極墊片5A，載置焊球等之外部端子電極6，經由焊錫接合等，使外部端子電極6與外部電極墊片5A加以電性連接。焊錫球之材質係無特別加以限定，例如，可舉出含鉛銲錫，及無鉛銲錫等。
對於圖6C，係加以顯示說明使連接有外部端子電極6之封閉體3作為個片化之工程(有著稱為第二切割工程之情況)的剖面圖。在此第二切割工程中，將封閉體3，以半導體晶片CP單位而加以個片化。使封閉體3作為個片化之方法係無特別加以限定。例如，可採用與切割前述之半導體晶圓W之方法同樣的方法，將封閉體3作為個片化者。使封閉體3作為個片化之工程，係使封閉體3貼上於切割薄片等之黏著薄片而實施亦可。
由將封閉體3作為個片化者，加以製造半導體晶片CP單位之半導體封裝1。如上述，於扇出於半導體晶片CP之範圍外的外部電極墊片5A，使外部端子電極6連接之半導體封裝1係作為扇出型之晶圓級封裝(FO-WLP)而加以製造。
在本實施形態中，包含安裝加以個片化之半導體封裝1於印刷配線基板等之工程者亦為理想。
如根據如此之本實施形態時，即使在切割半導體晶圓W時，超過半導體晶圓W厚度而亦對於第一黏著薄片10加以形成切口之情況，在拉伸第一黏著薄片10之工程中，可防止因該切口而第一黏著薄片10產生裂開之情況。另外，如根據本實施形態，由轉印工程，將複數之半導體晶片CP轉印於第二黏著薄片20之後，經由第二擴展工程而更可擴大複數之半導體晶片CP彼此之間隔者。
切割工程後，當作為呈僅一次的擴張工程而加大擴張複數之半導體晶片CP彼此之間隔時，有著黏著薄片產生斷裂，以及裂開之情況。其結果，黏著薄片上之複數之半導體晶片CP彼此之間隔則產生不均，以及複數之半導體晶片CP則自黏著薄片產生脫離，而有在之後工程之半導體晶片之處理性產生下降。
另一方面，如根據本實施形態，具備遍及二階段而拉伸黏著薄片之工程。因此，未使半導體晶片CP之處理性下降，而可加大擴展複數之半導體晶片CP彼此之間隔者。
有關本實施形態之方法係對於製造FO-WLP形式之半導體封裝1的處理之適合性為優越。具體而言，如根據本實施形態，可使在FO-WLP形式之半導體封裝1之晶片間隔之均等性及正確性提升者。
第二實施形態係對於實施在第一實施形態之第二擴展工程為止之工程，與第一實施形態同樣。以下，說明第二實施形態之中，有關與第一實施形態之不同的點。
在第二實施形態中，係包含：實施第二擴展工程，擴大複數之半導體晶片CP彼此之間隔之後，未進行封閉工程，而各拾取複數之半導體晶片CP之工程。拾取係可利用以往所使用之拾取裝置。在本實施形態中，更包含：安裝加以拾取之半導體晶片CP於各印刷配線基板等之工程者亦為理想。安裝後之半導體晶片CP係例如，以封閉構件等加以封閉，加以封裝化。
如根據本實施形態，未使半導體晶片CP之處理性下降，而可加大擴展複數之半導體晶片CP彼此之間隔之後，可拾取半導體晶片CP者。因此，呈為容易防止在進行拾取時，由拾取裝置而掌握之半導體晶片CP則與其他的半導體晶片接觸，以及拾取裝置則與其他的半導體晶片接觸者。
第三實施形態係在實施在第一實施形態之第二擴展工程之後，至實施封閉工程為止之間，更具備另外的工程的點，與第一實施形態不同。第三實施形態係在其他的點，與第一實施形態同樣之故，而省略或簡略化說明。
在本實施形態中，包含實施第二擴展工程之後，使加以保持於第二黏著薄片20之複數之半導體晶片CP(參照圖2B)，轉印於保持構件的保持面之工程(有稱為第二轉印工程之情況)。
對於圖7係加以顯示加以轉印於保持構件200之複數之半導體晶片CP。保持構件200係具有可吸附保持半導體晶片CP之保持面201。半導體晶片CP係在保持面201中，經由未圖示之減壓手段而加以吸附保持。作為減壓手段，係例如，可舉出減壓幫浦及真空抽氣器等。在第二轉印工程中，係將加以保持於第二黏著薄片20之複數之半導體晶片CP的背面W3，朝向保持面201而載置。加以載置於保持面201之複數之半導體晶片CP係其背面W3則接合於保持面201。由使減壓手段驅動者，複數之半導體晶片CP係加以吸附保持於保持面201。使複數之半導體晶片CP吸附保持於保持面201之後，剝離第二黏著薄片20者為佳。
接著，使用如圖7所示之間隔手段101，實施排列複數之半導體晶片CP之工程(有稱為排列工程之情況)。間隔手段101係具有驅動機構。經由此驅動機構而間隔手段101係於複數之半導體晶片CP彼此之間，可插入作為接合手段之薄板102。在排列工程中，使間隔手段101驅動，於半導體晶片CP彼此之間，可插入薄板102。接著，經由驅動機構而使薄板102移動，接合於半導體晶片CP之側面等。更且，使薄板102移動，使半導體晶片CP
移動於保持面201之特定位置。彙整複數之半導體晶片CP而同時使其移動亦可，而亦可各1個移動半導體晶片CP。例如，對於將複數之半導體晶片CP則加以轉印成格子狀於保持面201之情況，係使用薄板102而移動至各半導體晶片CP的列亦可。經由解除經由減壓手段之吸附保持，以及使吸附保持力降低之時，成為容易使半導體晶片CP移動。然而，間隔手段101係具有未圖示之檢測手段亦可。由檢測手段而檢測載置於保持面201之半導體晶片CP的位置亦可。間隔手段101係具有依據檢測手段之檢測結果而控制半導體晶片CP之移動量或移動方向之控制手段亦可。在間隔手段101中，使檢測手段，控制手段及驅動機構連動亦可。
作為排列複數之半導體晶片CP的方法，係未加以限定為上述之方法，而例如，使薄板102移動之外，亦可使保持面201移動。即，如可由使薄板102與保持面201相對移動者而使半導體晶片CP排列即可。
在本實施形態中，實施排列工程之後係與第一實施形態同樣地，實施封閉工程或再配線層形成工程等，可製造半導體晶片CP單位之半導體封裝者。在本實施形態中，為了得到封閉體3，而排列工程之實施後，使複數之半導體晶片CP轉印於黏著薄片者為佳。將複數之半導體晶片CP轉印於該黏著薄片之後，與第一實施形態同樣地，可實施半導體封裝或半導體裝置之製造處理。
如根據本實施形態，於第二擴展工程之後，於保持構
件的保持面，將複數之半導體晶片CP轉印於保持構件200，使作為接合手段之薄板102移動，可排列半導體晶片CP者。如根據本實施形態，半導體晶片CP彼此之間隔係未受到在第二擴展工程之第二黏著薄片20的應力之影響之故，而可更正確地調整半導體晶片CP彼此之間隔，以及更加以擴展者。
如根據本實施形態，在第二擴展工程之後，因於保持構件200之保持面201轉印複數之半導體晶片CP之故，加以轉印於保持面201之複數之半導體晶片CP彼此的間隔係為大。因此，在於複數之半導體晶片CP之間，使薄板102插入時，薄板102係因接合於半導體晶片CP之側面之故，可防止薄板102則接觸於半導體晶片CP之表面(電路面W1及電路W2)者。
在本實施形態中，因加大擴展複數之半導體晶片彼此之間隔，更且排列複數之半導體晶片彼此之位置之故，有關本實施形態之方法係對於FO-WFL之製造處理的適合性優越。
第四實施形態係在實施在第一實施形態之第二擴展工程之後，至實施封閉工程為止之間，更具備另外的工程的點，與第一實施形態不同。另外，在為了實施排列工程之手段為不同的點，與第三實施形態不同。第四實施形態係在其他的點，與第一實施形態或第三實施形態同樣之故，
而省略或簡略化說明。
對於圖8係加以顯示說明使用有關本實施形態之間隔手段101A而排列複數之半導體晶片CP之工程的圖。在本實施形態中，亦與第三實施形態同樣地，經由第二轉印工程而使複數之半導體晶片CP保持於保持構件200，實施排列工程。
在本實施形態中，取代於前述間隔手段101，而使用間隔手段101A而實施排列工程。間隔手段101A係具備作為接合手段之格子狀構件103。格子狀構件103係具備：底板103A，和於底板103A之下面103B，突出成格子狀而加以形成之格子部103C。格子部103C係可插入於複數之半導體晶片CP間的所有地加以形成。格子部103C之下端部係因前細形狀之故，容易將格子部103C插入至半導體晶片CP間。使用間隔手段101A之情況係使格子狀構件103驅動，使格子部103C插入至複數之半導體晶片CP之間。之後，由使格子狀構件103與保持面201相對移動者而使半導體晶片CP排列。經由此相對移動而複數之半導體晶片CP係如圖9所示，接合於格子部103C而排列。間隔手段101A係與第三實施形態同樣，具備驅動機構，檢測手段，及控制手段亦可。
如根據本實施形態，可得到與前述之第三實施形態同樣的效果。更且，如根據本實施形態，可使用插入至複數之半導體晶片CP間的所有之格子部103C而一次彙整複數之半導體晶片CP而排列者。因此，如根據本實施形
態，可使每單位時間的處理能力提升。
本發明係對於上述之實施形態未任何加以限定。本發明係在可達成本發明之目的之範圍，包含將上述實施形態作為變形之形態等。
例如，在半導體晶圓或半導體晶片之電路等係未加以限定於圖示之配列或形狀等。與在半導體封裝之外部端子電極的連接構造等，亦未加以限定為在前述實施形態所說明之形態。在前述之實施形態中，舉例說明過製造FO-WLP形式之半導體封裝之形態，但本發明係亦可適用於製造扇入型之WLP等之其他半導體封裝之形態。
例如，在前述之實施形態中，舉例說明過實施第一擴展工程及第二擴展工程之形態，但更且，追加1次以上擴展工程而實施亦可。實施複數之擴展工程之情況，將保持於第二黏著薄片20之複數之半導體晶片CP，保持維持加以擴大之間隔，轉印於另外的擴展薄片，拉伸該擴展薄片，更可擴大複數之半導體晶片CP彼此之間隔者。
在前述實施形態中，說明過第二黏著薄片20具有耐熱性者為佳之內容，但在本發明中，第二黏著薄片係未加以限定於如此之性質。
另外，例如，另外準備具有耐熱性之第三黏著薄片，而轉印複數之半導體晶片CP於此第三黏著薄片亦可。在由第三黏著薄片而加以被覆半導體晶片CP之表面(電路
面W1及電路W2)之狀態，實施前述之封閉工程亦可。此情況，第三黏著薄片係在使封閉構件熱硬化時，具有未產生有皺褶之耐熱性者為佳。另外，第三黏著薄片係在熱硬化處理後，由可自半導體晶片CP剝離之材質而加以構成者為佳。
另外，例如，對於圖10係加以顯示在第四實施形態之排列工程的變形例。
如圖10所示，使保持面201傾斜而排列半導體晶片CP亦可。在第四實施形態中，於在保持構件200之保持面201所保持之複數之半導體晶片CP彼此之間，插入格子狀構件103之後，使保持面201及間隔手段101A之至少一方傾斜，使在保持面201所保持之複數之半導體晶片CP排列亦可。
然而，間隔手段係不限定為格子狀構件103，而由薄板102亦可。
Claims (5)
- 一種半導體裝置之製造方法，其特徵為具備：經由切割而個片化加以貼上於第一黏著薄片之晶圓，形成複數之半導體晶片之工程，和拉伸前述第一黏著薄片，擴大前述複數之半導體晶片彼此之間隔的工程，和將前述複數之半導體晶片轉印於第二黏著薄片之工程，和剝離前述第一黏著薄片之工程，和拉伸前述第二黏著薄片，更擴大前述複數之半導體晶片彼此之間隔的工程者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法，其中，前述第一黏著薄片係具有第一基材薄膜，和第一黏著劑層，前述第二黏著薄片係具有第二基材薄膜，和第二黏著劑層，前述第一基材薄膜之MD方向，和前述第二基材薄膜之MD方向則呈正交地，轉印前述複數之半導體晶片於前述第二黏著薄片者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法，其中，前述第二黏著薄片係拉伸彈性率較前述第一黏著薄片為小者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法，其中，更具備拉伸前述第二黏著薄片，擴大前述複數之半導體晶片彼此之間隔之後，殘留前述複數之半導體晶片之電路面而以封閉構件被覆之工程者。
- 如申請專利範圍第1項至第4項任一項記載之半導體裝置之製造方法，其中，更具備：拉伸前述第二黏著薄片，擴展前述複數之半導體晶片彼此之間隔之後，轉印前述複數之半導體晶片於保持構件之保持面之工程，和於在前述保持面所保持之前述複數之半導體晶片彼此之間，插入接合手段之工程，和使前述接合手段與前述保持面相對移動，使前述半導體晶片，在各前述保持面加以排列之工程者。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014266139A JP6482865B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
| JP2014-266139 | 2014-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201635360A TW201635360A (zh) | 2016-10-01 |
| TWI676210B true TWI676210B (zh) | 2019-11-01 |
Family
ID=56358112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104143853A TWI676210B (zh) | 2014-12-26 | 2015-12-25 | 半導體裝置之製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6482865B2 (zh) |
| TW (1) | TWI676210B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110637355B (zh) * | 2017-05-22 | 2023-12-05 | 株式会社力森诺科 | 半导体装置的制造方法及扩展带 |
| JP2019012714A (ja) * | 2017-06-29 | 2019-01-24 | 株式会社ディスコ | 半導体パッケージの製造方法 |
| CN111295738B (zh) * | 2017-11-16 | 2024-05-24 | 琳得科株式会社 | 半导体装置的制造方法 |
| WO2019098101A1 (ja) * | 2017-11-16 | 2019-05-23 | リンテック株式会社 | 半導体装置の製造方法 |
| JP7405618B2 (ja) * | 2017-12-07 | 2023-12-26 | リンテック株式会社 | 粘着性積層体、粘着性積層体の使用方法、及び半導体装置の製造方法 |
| JP7084228B2 (ja) * | 2018-06-26 | 2022-06-14 | 日東電工株式会社 | 半導体装置製造方法 |
| JP7250468B6 (ja) * | 2018-10-12 | 2023-04-25 | 三井化学株式会社 | 電子装置の製造方法および粘着性フィルム |
| KR102123419B1 (ko) * | 2018-10-29 | 2020-06-17 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
| WO2020158766A1 (ja) * | 2019-01-31 | 2020-08-06 | リンテック株式会社 | エキスパンド方法及び半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010058646A1 (ja) * | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージおよびその製造方法 |
| JP2011096961A (ja) * | 2009-11-02 | 2011-05-12 | Citizen Electronics Co Ltd | Ｌｅｄ素子の製造方法 |
| WO2014002535A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077235A (ja) * | 2009-09-30 | 2011-04-14 | Nitto Denko Corp | 素子保持用粘着シートおよび素子の製造方法 |
| JP5460374B2 (ja) * | 2010-02-19 | 2014-04-02 | シチズン電子株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-12-26 JP JP2014266139A patent/JP6482865B2/ja active Active
-
2015
- 2015-12-25 TW TW104143853A patent/TWI676210B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010058646A1 (ja) * | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージおよびその製造方法 |
| JP2011096961A (ja) * | 2009-11-02 | 2011-05-12 | Citizen Electronics Co Ltd | Ｌｅｄ素子の製造方法 |
| WO2014002535A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201635360A (zh) | 2016-10-01 |
| JP2016127115A (ja) | 2016-07-11 |
| JP6482865B2 (ja) | 2019-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI676210B (zh) | 半導體裝置之製造方法 | |
| TWI695421B (zh) | 半導體裝置之製造方法 | |
| JP6983775B2 (ja) | 半導体装置の製造方法 | |
| TWI442485B (zh) | 半導體裝置之製造方法 | |
| JP6580447B2 (ja) | 粘着シート及び半導体装置の製造方法 | |
| JP6669674B2 (ja) | 粘着シートおよび半導体装置の製造方法 | |
| JP2018526826A (ja) | ウェーハを処理する方法および該方法で使用するための保護シート | |
| US8486803B2 (en) | Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip | |
| JP7317187B2 (ja) | 半導体装置の製造方法 | |
| US9281182B2 (en) | Pre-cut wafer applied underfill film | |
| US9362105B2 (en) | Pre-cut wafer applied underfill film on dicing tape | |
| JP6438791B2 (ja) | 半導体装置の製造方法 | |
| JP4725639B2 (ja) | 半導体装置の製造方法 | |
| TWI688631B (zh) | 黏著片及半導體裝置的製造方法 | |
| Behler et al. | Key properties for successful ultra thin die pickup | |
| JP3494100B2 (ja) | 半導体装置及びその実装方法 | |
| US7241642B2 (en) | Mounting and dicing process for wafers | |
| JP2010147358A (ja) | 半導体装置の製造方法 | |
| TW202305903A (zh) | 具保護膜之晶片的製造方法 | |
| JP2011171643A (ja) | 半導体装置の製造方法 | |
| JP2009027127A (ja) | 大型パネルサイズ採用による半導体パッケージ製造方法 | |
| JP2010147356A (ja) | 半導体装置の製造方法 |