JP2016127115A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016127115A JP2016127115A JP2014266139A JP2014266139A JP2016127115A JP 2016127115 A JP2016127115 A JP 2016127115A JP 2014266139 A JP2014266139 A JP 2014266139A JP 2014266139 A JP2014266139 A JP 2014266139A JP 2016127115 A JP2016127115 A JP 2016127115A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive sheet
- semiconductor chips
- pressure
- sensitive adhesive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 230
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 96
- 239000000853 adhesive Substances 0.000 claims abstract description 59
- 230000001070 adhesive effect Effects 0.000 claims abstract description 59
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 99
- 238000007789 sealing Methods 0.000 claims description 58
- 239000010410 layer Substances 0.000 claims description 40
- 239000013256 coordination polymer Substances 0.000 abstract description 107
- 230000002542 deteriorative effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 14
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 238000005192 partition Methods 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 238000000638 solvent extraction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることのできる半導体装置の製造方法を提供すること。【解決手段】第一の粘着シート１０に貼付されたウエハをダイシングにより個片化し、複数の半導体チップＣＰを形成する工程と、第一の粘着シート１０を引き延ばして、複数の半導体チップＣＰ同士の間隔を拡げる工程と、複数の半導体チップＣＰを、第二の粘着シート２０に転写する工程と、第一の粘着シート１０を剥離する工程と、第二の粘着シート２０を引き延ばして、複数の半導体チップＣＰ同士の間隔をさらに拡げる工程と、を備える、半導体装置の製造方法。【選択図】図２
Description
本発明は、半導体装置の製造方法に関する。
近年、電子機器の小型化、軽量化、および高機能化が進んでいる。電子機器に搭載される半導体装置にも、小型化、薄型化、および高密度化が求められている。半導体チップは、そのサイズに近いパッケージに実装されることがある。このようなパッケージは、チップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ；ＣＳＰ）と称されることもある。ＣＳＰの一つとして、ウエハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ；ＷＬＰ）が挙げられる。ＷＬＰにおいては、ダイシングにより個片化する前に、ウエハに外部電極などを形成し、最終的にはウエハをダイシングして、個片化する。ＷＬＰとしては、ファンイン（Ｆａｎ−Ｉｎ）型とファンアウト（Ｆａｎ−Ｏｕｔ）型が挙げられる。ファンアウト型のＷＬＰ（以下、ＦＯ−ＷＬＰと略記する場合がある。）においては、半導体チップを、チップサイズよりも大きな領域となるように封止部材で覆って半導体チップ封止体を形成し、再配線層や外部電極を、半導体チップの回路面だけでなく封止部材の表面領域においても形成する。
例えば、特許文献１には、半導体ウエハから個片化された複数の半導体チップを、その回路形成面を残し、モールド部材を用いて周りを囲んで拡張ウエハを形成し、半導体チップ外の領域に再配線パターンを延在させて形成する半導体パッケージの製造方法が記載されている。特許文献１に記載の製造方法において、個片化された複数の半導体チップをモールド部材で囲う前に、エキスパンド用のウエハマウントテープに貼り替え、ウエハマウントテープを展延して複数の半導体チップの間の距離を拡大させている。
個片化された後に、エキスパンド工程を一回実施するだけでは、複数の半導体チップの間の距離を充分に拡げることができないおそれがある。一方で、１回のエキスパンド工程において無理に複数の半導体チップを支持するシートを引き延ばそうとすると、シートが破断したり、裂けたりするおそれがある。その結果、シート上の半導体チップ同士の間隔がばらついたり、半導体チップがシートから離脱したりして、半導体チップの取り扱い性が低下するおそれがある。
本発明の目的は、半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることのできる半導体装置の製造方法を提供することである。
本発明の一態様によれば、第一の粘着シートに貼付されたウエハをダイシングにより個片化し、複数の半導体チップを形成する工程と、前記第一の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げる工程と、前記複数の半導体チップを、第二の粘着のシートに転写する工程と、前記第一の粘着シートを剥離する工程と、前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔をさらに拡げる工程と、を備える、半導体装置の製造方法を提供できる。
このような本発明の一態様によれば、ウエハをダイシングした際にウエハの厚みを超えて第一の粘着シートにも切込みが形成されていた場合でも、第一の粘着シートを引き延ばす工程において、当該切込みをきっかけに第一の粘着シートが裂けてしまうことを防止することができる。さらに、本発明の一態様によれば、第二の粘着シートに転写された複数の半導体チップ同士の間隔をさらに拡げることができる。ダイシング工程後、複数の半導体チップ同士の間隔を一回の拡張工程だけで大きく拡げようとすると、粘着シートが破断したり、裂けたりする場合がある。その結果、粘着シート上の複数の半導体チップ同士の間隔がばらついたり、複数の半導体チップが粘着シートから離脱したりして、後工程における半導体チップの取り扱い性が低下してしまう。
上述の本発明の一態様によれば、複数段階に亘って粘着シートを引き延ばす工程を備えるため、半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることができる。
上述の本発明の一態様によれば、複数段階に亘って粘着シートを引き延ばす工程を備えるため、半導体チップの取り扱い性を低下させることなく、複数の半導体チップ同士の間隔を大きく拡げることができる。
上述の本発明の一態様によれば、ダイシングにより形成した複数の半導体チップをピックアップして、間隔を拡げて支持部材上に再配列する工程を経ることなく、複数の半導体チップ同士の間隔を大きく拡げることができる。それゆえ、上述の本発明の一態様に係る半導体装置の製造方法は、ＷＬＰの製造プロセスへの適合性に優れ、特にファンアウト型のウエハレベルパッケージの製造プロセスへの適合性に優れる。具体的には、本発明の一態様によれば、ＦＯ−ＷＬＰにおけるチップ間隔の均等性および正確性を向上させることができる。
本発明の一態様において、前記第一の粘着シートは、第一の基材フィルムと、第一の粘着剤層とを有し、前記第二の粘着シートは、第二の基材フィルムと、第二の粘着剤層とを有し、前記第一の基材フィルムのＭＤ方向と、前記第二の基材フィルムのＭＤ方向とが直交するように、前記複数の半導体チップを前記第二の粘着シートに転写することも好ましい。
この態様によれば、第一の粘着シートを引き延ばす第一のエキスパンド工程と、第二の粘着シートを引き延ばす第二のエキスパンド工程とにおいて、基材フィルムのＭＤ方向が直交するように複数の半導体チップを転写する。基材フィルムの伸び易い方向が、第一のエキスパンド工程と第二のエキスパンド工程とで直交するので、複数の半導体チップ同士の間隔は、第二のエキスパンド工程実施後には、より均一に拡張される。例えば、格子状の分割予定ラインに沿って複数の半導体チップに個片化した場合、この態様によれば、上下方向および左右方向において複数の半導体チップ同士の間隔がより均一に拡張される。
本明細書において、「ＭＤ方向」とは、基材フィルムを与える原反の長手方向（原反の製造時の送り方向）に平行な方向を示す語として用いており、以下についても同様である。本明細書において、ＭＤは、Ｍａｃｈｉｎｅ Ｄｉｒｅｃｔｉｏｎの略称である。
この態様によれば、第一の粘着シートを引き延ばす第一のエキスパンド工程と、第二の粘着シートを引き延ばす第二のエキスパンド工程とにおいて、基材フィルムのＭＤ方向が直交するように複数の半導体チップを転写する。基材フィルムの伸び易い方向が、第一のエキスパンド工程と第二のエキスパンド工程とで直交するので、複数の半導体チップ同士の間隔は、第二のエキスパンド工程実施後には、より均一に拡張される。例えば、格子状の分割予定ラインに沿って複数の半導体チップに個片化した場合、この態様によれば、上下方向および左右方向において複数の半導体チップ同士の間隔がより均一に拡張される。
本明細書において、「ＭＤ方向」とは、基材フィルムを与える原反の長手方向（原反の製造時の送り方向）に平行な方向を示す語として用いており、以下についても同様である。本明細書において、ＭＤは、Ｍａｃｈｉｎｅ Ｄｉｒｅｃｔｉｏｎの略称である。
本発明の一態様において、前記第二の粘着シートは、前記第一の粘着シートよりも引張弾性率が小さいことも好ましい。
この態様によれば、第二の粘着シートを引き延ばす第二のエキスパンド工程において、複数の半導体チップ同士の間隔を大きく拡げ易くなる。
この態様によれば、第二の粘着シートを引き延ばす第二のエキスパンド工程において、複数の半導体チップ同士の間隔を大きく拡げ易くなる。
本発明の一態様において、前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げた後、前記複数の半導体チップの回路面を残して封止部材で覆う工程をさらに備えることも好ましい。
この態様によれば、半導体チップの取り扱い性を低下させることなく複数の半導体チップ間の間隔を大きく拡げたうえで、封止部材で複数の半導体チップを覆うことができる。しかも、この態様によれば、個片化された半導体チップを、１個ずつ第一の粘着シートから別の粘着シートや支持体にピック・アンド・プレイスによって再配列することなく、封止部材で覆うことができる。それゆれ、この態様によれば、ＷＬＰの製造プロセスの工程を簡略化することができる。
この態様によれば、半導体チップの取り扱い性を低下させることなく複数の半導体チップ間の間隔を大きく拡げたうえで、封止部材で複数の半導体チップを覆うことができる。しかも、この態様によれば、個片化された半導体チップを、１個ずつ第一の粘着シートから別の粘着シートや支持体にピック・アンド・プレイスによって再配列することなく、封止部材で覆うことができる。それゆれ、この態様によれば、ＷＬＰの製造プロセスの工程を簡略化することができる。
本発明の一態様において、前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げた後、前記複数の半導体チップを保持部材の保持面に転写する工程と、前記保持面で保持された前記複数の半導体チップ同士の間に当接手段を挿入する工程と、前記当接手段と前記保持面とを相対移動させ、前記半導体チップをそれぞれ前記保持面において整列させる工程と、をさらに備える、ことも好ましい。
この態様によれば、第二の粘着シートを引き延ばす第二のエキスパンド工程の後に、保持部材の保持面に複数の半導体チップを転写し、当接手段と保持面とを相対移動させて半導体チップを整列させることができる。第二のエキスパンド工程における第二の粘着シートの応力の影響を受けることなく、半導体チップ間の間隔をより正確に調整したり、さらに拡げたりすることができる。
また、この態様によれば、第二のエキスパンド工程の後に、保持部材の保持面に複数の半導体チップを転写するので、保持面に転写された複数の半導体チップ間の間隔は大きい。そのため、複数の半導体チップの間に当接手段を挿入させる際、当接手段が半導体チップの表面に接触することを防止できる。
この態様によれば、第二の粘着シートを引き延ばす第二のエキスパンド工程の後に、保持部材の保持面に複数の半導体チップを転写し、当接手段と保持面とを相対移動させて半導体チップを整列させることができる。第二のエキスパンド工程における第二の粘着シートの応力の影響を受けることなく、半導体チップ間の間隔をより正確に調整したり、さらに拡げたりすることができる。
また、この態様によれば、第二のエキスパンド工程の後に、保持部材の保持面に複数の半導体チップを転写するので、保持面に転写された複数の半導体チップ間の間隔は大きい。そのため、複数の半導体チップの間に当接手段を挿入させる際、当接手段が半導体チップの表面に接触することを防止できる。
〔第一実施形態〕
以下、本実施形態に係る半導体装置の製造方法について説明する。
以下、本実施形態に係る半導体装置の製造方法について説明する。
図１（Ａ）には、第一の粘着シート１０に貼着された半導体ウエハＷが示されている。半導体ウエハＷは、回路面Ｗ１を有し、回路面Ｗ１には、回路Ｗ２が形成されている。第一の粘着シート１０は、半導体ウエハＷの回路面Ｗ１とは反対側の裏面Ｗ３に貼着されている。
半導体ウエハＷは、例えば、シリコンウエハであってもよいし、ガリウム・砒素などの化合物半導体ウエハであってもよい。半導体ウエハＷの回路面Ｗ１に回路Ｗ２を形成する方法としては、汎用されている方法が挙げられ、例えば、エッチング法、およびリフトオフ法などが挙げられる。
半導体ウエハＷは、予め所定の厚みに研削して、裏面Ｗ３を露出させて第一の粘着シート１０に貼着されている。半導体ウエハＷを研削する方法としては、特に限定されず、例えば、グラインダーなどを用いた公知の方法が挙げられる。半導体ウエハＷを研削する際には、回路Ｗ２を保護するために、表面保護シートを回路面Ｗ１に貼着させる。ウエハの裏面研削は、半導体ウエハＷの回路面Ｗ１側、すなわち表面保護シート側をチャックテーブル等により固定し、回路が形成されていない裏面側をグラインダーにより研削する。研削後の半導体ウエハＷの厚みは、特に限定はされず、通常は、２０μｍ以上５００μｍ以下である。
半導体ウエハＷは、例えば、シリコンウエハであってもよいし、ガリウム・砒素などの化合物半導体ウエハであってもよい。半導体ウエハＷの回路面Ｗ１に回路Ｗ２を形成する方法としては、汎用されている方法が挙げられ、例えば、エッチング法、およびリフトオフ法などが挙げられる。
半導体ウエハＷは、予め所定の厚みに研削して、裏面Ｗ３を露出させて第一の粘着シート１０に貼着されている。半導体ウエハＷを研削する方法としては、特に限定されず、例えば、グラインダーなどを用いた公知の方法が挙げられる。半導体ウエハＷを研削する際には、回路Ｗ２を保護するために、表面保護シートを回路面Ｗ１に貼着させる。ウエハの裏面研削は、半導体ウエハＷの回路面Ｗ１側、すなわち表面保護シート側をチャックテーブル等により固定し、回路が形成されていない裏面側をグラインダーにより研削する。研削後の半導体ウエハＷの厚みは、特に限定はされず、通常は、２０μｍ以上５００μｍ以下である。
第一の粘着シート１０は、第一の基材フィルム１１と、第一の粘着剤層１２とを有する。第一の粘着剤層１２は、第一の基材フィルム１１に積層されている。
第一の粘着シート１０は、半導体ウエハＷおよび第一のリングフレームに貼着されていてもよい。この場合、第一の粘着シート１０の第一の粘着剤層１２の上に、第一のリングフレームおよび半導体ウエハＷを載置し、これらを軽く押圧し、固定する。
第一の粘着シート１０は、半導体ウエハＷおよび第一のリングフレームに貼着されていてもよい。この場合、第一の粘着シート１０の第一の粘着剤層１２の上に、第一のリングフレームおよび半導体ウエハＷを載置し、これらを軽く押圧し、固定する。
第一の基材フィルム１１の材質は、特に限定されない。第一の基材フィルム１１の材質としては、例えば、ポリ塩化ビニル樹脂、ポリエステル樹脂（ポリエチレンテレフタレート等）、アクリル樹脂、ポリカーボネート樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、アクリロニトリル・ブタジエン・スチレン樹脂、ポリイミド樹脂、ポリウレタン樹脂、およびポリスチレン樹脂などが挙げられる。
第一の粘着剤層１２に含まれる粘着剤は、特に限定されず広く適用できる。第一の粘着剤層１２に含まれる粘着剤としては、例えば、ゴム系、アクリル系、シリコーン系、ポリエステル系、およびウレタン系等が挙げられる。なお、粘着剤の種類は、用途や貼着される被着体の種類等を考慮して選択される。
第一の粘着剤層１２にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層１２に第一の基材フィルム１１側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させる。エネルギー線重合性化合物を硬化させると、第一の粘着剤層１２の凝集力が高まり、第一の粘着剤層１２と半導体ウエハＷとの間の粘着力を低下または消失させることができる。エネルギー線としては、例えば、紫外線（ＵＶ）や電子線（ＥＢ）等が挙げられ、紫外線が好ましい。
［ダイシング工程］
図１（Ｂ）には、第一の粘着シート１０に保持された複数の半導体チップＣＰが示されている。
第一の粘着シート１０に保持された半導体ウエハＷは、ダイシングにより個片化され、複数の半導体チップＣＰが形成される。ダイシングには、ダイシングソーなどの切断手段が用いられる。ダイシングの際の切断深さは、半導体ウエハＷの厚みと、第一の粘着剤層１２との合計、並びにダイシングソーの磨耗分を加味した深さに設定する。ダイシングによって、第一の粘着剤層１２も半導体チップＣＰと同じサイズに切断される。さらに、ダイシングによって第一の基材フィルム１１にも切込みが形成される場合がある。
図１（Ｂ）には、第一の粘着シート１０に保持された複数の半導体チップＣＰが示されている。
第一の粘着シート１０に保持された半導体ウエハＷは、ダイシングにより個片化され、複数の半導体チップＣＰが形成される。ダイシングには、ダイシングソーなどの切断手段が用いられる。ダイシングの際の切断深さは、半導体ウエハＷの厚みと、第一の粘着剤層１２との合計、並びにダイシングソーの磨耗分を加味した深さに設定する。ダイシングによって、第一の粘着剤層１２も半導体チップＣＰと同じサイズに切断される。さらに、ダイシングによって第一の基材フィルム１１にも切込みが形成される場合がある。
第一の粘着剤層１２へのエネルギー線の照射は、半導体ウエハＷを第一の粘着シート１０に貼着させた後から、第一の粘着シート１０を剥離する前までのいずれの段階で行ってもよい。エネルギー線の照射は、例えば、ダイシングの後に行ってもよいし、後述するエキスパンド工程の後に行ってもよい。エネルギー線は、複数回に分けて照射してもよい。
［第一のエキスパンド工程］
図１（Ｃ）には、複数の半導体チップＣＰを保持する第一の粘着シート１０を引き延ばす工程（第一のエキスパンド工程と称する場合がある。）を説明する図が示されている。
ダイシングにより複数の半導体チップＣＰに個片化した後、第一の粘着シート１０を引き延ばして、複数の半導体チップＣＰ間の間隔を拡げる。第一のエキスパンド工程において第一の粘着シート１０を引き延ばす方法は、特に限定されない。第一の粘着シート１０を引き延ばす方法としては、例えば、環状または円状のエキスパンダを押し当てて第一の粘着シート１０を引き延ばす方法や、把持部材などを用いて第二の粘着シートの外周部を掴んで引き延ばす方法などが挙げられる。
図１（Ｃ）には、複数の半導体チップＣＰを保持する第一の粘着シート１０を引き延ばす工程（第一のエキスパンド工程と称する場合がある。）を説明する図が示されている。
ダイシングにより複数の半導体チップＣＰに個片化した後、第一の粘着シート１０を引き延ばして、複数の半導体チップＣＰ間の間隔を拡げる。第一のエキスパンド工程において第一の粘着シート１０を引き延ばす方法は、特に限定されない。第一の粘着シート１０を引き延ばす方法としては、例えば、環状または円状のエキスパンダを押し当てて第一の粘着シート１０を引き延ばす方法や、把持部材などを用いて第二の粘着シートの外周部を掴んで引き延ばす方法などが挙げられる。
本実施形態では、図１（Ｃ）に示されているように、半導体チップＣＰ間の距離をＤ１とする。距離Ｄ１としては、例えば、１５μｍ以上１１０μｍ以下とすることが好ましい。
［転写工程］
図２（Ａ）には、第一のエキスパンド工程の後に、複数の半導体チップＣＰを第二の粘着シート２０に転写する工程（転写工程と称する場合がある。）を説明する図が示されている。第一の粘着シート１０を引き延ばして複数の半導体チップＣＰ間の距離Ｄ１を拡げた後、半導体チップＣＰの回路面Ｗ１に第二の粘着シート２０を貼着する。
図２（Ａ）には、第一のエキスパンド工程の後に、複数の半導体チップＣＰを第二の粘着シート２０に転写する工程（転写工程と称する場合がある。）を説明する図が示されている。第一の粘着シート１０を引き延ばして複数の半導体チップＣＰ間の距離Ｄ１を拡げた後、半導体チップＣＰの回路面Ｗ１に第二の粘着シート２０を貼着する。
第二の粘着シート２０は、第二の基材フィルム２１と、第二の粘着剤層２２とを有する。第二の粘着シート２０は、回路面Ｗ１を第二の粘着剤層２２で覆うように貼着されることが好ましい。
第二の基材フィルム２１の材質は、特に限定されない。第二の基材フィルム２１の材質としては、例えば、第一の基材フィルム１１について例示した材質と同様の材質が挙げられる。
第二の基材フィルム２１の材質は、特に限定されない。第二の基材フィルム２１の材質としては、例えば、第一の基材フィルム１１について例示した材質と同様の材質が挙げられる。
第二の粘着剤層２２は、第二の基材フィルム２１に積層されている。第二の粘着剤層２２に含まれる粘着剤は、特に限定されず広く適用できる。第二の粘着剤層２２に含まれる粘着剤としては、例えば、第一の粘着剤層１２について説明した粘着剤と同様の粘着剤が挙げられる。なお、粘着剤の種類は、用途や貼着される被着体の種類等を考慮して選択される。第二の粘着剤層２２にも、エネルギー線重合性化合物が配合されていてもよい。
第二の粘着シート２０は、第一の粘着シート１０よりも引張弾性率が小さいことが好ましい。第二の粘着シート２０の引張弾性率は、１０ＭＰａ以上２０００ＭＰａ以下であることが好ましい。第二の粘着シート２０の破断伸度は、５０％以上であることも好ましい。
第二の粘着剤層２２の粘着力は、第一の粘着剤層１２の粘着力よりも大きいことが好ましい。第二の粘着剤層２２の粘着力の方が大きければ、複数の半導体チップＣＰを第二の粘着シート２０に転写した後に第一の粘着シート１０を剥離し易くなる。
第二の粘着シート２０は、耐熱性を有することが好ましい。後述する封止部材が熱硬化性樹脂である場合、例えば、硬化温度は、１２０℃〜１８０℃程度であり、加熱時間は、３０分〜２時間程度である。第二の粘着シート２０は、封止部材を熱硬化させる際に、皺が生じないような耐熱性を有することが好ましい。また、第二の粘着シート２０は、熱硬化プロセス後に、半導体チップＣＰから剥離可能な材質で構成されていることが好ましい。
第二の粘着シート２０は、複数の半導体チップＣＰおよび第二のリングフレームに貼着されていてもよい。この場合、第二の粘着シート２０の第二の粘着剤層２２の上に、第二のリングフレームを載置し、これを軽く押圧し、固定する。その後、第二のリングフレームの環形状の内側にて露出する第二の粘着剤層２２を半導体チップＣＰの回路面Ｗ１に押し当てて、第二の粘着シート２０に複数の半導体チップＣＰを固定する。
図３には、第一の粘着シート１０および第二の粘着シート２０に貼着された複数の半導体チップＣＰを、第二の粘着シート２０側から見た平面図が示されている。第二の粘着シート２０を回路面Ｗ１に貼着する際、第一の基材フィルム１１のＭＤ方向Ｍ１と、第二の基材フィルム２１のＭＤ方向Ｍ２とを直交させることが好ましい。このように貼着することで、基材フィルムの伸び易い方向が、第一のエキスパンド工程と、後述する第二の粘着シート２０を引き延ばす第二のエキスパンド工程とで直交する。そのため、第二のエキスパンド工程を実施することで、複数の半導体チップＣＰ間の間隔はより均一に拡張される。
例えば、第一のエキスパンド工程において伸び易い方向（第一の方向と称する場合がある。）に沿って延びる延び量と、第一の方向と直交する方向（第一の方向よりも伸びにくい方向。第二の方向と称する場合がある。）に沿って延びる延び量とが異なる場合に、第二の基材フィルム２１の伸び易い方向を第二の方向に合わせることで、第二のエキスパンド工程において第二の方向の延び量を第一の方向よりも大きくすることができ、複数の半導体チップＣＰ間の間隔をより均一に調整できる。例えば、格子状の分割予定ラインに沿って複数の半導体チップＣＰに個片化した場合には、この態様によれば、上下方向および左右方向において複数の半導体チップＣＰ間の間隔がより均一に拡張される。
なお、第一の基材フィルム１１のＭＤ方向Ｍ１、および第二の基材フィルム２１のＭＤ方向Ｍ２は、図３に示された各矢印の向きに限定されない。
例えば、第一のエキスパンド工程において伸び易い方向（第一の方向と称する場合がある。）に沿って延びる延び量と、第一の方向と直交する方向（第一の方向よりも伸びにくい方向。第二の方向と称する場合がある。）に沿って延びる延び量とが異なる場合に、第二の基材フィルム２１の伸び易い方向を第二の方向に合わせることで、第二のエキスパンド工程において第二の方向の延び量を第一の方向よりも大きくすることができ、複数の半導体チップＣＰ間の間隔をより均一に調整できる。例えば、格子状の分割予定ラインに沿って複数の半導体チップＣＰに個片化した場合には、この態様によれば、上下方向および左右方向において複数の半導体チップＣＰ間の間隔がより均一に拡張される。
なお、第一の基材フィルム１１のＭＤ方向Ｍ１、および第二の基材フィルム２１のＭＤ方向Ｍ２は、図３に示された各矢印の向きに限定されない。
第二の粘着シート２０を貼着した後、第一の粘着シート１０を剥離すると、複数の半導体チップＣＰの裏面Ｗ３が露出する。第一の粘着シート１０を剥離した後も、第一のエキスパンド工程において拡張させた複数の半導体チップＣＰ間の距離Ｄ１が維持されていることが好ましい。第一の粘着剤層１２にエネルギー線重合性化合物が配合されている場合には、第一の粘着剤層１２に第一の基材フィルム１１側からエネルギー線を照射し、エネルギー線重合性化合物を硬化させてから第一の粘着シート１０を剥離することが好ましい。
［第二のエキスパンド工程］
図２（Ｂ）には、複数の半導体チップＣＰを保持する第二の粘着シート２０を引き延ばす工程（第二のエキスパンド工程と称する場合がある。）を説明する図が示されている。
第二のエキスパンド工程では、複数の半導体チップＣＰ間の間隔をさらに拡げる。第二のエキスパンド工程において第二の粘着シート２０を引き延ばす方法は、特に限定されない。第二の粘着シート２０を引き延ばす方法としては、例えば、環状または円状のエキスパンダを押し当てて第二の粘着シート２０を引き延ばす方法や、把持部材などを用いて第二の粘着シートの外周部を掴んで引き延ばす方法などが挙げられる。
図２（Ｂ）には、複数の半導体チップＣＰを保持する第二の粘着シート２０を引き延ばす工程（第二のエキスパンド工程と称する場合がある。）を説明する図が示されている。
第二のエキスパンド工程では、複数の半導体チップＣＰ間の間隔をさらに拡げる。第二のエキスパンド工程において第二の粘着シート２０を引き延ばす方法は、特に限定されない。第二の粘着シート２０を引き延ばす方法としては、例えば、環状または円状のエキスパンダを押し当てて第二の粘着シート２０を引き延ばす方法や、把持部材などを用いて第二の粘着シートの外周部を掴んで引き延ばす方法などが挙げられる。
本実施形態では、図２（Ｂ）に示されているように、第二のエキスパンド工程後の半導体チップＣＰ間の間隔をＤ２とする。距離Ｄ２は、距離Ｄ１よりも大きい。距離Ｄ２としては、例えば、２００μｍ以上５０００μｍ以下とすることが好ましい。
［封止工程］
図４には、封止部材３０を用いて複数の半導体チップＣＰを封止する工程（封止工程と称する場合がある。）を説明する図が示されている。
封止工程は、第二のエキスパンド工程の後に実施される。回路面Ｗ１を残して複数の半導体チップＣＰを封止部材３０によって覆うことにより封止体３が形成される。複数の半導体チップＣＰの間にも封止部材３０が充填されている。本実施形態では、第二の粘着シート２０により回路面Ｗ１および回路Ｗ２が覆われているので、封止部材３０で回路面Ｗ１が覆われることを防止できる。
図４には、封止部材３０を用いて複数の半導体チップＣＰを封止する工程（封止工程と称する場合がある。）を説明する図が示されている。
封止工程は、第二のエキスパンド工程の後に実施される。回路面Ｗ１を残して複数の半導体チップＣＰを封止部材３０によって覆うことにより封止体３が形成される。複数の半導体チップＣＰの間にも封止部材３０が充填されている。本実施形態では、第二の粘着シート２０により回路面Ｗ１および回路Ｗ２が覆われているので、封止部材３０で回路面Ｗ１が覆われることを防止できる。
封止工程により、所定距離ずつ離間した複数の半導体チップＣＰが封止部材に埋め込まれた封止体３が得られる。封止工程においては、複数の半導体チップＣＰは、距離Ｄ２が維持された状態で、封止部材３０により覆われることが好ましい。
封止部材３０で複数の半導体チップＣＰを覆う方法は、特に限定されない。例えば、金型内に、第二の粘着シート２０で回路面Ｗ１を覆ったまま複数の半導体チップＣＰを収容し、金型内に流動性の樹脂材料を注入し、樹脂材料を硬化させる方法を採用してもよい。また、シート状の封止樹脂を複数の半導体チップＣＰの裏面Ｗ３を覆うように載置し、封止樹脂を加熱することで、複数の半導体チップＣＰを封止樹脂に埋め込ませる方法を採用してもよい。封止部材３０の材質としては、例えば、エポキシ樹脂などが挙げられる。封止部材３０として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマ―、無機充填材、および硬化促進剤などが含まれていてもよい。
封止部材３０で複数の半導体チップＣＰを覆う方法は、特に限定されない。例えば、金型内に、第二の粘着シート２０で回路面Ｗ１を覆ったまま複数の半導体チップＣＰを収容し、金型内に流動性の樹脂材料を注入し、樹脂材料を硬化させる方法を採用してもよい。また、シート状の封止樹脂を複数の半導体チップＣＰの裏面Ｗ３を覆うように載置し、封止樹脂を加熱することで、複数の半導体チップＣＰを封止樹脂に埋め込ませる方法を採用してもよい。封止部材３０の材質としては、例えば、エポキシ樹脂などが挙げられる。封止部材３０として用いられるエポキシ樹脂には、例えば、フェノール樹脂、エラストマ―、無機充填材、および硬化促進剤などが含まれていてもよい。
封止工程の後、第二の粘着シート２０が剥離されると、半導体チップＣＰの回路面Ｗ１および封止体３の第二の粘着シート２０と接触していた面３Ａが露出する。
［半導体パッケージの製造工程］
図５および図６には、複数の半導体チップＣＰを用いて半導体パッケージを製造する工程を説明する図が示されている。本実施形態は、このような半導体パッケージの製造工程を含んでいることが好ましい。
図５および図６には、複数の半導体チップＣＰを用いて半導体パッケージを製造する工程を説明する図が示されている。本実施形態は、このような半導体パッケージの製造工程を含んでいることが好ましい。
［再配線層形成工程］
図５（Ａ）には、第二の粘着シート２０を剥離した後の封止体３の断面図が示されている。本実施形態では、第二の粘着シート２０が剥離された後の封止体３に再配線層を形成する再配線層形成工程をさらに含むことが好ましい。再配線層形成工程においては、露出した複数の半導体チップＣＰの回路Ｗ２と接続する再配線を、回路面Ｗ１の上および封止体３の面３Ａの上に形成する。再配線の形成に当たっては、まず、絶縁層を封止体３に形成する。
図５（Ａ）には、第二の粘着シート２０を剥離した後の封止体３の断面図が示されている。本実施形態では、第二の粘着シート２０が剥離された後の封止体３に再配線層を形成する再配線層形成工程をさらに含むことが好ましい。再配線層形成工程においては、露出した複数の半導体チップＣＰの回路Ｗ２と接続する再配線を、回路面Ｗ１の上および封止体３の面３Ａの上に形成する。再配線の形成に当たっては、まず、絶縁層を封止体３に形成する。
図５（Ｂ）には、半導体チップＣＰの回路面Ｗ１および封止体３の面３Ａに第一の絶縁層４１を形成する工程を説明する断面図が示されている。絶縁性樹脂を含む第一の絶縁層４１を、回路面Ｗ１および面３Ａの上に、回路Ｗ２または回路Ｗ２の内部端子電極Ｗ４を露出させるように形成する。絶縁性樹脂としては、例えば、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、およびシリコーン樹脂などが挙げられる。内部端子電極Ｗ４の材質は、導電性材料であれば限定されず、例えば、金、銀、銅やアルミニウムなどの金属、並びに合金などが挙げられる。
図５（Ｃ）には、封止体３に封止された半導体チップＣＰと電気的に接続する再配線５を形成する工程を説明する断面図が示されている。本実施形態では、第一の絶縁層４１の形成に続いて再配線５を形成する。再配線５の材質は、導電性材料であれば限定されず、例えば、金、銀、銅やアルミニウムなどの金属、並びに合金などが挙げられる。再配線５は、公知の方法により形成できる。
図６（Ａ）には、再配線５を覆う第二の絶縁層４２を形成する工程を説明する断面図が示されている。再配線５は、外部端子電極用の外部電極パッド５Ａを有する。第二の絶縁層４２には開口などを設けて、外部端子電極用の外部電極パッド５Ａを露出させる。本実施形態では、外部電極パッド５Ａは、封止体３の半導体チップＣＰの領域（回路面Ｗ１に対応する領域）内および領域外（封止部材３０上の面３Ａに対応する領域）に露出させている。また、再配線５は、外部電極パッド５Ａがアレイ状に配置されるように、封止体３の面３Ａに形成されている。本実施形態では、封止体３の半導体チップＣＰの領域外に外部電極パッド５Ａを露出させる構造を有するので、ファンアウト型のＷＬＰを得ることができる。
［外部端子電極との接続工程］
図６（Ｂ）には、封止体３の外部電極パッド５Ａに外部端子電極を接続させる工程を説明する断面図が示されている。第二の絶縁層４２から露出する外部電極パッド５Ａに、はんだボール等の外部端子電極６を載置し、はんだ接合などにより、外部端子電極６と外部電極パッド５Ａとを電気的に接続させる。はんだボールの材質は、特に限定されず、例えば、含鉛はんだや無鉛はんだ等が挙げられる。
図６（Ｂ）には、封止体３の外部電極パッド５Ａに外部端子電極を接続させる工程を説明する断面図が示されている。第二の絶縁層４２から露出する外部電極パッド５Ａに、はんだボール等の外部端子電極６を載置し、はんだ接合などにより、外部端子電極６と外部電極パッド５Ａとを電気的に接続させる。はんだボールの材質は、特に限定されず、例えば、含鉛はんだや無鉛はんだ等が挙げられる。
［第二のダイシング工程］
図６（Ｃ）には、外部端子電極６が接続された封止体３を個片化させる工程（第二のダイシング工程と称する場合がある。）を説明する断面図が示されている。この第二のダイシング工程では、封止体３を半導体チップＣＰ単位で個片化する。封止体３を個片化させる方法は、特に限定されない。例えば、前述の半導体ウエハＷをダイシングした方法と同様の方法を採用して、封止体３を個片化することができる。封止体３を個片化させる工程は、封止体３をダイシングシート等の粘着シートに貼着させて実施してもよい。
図６（Ｃ）には、外部端子電極６が接続された封止体３を個片化させる工程（第二のダイシング工程と称する場合がある。）を説明する断面図が示されている。この第二のダイシング工程では、封止体３を半導体チップＣＰ単位で個片化する。封止体３を個片化させる方法は、特に限定されない。例えば、前述の半導体ウエハＷをダイシングした方法と同様の方法を採用して、封止体３を個片化することができる。封止体３を個片化させる工程は、封止体３をダイシングシート等の粘着シートに貼着させて実施してもよい。
封止体３を個片化することで、半導体チップＣＰ単位の半導体パッケージ１が製造される。上述のように半導体チップＣＰの領域外にファンアウトさせた外部電極パッド５Ａに外部端子電極６を接続させた半導体パッケージ１は、ファンアウト型のウエハレベルパッケージ（ＦＯ−ＷＬＰ）として製造される。
［実装工程］
本実施形態では、個片化された半導体パッケージ１を、プリント配線基板等に実装する工程を含むことも好ましい。
本実施形態では、個片化された半導体パッケージ１を、プリント配線基板等に実装する工程を含むことも好ましい。
本実施形態によれば、半導体ウエハＷをダイシングした際に半導体ウエハＷの厚みを超えて第一の粘着シート１０にも切込みが形成されていた場合でも、第一の粘着シート１０を引き延ばす工程において、当該切込みをきっかけに第一の粘着シート１０が裂けてしまうことを防止することができる。第二の粘着シート２０に転写された複数の半導体チップＣＰ同士の間隔をさらに拡げることができる。
ダイシング工程後、複数の半導体チップＣＰ同士の間隔を一回の拡張工程だけで大きく拡げようとすると、粘着シートが破断したり、裂けたりする場合がある。その結果、粘着シート上の複数の半導体チップＣＰ同士の間隔がばらついたり、複数の半導体チップＣＰが粘着シートから離脱してしたりして、後工程における半導体チップの取り扱い性が低下してしまう。
一方、本実施形態によれば、二段階に亘って粘着シートを引き延ばす工程を備える。そのため、半導体チップＣＰの取り扱い性を低下させることなく、複数の半導体チップＣＰ同士の間隔を大きく拡げることができる。
一方、本実施形態によれば、二段階に亘って粘着シートを引き延ばす工程を備える。そのため、半導体チップＣＰの取り扱い性を低下させることなく、複数の半導体チップＣＰ同士の間隔を大きく拡げることができる。
本実施形態に係る方法は、ＦＯ−ＷＬＰタイプの半導体パッケージ１を製造するプロセスへの適合性に優れる。具体的には、本実施形態によれば、ＦＯ−ＷＬＰタイプの半導体パッケージ１におけるチップ間隔の均等性および正確性を向上させることができる。
〔第二実施形態〕
第二実施形態は、第一実施形態における第二のエキスパンド工程を実施するまでの工程に関して、第一実施形態と同様である。以下、第二実施形態のうち、第一実施形態との相違に係る点を説明する。
第二実施形態は、第一実施形態における第二のエキスパンド工程を実施するまでの工程に関して、第一実施形態と同様である。以下、第二実施形態のうち、第一実施形態との相違に係る点を説明する。
第二実施形態においては、第二のエキスパンド工程を実施し、複数の半導体チップＣＰ同士の間隔を拡げた後、封止工程を行わずに、複数の半導体チップＣＰをそれぞれピックアップする工程を含む。ピックアップは、従来使用されているピックアップ装置を利用できる。本実施形態では、ピックアップした半導体チップＣＰは、それぞれプリント配線基板等に実装する工程をさらに含むことも好ましい。実装後の半導体チップＣＰは、例えば、封止部材等で封止されてパッケージ化される。
本実施形態によれば、半導体チップＣＰの取り扱い性を低下させることなく複数の半導体チップＣＰ同士の間隔を大きく拡げたうえで、半導体チップＣＰをピックアップすることができる。そのため、ピックアップする際に、ピックアップ装置で掴んだ半導体チップＣＰが他の半導体チップと接触したり、ピックアップ装置が他の半導体チップと接触したりすることを防止し易くなる。
〔第三実施形態〕
第三実施形態は、第一実施形態における第二のエキスパンド工程を実施後、封止工程を実施するまでの間にさらに別の工程を備える点で、第一実施形態と相違する。第三実施形態は、その他の点において第一実施形態と同様であるため、説明を省略または簡略化する。
第三実施形態は、第一実施形態における第二のエキスパンド工程を実施後、封止工程を実施するまでの間にさらに別の工程を備える点で、第一実施形態と相違する。第三実施形態は、その他の点において第一実施形態と同様であるため、説明を省略または簡略化する。
本実施形態では、第二のエキスパンド工程を実施した後、第二の粘着シート２０に保持され、裏面Ｗ３が露出した複数の半導体チップＣＰ（図２（Ｂ）参照）を、保持部材の保持面に転写させる工程（第二の転写工程と称する場合がある。）を含む。
図７には、保持部材２００に転写された複数の半導体チップＣＰが示されている。保持部材２００は、減圧ポンプや真空エジェクタ等の図示しない減圧手段によって半導体チップＣＰを吸着保持可能な保持面２０１を有する。保持面２０１に載置された複数の半導体チップＣＰは、その裏面Ｗ３が保持面２０１に当接している。減圧手段を駆動させることで、複数の半導体チップＣＰは、保持面２０１に吸着保持される。
図７には、保持部材２００に転写された複数の半導体チップＣＰが示されている。保持部材２００は、減圧ポンプや真空エジェクタ等の図示しない減圧手段によって半導体チップＣＰを吸着保持可能な保持面２０１を有する。保持面２０１に載置された複数の半導体チップＣＰは、その裏面Ｗ３が保持面２０１に当接している。減圧手段を駆動させることで、複数の半導体チップＣＰは、保持面２０１に吸着保持される。
次に図７に示すような間仕切り手段１０１を用いて、複数の半導体チップＣＰを整列させる工程（整列工程と称する場合がある。）を実施する。間仕切り手段１０１は、駆動機構を有する。この駆動機構により間仕切り手段１０１は、複数の半導体チップＣＰ同士の間に、当接手段としてのブレード１０２を挿入することができる。整列工程においては、間仕切り手段１０１を駆動させ、半導体チップＣＰ同士の間にブレード１０２を挿入する。続いて、駆動機構によりブレード１０２を移動させて、半導体チップＣＰの側面等に当接させる。さらにブレード１０２を移動させて、半導体チップＣＰを保持面２０１の所定位置に移動させる。複数の半導体チップＣＰが保持面２０１に格子状に転写されている場合には、ブレード１０２を用いて半導体チップＣＰの列ごとに移動させてもよい。また、半導体チップＣＰごとに移動させてもよい。半導体チップＣＰを移動させる際は、吸着保持を解除させてもよい。なお、保持面２０１に載置された半導体チップＣＰの位置は、図示しない検知手段にて検出させてもよい。間仕切り手段１０１は、検知手段の検出結果に基づいて半導体チップＣＰの移動量や移動方向を制御する制御手段を有していてもよい。間仕切り手段１０１において、検知手段、制御手段および駆動機構を連動させてもよい。
複数の半導体チップＣＰを整列させる方法としては、上述した方法に限定されず、例えば、ブレード１０２を移動させる他、保持面２０１を移動させてもよい。すなわち、ブレード１０２と保持面２０１とを相対移動させることで半導体チップＣＰを整列させることができればよい。
本実施形態では、整列工程を実施した後は、第一実施形態と同様に、封止工程や再配線層形成工程などを実施して、半導体チップＣＰ単位の半導体パッケージを製造することができる。本実施形態では、封止体３を得るために、整列工程の実施後、複数の半導体チップＣＰを粘着シートに転写させることが好ましい。複数の半導体チップＣＰを転写した後、第一実施形態と同様に半導体パッケージや半導体装置の製造プロセスを実施できる。
本実施形態によれば、第二のエキスパンド工程の後に、保持部材の保持面に複数の半導体チップＣＰを保持部材２００に転写し、当接手段としてのブレード１０２を移動させて、半導体チップＣＰを整列させることができる。そのため、第二のエキスパンド工程における第二の粘着シート２０の応力の影響を受けることなく、半導体チップＣＰ同士の間隔をより正確に調整したり、さらに拡げたりすることができる。
本実施形態によれば、第二のエキスパンド工程の後に、保持部材２００の保持面２０１に複数の半導体チップＣＰを転写するので、保持面２０１に転写された複数の半導体チップＣＰ同士の間隔は大きい。そのため、複数の半導体チップＣＰの間にブレード１０２を挿入させる際、ブレード１０２は、半導体チップＣＰの側面に当接するので、ブレード１０２が半導体チップＣＰの表面（回路面Ｗ１および回路Ｗ２）に接触することを防止できる。
本実施形態では、複数の半導体チップ同士の間隔を大きく拡げ、さらに複数の半導体チップ同士の位置を整列させているので、本実施形態に係る方法は、ＦＯ−ＷＦＬの製造プロセスへの適合性に優れる。
〔第四実施形態〕
第四実施形態は、第一実施形態における第二のエキスパンド工程を実施後、封止工程を実施するまでの間にさらに別の工程を備える点で、第一実施形態と相違する。また、整列工程を実施するための手段が異なる点で、第三実施形態と相違する。第四実施形態は、その他の点において第一実施形態や第三実施形態と同様であるため、説明を省略または簡略化する。
第四実施形態は、第一実施形態における第二のエキスパンド工程を実施後、封止工程を実施するまでの間にさらに別の工程を備える点で、第一実施形態と相違する。また、整列工程を実施するための手段が異なる点で、第三実施形態と相違する。第四実施形態は、その他の点において第一実施形態や第三実施形態と同様であるため、説明を省略または簡略化する。
図８には、本実施形態に係る間仕切り手段１０１Ａを用いて複数の半導体チップＣＰを整列させる工程を説明する図が示されている。
本実施形態では、前述の間仕切り手段１０１に換えて、間仕切り手段１０１Ａを用いて整列工程を実施する。間仕切り手段１０１Ａは、当接手段としての格子状部材１０３を備える。格子状部材１０３は、ベースプレート１０３Ａと、ベースプレート１０３Ａの下面１０３Ｂに格子状に突出して形成された格子部１０３Ｃとを備える。格子部１０３Ｃは、複数の半導体チップＣＰ間の全てに挿入可能に形成されている。格子部１０３Ｃの下端部は、先細り形状なので、格子部１０３Ｃを半導体チップＣＰ間に挿入しやすい。間仕切り手段１０１Ａを用いる場合は、格子状部材１０３を駆動させて、格子部１０３Ｃを複数の半導体チップＣＰの間に挿入させる。その後、格子状部材１０３と保持面２０１とを相対移動させることで半導体チップＣＰを整列させる。この相対移動により複数の半導体チップＣＰは、図９に示すように、格子部１０３Ｃに当接して整列する。間仕切り手段１０１Ａは、第三実施形態と同様、駆動機構、検知手段、および制御手段を備えていてもよい。
本実施形態では、前述の間仕切り手段１０１に換えて、間仕切り手段１０１Ａを用いて整列工程を実施する。間仕切り手段１０１Ａは、当接手段としての格子状部材１０３を備える。格子状部材１０３は、ベースプレート１０３Ａと、ベースプレート１０３Ａの下面１０３Ｂに格子状に突出して形成された格子部１０３Ｃとを備える。格子部１０３Ｃは、複数の半導体チップＣＰ間の全てに挿入可能に形成されている。格子部１０３Ｃの下端部は、先細り形状なので、格子部１０３Ｃを半導体チップＣＰ間に挿入しやすい。間仕切り手段１０１Ａを用いる場合は、格子状部材１０３を駆動させて、格子部１０３Ｃを複数の半導体チップＣＰの間に挿入させる。その後、格子状部材１０３と保持面２０１とを相対移動させることで半導体チップＣＰを整列させる。この相対移動により複数の半導体チップＣＰは、図９に示すように、格子部１０３Ｃに当接して整列する。間仕切り手段１０１Ａは、第三実施形態と同様、駆動機構、検知手段、および制御手段を備えていてもよい。
本実施形態によれば、前述の第三実施形態と同様の効果を得ることができる。さらに、本実施形態によれば、一度で複数の半導体チップＣＰ間全てに格子部１０３Ｃを挿入させて各半導体チップＣＰを整列させることができるため、単位時間当たりの処理能力を向上させることができる。
〔実施形態の変形〕
本発明は、上述の実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、上述の実施形態を変形した態様などを含む。
本発明は、上述の実施形態に何ら限定されない。本発明は、本発明の目的を達成できる範囲で、上述の実施形態を変形した態様などを含む。
例えば、半導体ウエハや半導体チップにおける回路等は、図示した配列や形状等に限定されない。半導体パッケージにおける外部端子電極との接続構造等も、前述の実施形態で説明した態様に限定されない。前述の実施形態では、ＦＯ−ＷＬＰタイプの半導体パッケージを製造する態様を例に挙げて説明したが、本発明は、ファンイン型のＷＬＰ等のその他の半導体パッケージを製造する態様にも適用できる。
例えば、前述の実施形態では、第一のエキスパンド工程および第二のエキスパンド工程を実施する態様を例に挙げて説明したが、さらに、エキスパンド工程を１回以上、実施してもよい。複数のエキスパンド工程を実施する場合、第二の粘着シート２０に保持された複数の半導体チップＣＰを、拡げられた間隔を維持したまま、別のエキスパンドシートに転写し、当該エキスパンドシートを引き延ばして、複数の半導体チップＣＰ同士の間隔をさらに拡げることができる。
前記実施形態において、第二の粘着シート２０が耐熱性を有することが好ましい旨を説明したが、本発明において、第二の粘着シートは、このような性質に限定されない。
また、例えば、耐熱性を有する第三の粘着シートを、別途、用意して、この第三の粘着シートに複数の半導体チップＣＰを転写してもよい。半導体チップＣＰの表面（回路面Ｗ１および回路Ｗ２）が第三の粘着シートで覆われた状態で、前述の封止工程を実施してもよい。この場合、第三の粘着シートは、封止部材を熱硬化させる際に、皺が生じないような耐熱性を有することが好ましい。また、第三の粘着シートは、熱硬化プロセス後に、半導体チップＣＰから剥離可能な材質で構成されていることが好ましい。
また、例えば、耐熱性を有する第三の粘着シートを、別途、用意して、この第三の粘着シートに複数の半導体チップＣＰを転写してもよい。半導体チップＣＰの表面（回路面Ｗ１および回路Ｗ２）が第三の粘着シートで覆われた状態で、前述の封止工程を実施してもよい。この場合、第三の粘着シートは、封止部材を熱硬化させる際に、皺が生じないような耐熱性を有することが好ましい。また、第三の粘着シートは、熱硬化プロセス後に、半導体チップＣＰから剥離可能な材質で構成されていることが好ましい。
また、例えば、図１０には、第四実施形態における整列工程の変形例が示されている。
図１０に示すように、保持面２０１を傾斜させて半導体チップＣＰを整列させてもよい。第四実施形態において、保持部材２００の保持面２０１で保持された複数の半導体チップＣＰ同士の間に格子状部材１０３を挿入した後、保持面２０１および間仕切り手段１０１Ａの少なくとも一方を傾斜させて、保持面２０１において整列させてもよい。
なお、間仕切り手段は、格子状部材１０３に限らず、ブレード１０２でもよい。
図１０に示すように、保持面２０１を傾斜させて半導体チップＣＰを整列させてもよい。第四実施形態において、保持部材２００の保持面２０１で保持された複数の半導体チップＣＰ同士の間に格子状部材１０３を挿入した後、保持面２０１および間仕切り手段１０１Ａの少なくとも一方を傾斜させて、保持面２０１において整列させてもよい。
なお、間仕切り手段は、格子状部材１０３に限らず、ブレード１０２でもよい。
本発明は、半導体装置の製造方法として利用できる。
１０…第一の粘着シート、１１…第一の基材フィルム、１２…第一の粘着剤層、２０…第二の粘着シート、２１…第二の基材フィルム、２２…第二の粘着剤層、３０…封止部材、１０２…ブレード（当接手段）、１０３…格子状部材（当接手段）、２００…保持部材、２０１…保持面、ＣＰ…半導体チップ、Ｗ…半導体ウエハ。
Claims (5)
- 第一の粘着シートに貼付されたウエハをダイシングにより個片化し、複数の半導体チップを形成する工程と、
前記第一の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げる工程と、
前記複数の半導体チップを、第二の粘着のシートに転写する工程と、
前記第一の粘着シートを剥離する工程と、
前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔をさらに拡げる工程と、を備える、半導体装置の製造方法。 - 前記第一の粘着シートは、第一の基材フィルムと、第一の粘着剤層とを有し、
前記第二の粘着シートは、第二の基材フィルムと、第二の粘着剤層とを有し、
前記第一の基材フィルムのＭＤ方向と、前記第二の基材フィルムのＭＤ方向とが直交するように、前記複数の半導体チップを前記第二の粘着シートに転写する、
請求項１に記載の半導体装置の製造方法。 - 前記第二の粘着シートは、前記第一の粘着シートよりも引張弾性率が小さい、
請求項１または請求項２に記載の半導体装置の製造方法。 - 前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げた後、前記複数の半導体チップの回路面を残して封止部材で覆う工程をさらに備える、
請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。 - 前記第二の粘着シートを引き延ばして、前記複数の半導体チップ同士の間隔を拡げた後、前記複数の半導体チップを保持部材の保持面に転写する工程と、
前記保持面で保持された前記複数の半導体チップ同士の間に当接手段を挿入する工程と、
前記当接手段と前記保持面とを相対移動させ、前記半導体チップをそれぞれ前記保持面において整列させる工程と、をさらに備える、
請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014266139A JP6482865B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
| TW104143853A TWI676210B (zh) | 2014-12-26 | 2015-12-25 | 半導體裝置之製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014266139A JP6482865B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016127115A true JP2016127115A (ja) | 2016-07-11 |
| JP2016127115A5 JP2016127115A5 (ja) | 2017-11-16 |
| JP6482865B2 JP6482865B2 (ja) | 2019-03-13 |
Family
ID=56358112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014266139A Active JP6482865B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6482865B2 (ja) |
| TW (1) | TWI676210B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019098102A1 (ja) * | 2017-11-16 | 2019-05-23 | リンテック株式会社 | 半導体装置の製造方法 |
| WO2019098101A1 (ja) * | 2017-11-16 | 2019-05-23 | リンテック株式会社 | 半導体装置の製造方法 |
| CN110637355A (zh) * | 2017-05-22 | 2019-12-31 | 日立化成株式会社 | 半导体装置的制造方法及扩展带 |
| WO2020003663A1 (ja) * | 2018-06-26 | 2020-01-02 | 日東電工株式会社 | 半導体装置製造方法 |
| JP2020061529A (ja) * | 2018-10-12 | 2020-04-16 | 三井化学株式会社 | 電子装置の製造方法および粘着性フィルム |
| WO2020091341A1 (ko) * | 2018-10-29 | 2020-05-07 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
| KR20200092318A (ko) * | 2017-12-07 | 2020-08-03 | 린텍 가부시키가이샤 | 점착성 적층체, 점착성 적층체의 사용 방법, 및 반도체 장치의 제조 방법 |
| WO2020158766A1 (ja) * | 2019-01-31 | 2020-08-06 | リンテック株式会社 | エキスパンド方法及び半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019012714A (ja) * | 2017-06-29 | 2019-01-24 | 株式会社ディスコ | 半導体パッケージの製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010058646A1 (ja) * | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージおよびその製造方法 |
| JP2011077235A (ja) * | 2009-09-30 | 2011-04-14 | Nitto Denko Corp | 素子保持用粘着シートおよび素子の製造方法 |
| JP2011096961A (ja) * | 2009-11-02 | 2011-05-12 | Citizen Electronics Co Ltd | Ｌｅｄ素子の製造方法 |
| JP2011171608A (ja) * | 2010-02-19 | 2011-09-01 | Citizen Electronics Co Ltd | 半導体装置の製造方法 |
| WO2014002535A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-12-26 JP JP2014266139A patent/JP6482865B2/ja active Active
-
2015
- 2015-12-25 TW TW104143853A patent/TWI676210B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010058646A1 (ja) * | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージおよびその製造方法 |
| JP2011077235A (ja) * | 2009-09-30 | 2011-04-14 | Nitto Denko Corp | 素子保持用粘着シートおよび素子の製造方法 |
| JP2011096961A (ja) * | 2009-11-02 | 2011-05-12 | Citizen Electronics Co Ltd | Ｌｅｄ素子の製造方法 |
| JP2011171608A (ja) * | 2010-02-19 | 2011-09-01 | Citizen Electronics Co Ltd | 半導体装置の製造方法 |
| WO2014002535A1 (ja) * | 2012-06-29 | 2014-01-03 | シャープ株式会社 | 半導体装置の製造方法 |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110637355A (zh) * | 2017-05-22 | 2019-12-31 | 日立化成株式会社 | 半导体装置的制造方法及扩展带 |
| CN110637355B (zh) * | 2017-05-22 | 2023-12-05 | 株式会社力森诺科 | 半导体装置的制造方法及扩展带 |
| KR20200086656A (ko) * | 2017-11-16 | 2020-07-17 | 린텍 가부시키가이샤 | 반도체 장치의 제조 방법 |
| CN111295738A (zh) * | 2017-11-16 | 2020-06-16 | 琳得科株式会社 | 半导体装置的制造方法 |
| CN111295739B (zh) * | 2017-11-16 | 2023-08-25 | 琳得科株式会社 | 半导体装置的制造方法 |
| KR102515684B1 (ko) * | 2017-11-16 | 2023-03-30 | 린텍 가부시키가이샤 | 반도체 장치의 제조 방법 |
| CN111295738B (zh) * | 2017-11-16 | 2024-05-24 | 琳得科株式会社 | 半导体装置的制造方法 |
| WO2019098102A1 (ja) * | 2017-11-16 | 2019-05-23 | リンテック株式会社 | 半導体装置の製造方法 |
| CN111295739A (zh) * | 2017-11-16 | 2020-06-16 | 琳得科株式会社 | 半导体装置的制造方法 |
| JP7185637B2 (ja) | 2017-11-16 | 2022-12-07 | リンテック株式会社 | 半導体装置の製造方法 |
| WO2019098101A1 (ja) * | 2017-11-16 | 2019-05-23 | リンテック株式会社 | 半導体装置の製造方法 |
| JPWO2019098101A1 (ja) * | 2017-11-16 | 2020-10-01 | リンテック株式会社 | 半導体装置の製造方法 |
| KR102507691B1 (ko) * | 2017-11-16 | 2023-03-09 | 린텍 가부시키가이샤 | 반도체 장치의 제조 방법 |
| JP7185638B2 (ja) | 2017-11-16 | 2022-12-07 | リンテック株式会社 | 半導体装置の製造方法 |
| KR20200086655A (ko) * | 2017-11-16 | 2020-07-17 | 린텍 가부시키가이샤 | 반도체 장치의 제조 방법 |
| JPWO2019098102A1 (ja) * | 2017-11-16 | 2020-10-01 | リンテック株式会社 | 半導体装置の製造方法 |
| KR102609670B1 (ko) * | 2017-12-07 | 2023-12-04 | 린텍 가부시키가이샤 | 점착성 적층체, 점착성 적층체의 사용 방법, 및 반도체 장치의 제조 방법 |
| KR20200092318A (ko) * | 2017-12-07 | 2020-08-03 | 린텍 가부시키가이샤 | 점착성 적층체, 점착성 적층체의 사용 방법, 및 반도체 장치의 제조 방법 |
| JP7084228B2 (ja) | 2018-06-26 | 2022-06-14 | 日東電工株式会社 | 半導体装置製造方法 |
| US11456215B2 (en) | 2018-06-26 | 2022-09-27 | Nitto Denko Corporation | Manufacturing method for semiconductor device |
| WO2020003663A1 (ja) * | 2018-06-26 | 2020-01-02 | 日東電工株式会社 | 半導体装置製造方法 |
| JP2020004781A (ja) * | 2018-06-26 | 2020-01-09 | 日東電工株式会社 | 半導体装置製造方法 |
| JP7250468B2 (ja) | 2018-10-12 | 2023-04-03 | 三井化学株式会社 | 電子装置の製造方法および粘着性フィルム |
| JP2020061529A (ja) * | 2018-10-12 | 2020-04-16 | 三井化学株式会社 | 電子装置の製造方法および粘着性フィルム |
| JP7250468B6 (ja) | 2018-10-12 | 2023-04-25 | 三井化学株式会社 | 電子装置の製造方法および粘着性フィルム |
| KR20200049949A (ko) * | 2018-10-29 | 2020-05-11 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
| KR102123419B1 (ko) | 2018-10-29 | 2020-06-17 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
| WO2020091341A1 (ko) * | 2018-10-29 | 2020-05-07 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
| CN113366080A (zh) * | 2019-01-31 | 2021-09-07 | 琳得科株式会社 | 扩片方法以及半导体装置的制造方法 |
| WO2020158766A1 (ja) * | 2019-01-31 | 2020-08-06 | リンテック株式会社 | エキスパンド方法及び半導体装置の製造方法 |
| CN113366080B (zh) * | 2019-01-31 | 2023-12-26 | 琳得科株式会社 | 扩片方法以及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201635360A (zh) | 2016-10-01 |
| JP6482865B2 (ja) | 2019-03-13 |
| TWI676210B (zh) | 2019-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6482865B2 (ja) | 半導体装置の製造方法 | |
| CN108140609B (zh) | 处理晶圆的方法以及用在该方法中的保护片材 | |
| JP6669674B2 (ja) | 粘着シートおよび半導体装置の製造方法 | |
| JP6482866B2 (ja) | 半導体装置の製造方法 | |
| JP6580447B2 (ja) | 粘着シート及び半導体装置の製造方法 | |
| JP6983775B2 (ja) | 半導体装置の製造方法 | |
| CN109417049B (zh) | 处理背面上具有突出物的晶片的方法 | |
| US11133219B2 (en) | Method of processing a wafer | |
| JP2006203133A (ja) | チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート | |
| CN110858564B (zh) | 加工基板的方法 | |
| JP7317187B2 (ja) | 半導体装置の製造方法 | |
| JP6438791B2 (ja) | 半導体装置の製造方法 | |
| KR20140107141A (ko) | 반도체 칩의 제조 방법 | |
| TWI688631B (zh) | 黏著片及半導體裝置的製造方法 | |
| JP2004273639A (ja) | 半導体装置の製造方法 | |
| US7241642B2 (en) | Mounting and dicing process for wafers | |
| JP6494433B2 (ja) | 粘着シートおよび半導体装置の製造方法 | |
| JP2010239030A (ja) | 半導体ウエハの加工方法 | |
| JP2011171643A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6482865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |