CN108140609B - 处理晶圆的方法以及用在该方法中的保护片材 - Google Patents

处理晶圆的方法以及用在该方法中的保护片材 Download PDF

Info

Publication number
CN108140609B
CN108140609B CN201580084071.7A CN201580084071A CN108140609B CN 108140609 B CN108140609 B CN 108140609B CN 201580084071 A CN201580084071 A CN 201580084071A CN 108140609 B CN108140609 B CN 108140609B
Authority
CN
China
Prior art keywords
wafer
protective film
buffer layer
substrate
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580084071.7A
Other languages
English (en)
Other versions
CN108140609A (zh
Inventor
卡尔·海因茨·普利瓦西尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN108140609A publication Critical patent/CN108140609A/zh
Application granted granted Critical
Publication of CN108140609B publication Critical patent/CN108140609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

本发明涉及一种处理晶圆(W)的方法，该晶圆(W)在一侧(1)具有器件区域(2)和周边边缘区域(3)，器件区域(2)具有通过多条分割线(11)划分的多个器件，周边边缘区域(3)没有器件并且围绕器件区域(2)形成，其中，器件区域(2)形成有从晶圆(W)的平面表面突出的多个突起(14)。该方法包括：提供保护膜(4)；提供基片(7)，该基片(7)具有施加到其前表面(17)的缓冲层(13)；将用于覆盖晶圆(W)上的器件的保护膜(4)的前表面附接到晶圆(W)的所述一侧(1)，其中，保护膜(4)利用粘合剂(9)粘附到至少周边边缘区域(3)；以及将保护膜(4)的与其前表面相反的后表面附接到缓冲层(13)。从晶圆(W)的平面表面突出的突起(14)被埋入缓冲层(13)中，并且基片(7)的与其前表面(17)相反的后表面(18)基本上平行于晶圆(W)的与所述一侧(1)相反的侧(6)。该方法还包括：研磨晶圆(W)的与所述一侧(1)相反的所述侧(6)以调节晶圆厚度。本发明还涉及一种用在这种处理方法中的保护片材(5,5’)。

Description

处理晶圆的方法以及用在该方法中的保护片材
技术领域
本发明涉及一种处理诸如半导体晶圆的晶圆的方法，该晶圆在一侧具有器件区域和周边边缘区域，器件区域具有通过多条分割线划分的多个器件，周边边缘区域没有器件并且围绕器件区域形成，其中，器件区域形成有从晶圆的平面表面突出的多个突起。此外，本发明涉及一种用在这种方法中的保护片材。
背景技术
在半导体器件制造工艺中，具有带有通过多条分割线划分的多个器件的器件区域的晶圆被分割成各个晶片或芯片。这种制造工艺通常包括用于调节晶圆厚度的研磨步骤以及沿着分割线切割晶圆以获得各个晶片或芯片的切割步骤。从与形成有器件区域的晶圆正面相反的晶圆背面执行研磨步骤。
在诸如晶圆级芯片尺寸封装(WLCSP)的已知半导体器件制造工艺中，晶圆的器件区域形成有从晶圆的平面表面突出的多个突起(例如，凸块)。这些突起例如用于与各个晶片或芯片中的器件建立电接触(例如，在将晶片或芯片并入诸如移动电话和个人计算机的电子设备中时)。
为了减小这种电子设备的尺寸，半导体器件必须减小尺寸。因此，在上面提到的研磨步骤中将形成有器件的晶圆研磨至μm范围内(例如，30至100μm的范围内)的厚度。
然而，在已知的半导体器件制造工艺中，如果器件区域中存在从晶圆的平面表面突出的突起(例如，凸块)，则在研磨步骤中可能出现问题。具体地，由于这些突起的存在，在研磨期间晶圆破损的风险显著增加。此外，如果晶圆被研磨至较小的厚度(例如，μm范围内的厚度)，则由于晶圆的减小的厚度以及在研磨工艺中对其施加的压力，晶圆正面的器件区域的突起可能导致晶圆背面的变形。这后一种效应被称为“图案转印”，因为晶圆正面的突起的图案被转印到晶圆背面，并且导致晶圆背面的不期望的凹凸不平，因此损害了所得晶片或芯片的质量。
此外，晶圆的器件区域中的突起的存在还显著增加了在上面提到的切割步骤中对晶圆造成损坏的风险。特别是，由于在研磨之后晶圆厚度减小，晶片或芯片的侧壁可能在切割工艺中开裂，因此严重损坏所得晶片或芯片。
因此，仍需要一种可靠且有效的方法来处理在其一侧具有形成有突起的器件区域的晶圆，其能够使损坏晶圆的任何风险最小化。
发明内容
因此，本发明的目的在于提供一种处理在其一侧具有形成有突起的器件区域的晶圆的可靠且有效的方法，其能够使损坏晶圆的任何风险最小化。此外，本发明旨在提供一种用在这种方法中的保护片材。这些目标通过具有权利要求1的技术特征的晶圆处理方法以及具有权利要求15的技术特征的保护片材来实现。本发明的优选实施方式从从属权利要求得出。
本发明提供了一种处理晶圆的方法，该晶圆在一侧具有器件区域和周边边缘区域，器件区域具有通过多条分割线划分的多个器件，周边边缘区域没有器件并且围绕器件区域形成，其中，器件区域形成有从晶圆的平面表面突出、延伸或凸出的多个突起或凸起。该方法包括：提供保护膜；提供基片，该基片具有施加到其前表面的缓冲层；将用于覆盖晶圆上的器件的保护膜的前表面附接到晶圆的一侧，其中，保护膜利用粘合剂粘附到至少周边边缘区域；以及将保护膜的与其前表面相反的后表面附接到缓冲层。从晶圆的平面表面突出的突起被埋入缓冲层中，并且基片的与其前表面相反的后表面基本上平行于晶圆的与所述一侧相反的侧。该方法还包括研磨晶圆的与所述一侧相反的侧以用于调节晶圆厚度。
突起或凸起(例如，凸块)从晶圆的平面表面(基本上平坦表面)突出、延伸或凸出。突起或凸起限定晶圆的所述一侧的表面结构或形貌，使得这一侧凹凸不平。
突起可不规则地布置或者按照规则图案布置。仅一些突起可按照规则图案布置。
突起可具有任何类型的形状。例如，一些或所有突起可为球形、半球形、支柱形或柱形(例如，具有圆形、椭圆形或多边形(例如，三角形、正方形等)横截面或底部区域的支柱形或柱形)、锥形、截锥形或台阶形的形状。
至少一些突起可源自形成在晶圆的平面表面上的元件。至少一些突起可源自在其厚度方向上部分或完全穿透晶圆的元件(例如，对于硅通孔(TSV)的情况)。后面的这些元件可沿着晶圆厚度的一部分或者沿着整个晶圆厚度延伸。
突起可在晶圆的厚度方向上具有20至300μm，优选40至250μm，更优选50至200μm，甚至更优选70至150μm的范围内的高度。
所有突起可具有基本上相同的形状和/或尺寸。另选地，至少一些突起的形状和/或尺寸可彼此不同。
保护膜的后表面附接到与缓冲层的与基片接触的表面相反的缓冲层的表面。
根据本发明的晶圆处理方法，保护膜的前表面附接到晶圆的一侧(即，晶圆正面)，并且保护膜的后表面附接到施加于基片的前表面的缓冲层，以使得从晶圆的平面表面突出的突起被埋入缓冲层中并且基片的后表面基本上平行于晶圆的与所述一侧相反的侧。这样，形成了一种包括晶圆、保护膜以及施加有缓冲层的基片的晶圆单元，其能够消除由器件区域中的突起的存在产生的表面凹凸不平对后续晶圆处理步骤的任何负面影响。
特别是，通过将突起埋入施加到基片的前表面的缓冲层中，在晶圆处理期间(例如，在后续研磨和切割步骤中)可靠地保护突起免受任何损坏。
此外，基片的后表面(形成上面提到的晶圆单元的第一表面)和晶圆的背面(形成该晶圆单元的第二表面)基本上彼此平行。因此，当研磨晶圆的背面以用于调节晶圆厚度时，例如通过将该后表面放置在卡盘台上，可对基片的后表面施加合适的反压。
由于基片的平面后表面基本上平行于晶圆的背面，所以在研磨工艺期间例如通过研磨设备的磨轮施加于晶圆的压力在晶圆上平均地和均匀地分布，因此使图案转印(即，由器件区域中的突起限定的图案转印到研磨的晶圆背面)和晶圆破损的任何风险最小化。此外，基片的平坦、均匀后表面与晶圆的背面的基本上平行对准允许研磨步骤以高精度执行，因此在研磨之后实现特别一致和均匀的晶圆厚度。
保护膜覆盖形成在晶圆的器件区域中的器件，因此保护器件免受损坏和污染。此外，保护膜有利于在处理之后将具有缓冲层的基片从晶圆移除。另外，保护膜充当晶圆正面与缓冲层之间的另一缓冲物或缓冲层，因此进一步促进在研磨期间压力的一致和均匀分布。因此，可特别可靠地防止研磨工艺期间的图案转印或晶圆破损。
在这方面，特别优选的是，保护膜为可压缩的、特性的、柔性的和/或柔韧的。这样，可进一步增强保护膜的缓冲效果。
因此，本发明的晶圆处理方法允许以可靠且有效的方式使任何损坏晶圆的风险(例如，图案转印或晶圆破损)最小化。
晶圆可以是例如半导体晶圆、玻璃晶圆、蓝宝石晶圆、陶瓷晶圆(例如，氧化铝(Al2O3)陶瓷晶圆)、石英晶圆、氧化锆晶圆、PZT(锆钛酸铅)晶圆、聚碳酸酯晶圆、金属(例如，铜、铁、不锈钢、铝等)或金属化材料晶圆、铁氧体晶圆、光学晶体材料晶圆、树脂(例如，环氧树脂)、涂布或模制晶圆等。
特别是，晶圆可以是例如Si晶圆、GaAs晶圆、GaN晶圆、GaP晶圆、InAs晶圆、InP晶圆、SiC晶圆、SiN晶圆、LT(钽酸锂)晶圆、LN(铌酸锂)晶圆等。
晶圆可由单一材料或者不同材料(例如，上述材料中的两种或更多种)的组合制成。例如，晶圆可以是Si和玻璃结合晶圆，其中由Si制成的晶圆元件结合到由玻璃制成的晶圆元件。
在本发明的方法中，可首先层压保护膜以及在其前表面施加有缓冲层的基片，形成包括基片、缓冲层和附接到缓冲层的保护膜的保护片材。随后可将这样形成的保护片材附接到晶圆的一侧，使得从晶圆的平面表面突出的突起被保护膜覆盖并埋入缓冲层中，并且基片的后表面基本上平行于晶圆的与所述一侧相反的侧。在这种情况下，当保护片材附接到晶圆的所述一侧时，保护膜的前表面附接到晶圆的所述一侧。
这样，可按照特别简单和有效的方式执行晶圆处理方法。例如，保护片材可预先准备，储存以便于稍后使用，并且在需要时用于晶圆处理。保护片材因此可大量制造，使得其生产在时间和成本方面均特别高效。
另选地，可首先将保护膜附接到晶圆的一侧，随后可将晶圆的附接有保护膜的一侧附接到基片的前表面，以使得从晶圆的平面表面突出的突起被埋入缓冲层中并且基片的后表面基本上平行于晶圆的与所述一侧相反的侧。在这种情况下，保护膜可以特别高的精确度附接到晶圆的所述一侧(特别是，相对于从晶圆的平面表面突出的突起)。
该方法还可包括沿着分割线切割晶圆。晶圆可从其正面或背面切割。
可通过机械切割(例如，通过刀片划片或锯切)和/或通过激光切割和/或通过等离子体切割来执行切割。晶圆可在单个机械切割步骤、单个激光切割步骤或单个等离子体切割步骤中切割。另选地，晶圆可通过一系列机械切割和/或激光切割和/或等离子体切割步骤来切割。
晶圆的切割可在保护膜和带有缓冲层的基片附接到晶圆的状态下执行。这样，可确保在切割步骤期间施加的压力在切割期间贯穿晶圆一致地和均匀地分布，因此使在切割步骤中损坏晶圆的任何风险(例如，所得晶片或芯片的侧壁开裂)最小化。在这种情况下，特别优选的是从其背面切割晶圆。
该方法还可包括将保护膜、缓冲层和基片从晶圆移除。例如，可在研磨之后(例如，在研磨之后但是在切割之前，或者在研磨和切割之后)将保护膜、缓冲层和基片从晶圆移除。这样，可按照简单且可靠的方式将各个晶片分离和拾取。例如，如果以上述保护片材的形式提供保护膜、缓冲层和基片，则可在研磨之后或者在研磨和切割之后将保护片材从晶圆移除。
在一个实施方式中，基片、缓冲层和保护膜可被单独地移除，即，一个接一个地移除。此外，基片和缓冲层可首先被一起移除，然后移除保护膜。另选地，可首先移除基片，然后将缓冲层和保护膜一起移除。
可在将保护膜、缓冲层和基片从晶圆移除之前执行晶圆的切割。在这种情况下，在切割工艺中通过保护膜、缓冲层和基片来安全地保护晶圆。因此，可特别可靠地避免在切割期间对晶圆的任何损坏。
另选地，可在将保护膜、缓冲层和基片从晶圆移除之后执行晶圆的切割。此方法允许在切割步骤之后立即分离和拾取各个晶片。在这种情况下，特别优选的是从晶圆的正面执行切割步骤。
可仅在晶圆的周边边缘区域中提供用于将保护膜粘附到晶圆的一侧的粘合剂。这样，可特别可靠地确保在移除保护膜之后没有粘合剂残留在器件区域中。此外，通过仅在周边边缘区域中提供粘合剂，保护膜和晶圆彼此附接的区域显著减小。因此，可更容易将保护膜从晶圆分离，并且损坏晶圆(特别是，形成在其器件区域中的突起)的风险进一步降低。
此外，如果粘合剂被处理(例如，固化)以使保护膜更容易分离，则在处理工艺中保护器件免受损坏，因为它们与存在粘合剂的区域间隔开。
例如，可在周边边缘区域中按照环形布置方式来提供粘合剂。
另选地，可在晶圆的一侧与保护膜的整个接触区域上提供粘合剂。这样，可确保保护膜在晶圆的一侧特别可靠地保持就位。此外，在切割晶圆之后，所得分离的晶片可由保护膜牢固地保持，因此防止晶片或芯片的任何不期望的移位或移动。
特别是，可在与晶圆的一侧接触的保护膜的整个表面上提供粘合剂。
粘合剂可通过外部刺激(例如，热、UV辐射、电场和/或化学试剂)来固化。这样，可在处理之后特别容易地将保护膜从晶圆移除。外部刺激可被施加到粘合剂以降低其粘合力，因此允许容易地移除保护膜。
将保护膜附接到晶圆的一侧的步骤可在真空室中执行。特别是，可使用真空层压机将保护膜附接到晶圆的一侧。在这种真空层压机中，在晶圆背面与卡盘台的上表面接触并且晶圆正面朝上的状态下将晶圆放置在真空室中的卡盘台上。要附接到晶圆正面的保护膜在其周边部分处通过环形框架保持并且被放置在真空室中的晶圆正面上方。位于卡盘台和环形框架上方的真空室的上部设置有通过可膨胀橡胶膜封闭的进气口。
在晶圆和保护膜已被加载到真空室中之后，室被抽真空，并且通过进气口向橡胶膜供应空气，使得橡胶膜膨胀到抽真空的室中。这样，橡胶膜在真空室中向下移动，以推动保护膜抵靠晶片正面，从而利用保护膜密封周边晶圆部分并挤压膜抵靠晶圆正面上的器件区域。因此，可将保护膜紧密地附接到晶圆正面，以遵循器件区域中的突起的轮廓。
随后，释放真空室中的真空，并且通过粘合剂和真空室中的正压将保护膜在晶圆正面上保持就位。
另选地，橡胶膜可由软冲头或软辊代替。
保护膜可附接到晶圆的一侧以使得膜仅部分地遵循突起的轮廓。例如，保护膜可仅在晶圆的厚度方向上遵循突起的上部。保护膜的这种布置方式可允许特别容易将施加有缓冲层的基片和保护膜从晶圆移除。
另选地，保护膜可附接到晶圆正面以紧密地遵循突起的轮廓。这样，附接有保护膜的突起可特别可靠地埋入缓冲层中。
保护膜可为可膨胀的。保护膜可在附接到晶圆的一侧时膨胀，以遵循从晶圆的平面表面突出的突起的轮廓。
特别是，保护膜可膨胀到其原始尺寸的两倍或以上，优选其原始尺寸的三倍或以上，更优选其原始尺寸的四倍或以上。这样，特别是，对于膨胀到其原始尺寸的三或四倍或以上的情况，能够可靠地确保保护膜紧密地遵循突起的轮廓。
缓冲层可由允许从晶圆的平面表面突出的突起埋入的任何类型的材料形成。例如，缓冲层可由树脂、粘合剂、凝胶等形成。
缓冲层可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)来固化。在这种情况下，缓冲层在被施加外部刺激时至少一定程度地硬化。例如，缓冲层可由可固化树脂、可固化粘合剂、可固化凝胶等形成。
缓冲层可被配置为在其固化之后呈现出一定程度的可压缩性、弹性和/或柔性，即，在固化之后为可压缩的、弹性的和/或柔性的。例如，缓冲层可使得其通过固化而进入橡胶状态。另选地，缓冲层可被配置为在固化之后达到刚性、坚硬状态。
在本发明的处理方法中用作缓冲层的可UV固化树脂的优选示例是DISCO公司的ResiFlat以及DENKA的TEMPLOC。
该方法还可包括在研磨晶圆的与所述一侧相反的侧(即，晶圆背面)之前，对缓冲层施加外部刺激以使缓冲层固化。这样，研磨期间晶圆的保护以及研磨精度可进一步改进。
保护膜方便施加有可固化或固化的缓冲层的基片从晶圆移除。特别是，由于保护膜的存在，可按照可靠且简单的方式将带有缓冲层的基片从晶圆移除，从而避免器件区域中的任何残留物(例如，树脂、粘合剂或凝胶残留物)，因此防止器件的污染，并且使在移除工艺中损坏突起的风险最小化。
如果可固化缓冲层在固化之后呈现出一定程度的可压缩性、弹性和/或柔性，即，为可压缩的、弹性的和/或柔性的(例如，橡胶状)，则可在固化之后以特别可靠且有效的方式移除带有固化的缓冲层的基片。
如果缓冲层被配置为在固化时达到刚性、坚硬状态，则可通过对固化的缓冲层施加外部刺激从而至少一定程度地软化或移除缓冲层来方便将基片和缓冲层从晶圆移除。例如，例如由DENKA的可UV固化树脂TEMPLOC形成的一些缓冲层可通过在固化之后施加热水来处理，以使固化的缓冲层软化并允许特别容易地将基片和缓冲层从晶圆移除。
本发明的方法还可包括在研磨晶圆的与所述一侧相反的侧之前，切去保护膜和/或缓冲层(例如，可固化或固化的缓冲层)和/或基片的横向延伸超过晶圆的圆周的部分。这样，进一步方便了在研磨期间以及在可能的后续处理步骤(例如，切割)中处理包括晶圆、保护膜和施加有缓冲层的基片的晶圆单元。
基片的材料不受特别限制。基片可由柔软或柔韧的材料制成，例如聚合物材料，例如聚氯乙烯(PVC)或乙烯乙酸乙烯酯(EVA)。
另选地，基片可由刚性或坚硬的材料制成，例如PET和/或硅和/或玻璃和/或SUS。
例如，如果基片由PET或玻璃制成并且缓冲层可通过外部刺激固化，则可利用可透射穿过PET或玻璃的辐射(例如，UV辐射)来使缓冲层固化。如果基片由硅或SUS制成，则提供具有成本效益的基片。
另外，基片可由上面所列的材料的组合形成。
基片可具有200至1500μm，优选400至1200μm，更优选500至1000μm的范围内的厚度。
保护膜可具有5至200μm，优选8至100μm，更优选10至80μm，甚至更优选12至50μm的范围内的厚度。这样，可确保保护膜足够柔性和柔韧以充分适形于器件区域中的突起的轮廓，同时，呈现出足够的厚度以便可靠地且有效地提供上述缓冲效果。
保护膜可由诸如聚氯乙烯(PVC)或乙烯乙酸乙烯酯(EVA)的聚合物材料制成。例如，保护膜可以是类似“莎纶(Saran)”包裹物的材料。
保护膜在其附接状态下的直径可近似与晶圆的直径相同。
缓冲层可具有20至300μm，优选50至250μm，更优选80至200μm的范围内的厚度。
本发明还提供一种用于处理晶圆，特别是，用在上述本发明的处理晶圆的方法中的保护片材。
本发明的保护片材包括：基片；缓冲层，其被施加到基片的前表面；保护膜，其后表面附接到缓冲层；以及粘合剂层，其被施加到保护膜的与其后表面相反的前表面的至少一部分。
上面针对本发明的处理方法描述的特征也适用于本发明的保护片材。
本发明的保护片材是用在本发明的处理晶圆的方法中的保护片材。特别是，该保护片材被配置为附接到晶圆的一侧，使得从晶圆的平面表面突出的突起被保护膜覆盖并埋入缓冲层中，并且基片的后表面基本上平行于晶圆的与所述一侧相反的侧。
因此，本发明的保护片材提供上面已经针对本发明的处理方法详细描述的技术效果和优点。
如上面详细说明的，缓冲层可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)固化。
粘合剂层可具有基本上环形形状。可仅在保护膜的前表面的圆周或周边部分中提供粘合剂层。
这样，可确保仅在晶圆的周边边缘区域中提供粘合剂。因此，可特别可靠地确保在移除保护膜之后没有粘合剂残留在器件区域中。此外，保护膜和晶圆彼此附接的区域显著减小。因此，可更容易将保护片材从晶圆分离，并且损坏晶圆(特别是，形成在其器件区域中的突起)的风险进一步降低。
此外，如果粘合剂被处理以使保护膜更容易分离(例如，通过其固化)，则由于器件与存在粘合剂的区域间隔开，器件被保护免于在处理工艺中例如由于施加外部刺激而损坏。
另选地，可在保护膜的基本上整个前表面上提供粘合剂。这样，可确保保护膜在晶圆的一侧特别可靠地保持就位。此外，在切割晶圆之后，所得分离的晶片或芯片可由保护片材牢固地保持，因此防止晶片或芯片的任何不期望的移位或移动。
可在被配置为与晶圆的一侧接触的保护膜的整个接触表面上提供粘合剂。
环形或基本上环形粘合剂层的内径可小于半导体尺寸晶圆(例如，半导体晶圆)的直径。
本文中，术语“基本上环形”限定例如由于一个或更多个平坦或笔直部分、凹口和/或凹槽的存在，粘合剂层的形状可偏离于完美环形。粘合剂层的内周边或圆周形状可对应于半导体尺寸晶圆的外周边或圆周形状。
此外，本文中，术语“半导体尺寸晶圆”是指具有半导体晶圆的尺寸(标准尺寸)，特别是，直径(标准直径)(即，外径)的晶圆。半导体晶圆的尺寸，特别是，直径(即，外径)在SEMI标准中定义。例如，半导体尺寸晶圆可以是Si晶圆。抛光的单晶Si晶圆的尺寸在SEMI标准M1和M76中定义。半导体尺寸晶圆可以是3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或18英寸晶圆。
基本上环形或环形的粘合剂层的外径可大于半导体尺寸晶圆的直径。
基本上环形或环形的粘合剂层的外径可大于用于保持半导体尺寸晶圆的半导体尺寸环形框架的内径。
本文中，术语“半导体尺寸环形框架”是指具有用于保持半导体晶圆的环形框架的尺寸(标准尺寸)，特别是，内径(标准内径)的环形框架。
用于保持半导体晶圆的环形框架的尺寸(特别是，内径)也在SEMI标准中定义。例如，用于300mm晶圆的带框架的尺寸在SEMI标准SEMI G74中定义，并且用于300mm晶圆的塑料带框架的尺寸在SEMI标准SEMI G87中定义。环形框架可具有用于保持尺寸为例如3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或18英寸的半导体尺寸晶圆的框架尺寸。
通过提供基本上环形或环形粘合剂层以使得其外径大于用于保持半导体尺寸晶圆的半导体尺寸环形框架的内径，保护片材可经由粘合剂层附接到环形框架，以使得粘合剂层的外周边部分粘附到环形框架的内周边部分。这样，环形框架的中心开口(即，环形框架的内径内的区域)可被保护片材封闭。因此，保护片材可牢固地附接到环形框架。
因此，单个保护片材可用于保持和保护晶圆并将晶圆附接到环形框架，因此减少了必要设备组件和处理步骤的数量。
粘合剂层的内径可基本上等于或大于晶圆的器件区域的外径。这样，可特别可靠地防止形成在器件区域中的器件的任何损坏或污染。
基片可具有基本上圆形或圆形形状。基片的直径可与半导体尺寸晶圆的直径基本上相同。
本文中，术语“基本上圆形”限定了其周边或圆周形式可能例如由于设置一个或更多个平坦或笔直部分、凹口和/或凹槽而偏离完美圆形的形状。基片的基本上圆形形状可对应于半导体尺寸晶圆的周边或圆周形状。半导体尺寸晶圆的外圆周可具有一个或更多个平坦或笔直部分。晶圆的外圆周可例如具有凹口或凹槽，以用于指示晶圆的晶体取向。
基本上圆形或圆形基片的直径可与基本上环形或环形粘合剂层的外径基本上相同。这样，可确保资源的特别有效的使用。
粘合剂层的内径可比晶圆的直径小0.5至3.5mm，优选1.0至3.0mm，更优选1.5至2.5mm。晶圆的未形成器件的周边边缘区域或边缘除外范围(edge exclusion)通常距晶圆边缘具有约2至3mm的宽度。因此，通过如上所述选择粘合剂层的内径，可确保粘合剂层不干扰形成在晶圆上的器件。
粘合剂层的外径可在105至575mm的范围内。粘合剂层的内径可在45至445mm的范围内。
粘合剂层的外径可比粘合剂层的内径大30至100mm，优选40至70mm。这样，保护片材可特别可靠地附接到晶圆和环形框架二者。
基片可由单一材料或者不同材料的组合形成。例如，基片可由聚氯乙烯(PVC)、聚烯烃(PO)、聚对苯二甲酸乙二醇酯(PET)、卡普顿(Kapton)等或者这些材料中的两种或更多种的组合形成。这些材料允许以坚固且重量轻的形式提供保护片材。
粘合剂层可具有5至200μm，优选10至150μm，甚至更优选20至100μm的范围内的厚度。
附图说明
以下，参照附图说明本发明的非限制性示例，附图中：
图1是示出要通过本发明的方法处理的晶圆的横截面图；
图2是图1所示的晶圆的立体图；
图3是示出根据本发明的第一实施方式的保护片材的横截面图；
图4是示出在根据本发明的实施方式的处理晶圆的方法中将图3所示的保护片材附接到晶圆的步骤的横截面图；
图5是示出在根据本发明的另一实施方式的处理晶圆的方法中将图3所示的保护片材附接到晶圆的步骤的横截面图；
图6是示出图4所示的附接步骤的结果的横截面图；
图7是图6所示的晶圆和保护片材的布置方式的立体图；
图8是示出对图6和图7所示的晶圆执行研磨步骤的结果的横截面图；
图9是示出切去图6所示的保护片材的横向延伸部分的步骤的横截面图；
图10是示出图9所示的切割步骤的结果的横截面图；
图11是示出对图10所示的晶圆执行研磨步骤的结果的横截面图；
图12是示出根据本发明的第二实施方式的保护片材的横截面图；
图13是示出在根据本发明的另一实施方式的处理晶圆的方法中将图12所示的保护片材附接到晶圆的步骤的结果的横截面图；
图14是示出切去图13所示的保护片材的横向延伸部分的步骤的横截面图；以及
图15是示出对图14所示的晶圆执行的研磨步骤的结果的横截面图。
具体实施方式
现在将参照附图描述本发明的优选实施方式。优选实施方式涉及用于处理晶圆W的方法以及用在这些方法中的保护片材。
晶圆W可以是例如在其正面表面(在以下描述中称为图案侧1)上形成有MEMS器件的MEMS晶圆。然而，晶圆W不限于MEMS晶圆，而是也可以是在其图案侧1形成有CMOS器件(优选作为固态成像器件)的CMOS晶圆或者在图案侧1具有其它类型的器件的晶圆。
晶圆W可由半导体(例如，硅)制成。这种硅晶圆W可包括在硅基板上的诸如IC(集成电路)和LSI(大规模集成电路)的器件。另选地，晶圆可以是通过在例如陶瓷、玻璃或蓝宝石的无机材料基板上形成诸如LED(发光二极管)的光学器件而配置的光学器件晶圆。晶圆W不限于此，可按照任何其它方式形成。另外，上述示例性晶圆设计的组合也是可以的。
晶圆W在研磨之前的厚度可在μm范围内，优选在625至925μm的范围内。
晶圆W优选呈现出圆形形状。晶圆W设置有形成在其图案侧1的多条交叉分割线11(参见图2)(称为街道(street))，从而将晶圆W划分成分别形成诸如先前所述的器件的多个矩形区域。这些器件形成在晶圆W的器件区域2中。在圆形晶圆W的情况下，该器件区域2优选为圆形并且与晶圆W的外圆周同心地布置。
如图1和图2中示意性地示出的，器件区域2被环形周边边缘区域3围绕。在该周边边缘区域3中，没有形成器件。周边边缘区域3优选与器件区域2和/或晶圆W的外圆周同心地布置。周边边缘区域3的径向延伸可在mm范围内，优选在1至3mm的范围内。
如例如图1中示意性地示出的，器件区域2形成有从晶圆W的平面表面突出的多个突起14。突起14可以是例如用于与分离的晶片中的器件区域2的器件建立电接触的凸块。突起14在晶圆W的厚度方向上的高度可例如在20至200μm的范围内。
在下文中，将参照图1至图11描述根据本发明的第一实施方式的处理晶圆W的方法。
图1示出要通过本发明的方法处理的晶圆W的横截面图。图2示出图1中以横截面示出的晶圆W的立体图。图3示出根据本发明的第一实施方式的保护片材5的横截面图。
如图3所示，保护片材5包括基片7；缓冲层13，其被施加到基片7的前表面17；保护膜4，其后表面附接到缓冲层13；以及粘合剂层9，其被施加到保护膜4的与其后表面相反的前表面的一部分。具体地，粘合剂层9具有环形形状并且设置在保护膜4的前表面的圆周或周边部分中。
另选地，粘合剂层9可设置在晶圆W的图案侧1与保护膜4的整个接触区域中。特别是，粘合剂可设置在与晶圆W的图案侧1接触的保护膜4的整个表面上。
基片7和缓冲层13具有基本上圆形形状。基片7和缓冲层13的外径基本上彼此相同并且与粘合剂层9的外径相同。
基片7可例如具有500至1000μm的范围内的厚度。保护膜4可具有5至200μm的范围内的厚度。缓冲层可具有20至300μm，优选80至200μm的范围内的厚度。
缓冲层13可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)固化。特别是，缓冲层13可由诸如DISCO公司的ResiFlat或DENKA的TEMPLOC之类的可固化树脂形成。
保护片材5通过将保护膜4与其前表面17施加有缓冲层13的基片7层压来形成。
图4示出将保护膜4的前表面附接到晶圆W的图案侧1的步骤。
如图4所示，环形粘合剂层9的外径大于环形框架25的内径。此外，环形粘合剂层9的内径小于晶圆W的外径，但是大于器件区域2的外径。因此，可可靠地确保粘合剂层9的粘合剂仅与晶圆W的周边边缘区域3接触。
在将保护片材5附接到晶圆W之前，将保护片材5的周边部分安装在环形框架25上。此外，基片7的与其前表面17相反的后表面18被放置在卡盘台20上。随后，如图4中的箭头所指示的，晶圆W附接到放置在卡盘台20上的保护片材5，从而将保护膜4的前表面附接到晶圆W的图案侧1并通过粘合剂层9将保护膜4粘附到周边边缘区域3。此外，如图6中示意性地示出的，从晶圆W的平面表面突出的突起14被埋入缓冲层13中。
保护膜4覆盖形成在器件区域2中的器件(包括突起14)，因此保护器件免受损坏或污染。此外，如稍后将详述的，保护膜4在后续研磨步骤中充当附加缓冲物或缓冲层。
形成粘合剂层9的粘合剂可通过外部刺激(例如，热、UV辐射、电场和/或化学试剂)固化。这样，保护片材5可在处理之后特别容易地从晶圆W移除。
特别是，粘合剂可以是丙烯酸树脂或环氧树脂。用于粘合剂的可UV固化型树脂的优选示例例如为聚氨酯丙烯酸酯低聚物。
此外，粘合剂可以是例如水溶性树脂。
例如，保护膜4可由诸如PVC或EVA的聚合物材料制成。
保护膜4是柔韧的并且可膨胀到其原始直径的大约三倍。
在将晶圆W附接到保护片材5时，保护膜4例如膨胀到其原始直径的大约三倍，以紧密地遵循突起14的轮廓，如图6中示意性地示出的。
基片7的后表面18基本上平行于晶圆W的与图案侧1相反的侧6(即，其背面)，如图6中的虚线箭头所指示的。
具体地，通过例如在安装室(未示出)中对晶圆背面6和基片7的后表面18施加平行压紧力来将晶圆W和保护片材5压紧在一起，以将突起14可靠地埋入缓冲层13中并实现基片后表面18与晶圆背面6的基本上平行的对准。适合于此目的的压紧设备和压紧操作的细节在JP 5320058B2和JP 5324212B2中针对使用DISCO公司的ResiFlat作为树脂缓冲层的情况进行了描述。
通过按照上述方式将晶圆W附接到保护片材5，如图6和图7所示，形成由晶圆W、保护膜4、缓冲层13和基片7组成的晶圆单元。
图5示出将晶圆附接到保护片材5的另选方法。
具体地，如该图中所示，晶圆背面6可被放置在卡盘台20上以使得图案侧1朝上。随后，如图5中的箭头所指示的，保护片材5可附接到保持在卡盘台20上的晶圆W的图案侧1，以使得突起14被埋入缓冲层13中并且基片7的后表面18基本上平行于晶圆W的背面6。这种将晶圆W和保护片材5彼此附接的另选步骤可例如在真空贴片机(例如，真空室，例如上述真空室)中执行。
在将晶圆W和保护片材5彼此附接之后，对缓冲层13施加外部刺激以使缓冲层13固化。例如，对于可热固化(例如，热固性)缓冲层13的情况，可通过在烘箱中加热来使缓冲层13固化。对于可UV固化缓冲层13的情况，如果使用对这种类型的辐射透明的基片材料(例如，PET或玻璃)，则通过例如施加UV辐射穿过基片7来使缓冲层13固化。
因此，突起14被牢牢地保持在固化的缓冲层13中，并且贯穿进一步的处理特别可靠地维持基片后表面18与晶圆背面6的基本上平行的相对对准。
然而，要注意的是，使上述缓冲层13固化的步骤是可选的。另选地，缓冲层13可由不可固化材料(例如，不可固化粘合剂、不可固化树脂或不可固化凝胶)形成，或者缓冲层13可由可固化材料形成，但是在处理晶圆W的方法中可不固化。
随后，在使缓冲层13固化的可选步骤之后，在基片7的后表面18(平面、平坦表面)被放置在卡盘台20的顶表面上(参见图6)的状态下研磨晶圆W的背面6以调节晶圆厚度。在研磨工艺中，晶圆厚度可被调节到例如大约30至100μm的范围内的值。该厚度可以是晶片26(参见图2)的最终厚度。
晶圆W的背面6的这种研磨可使用研磨设备(未示出)来执行。研磨设备可包括主轴壳体、可旋转地容纳在主轴壳体中的主轴以及安装到主轴的下端的磨轮。多个磨料构件可被固定到磨轮的下表面，其中，各个磨料构件可由通过利用诸如金属结合或树脂结合之类的结合固定金刚石磨粒而配置的金刚石磨料构件形成。通过例如使用电机驱动主轴来使具有磨料构件的磨轮高速旋转。
在研磨步骤中，保持晶圆单元的卡盘台20和研磨设备的磨轮旋转，并且磨轮下降以使磨轮的磨料构件与晶圆W的背面6接触，从而研磨背面6。
由于放置在研磨设备的卡盘台20的顶表面上的基片7的平面后表面18基本上平行于晶圆W的背面6，所以在研磨工艺期间由磨轮施加到晶圆W的压力在晶圆W上平均且均匀地分布。因此，可使图案转印或晶圆W破损的任何风险最小化。此外，基片7的平坦、均匀后表面18与晶圆W的背面6的基本上平行对准允许以高精度执行研磨步骤，因此在研磨之后实现特别一致且均匀的晶圆厚度。
保护膜4覆盖形成在晶圆W的器件区域2中的器件，因此保护器件免受损坏和污染(例如，由形成缓冲层13的材料的残留物引起)。此外，保护膜4用作晶圆W的图案侧1与缓冲层13之间的附加缓冲物或缓冲层，因此进一步促使研磨期间的压力的一致且均匀的分布。因此，可特别可靠地防止研磨工艺期间的图案转印或晶圆W破损。
可选地，在研磨晶圆W的背面6之前，保护片材5的横向延伸超过晶圆W的圆周的部分23可被切去，如图9至图11中示意性地示出的。
具体地，在图9中通过虚线指示切去横向延伸部分23的步骤。可例如通过机械切割(例如，使用刀或锯)、通过激光切割或通过等离子体切割来切去部分23。切去部分23有助于在后续处理步骤中处理晶圆单元。图10中示意性地示出该切割步骤的结果。
在切去部分23之后，可按照如上所述的相同方式研磨晶圆W的背面6，因此获得如图11所示的晶圆W和保护片材5的布置方式。
在晶圆W的背面6已被研磨之后，晶圆W可经受进一步的处理步骤，例如切割。如上面详述的，晶圆W的切割可在将保护膜4、缓冲层13和基片7(即，保护片材5)从晶圆W移除之前或之后执行。在下文中，将更详细地说明在切割晶圆W之前将保护片材5从晶圆W移除的实施方式。
缓冲层13可在切割之后呈现出一定程度的可压缩性、弹性和/或柔性(例如，类似橡胶的行为)，因此允许特别容易地将保护片材5从晶圆W移除。另选地或另外地，可在移除保护片材5之前对固化的缓冲层13施加另一外部刺激(例如，热水)，以使固化的缓冲层13软化以进一步方便移除工艺。
如果粘合剂层9可通过外部刺激(例如，UV辐射、热、电场和/或化学试剂)固化，则对粘合剂层9施加外部刺激，以降低其粘合力。这样，可按照特别简单且可靠的方式将保护片材5从晶圆W移除。由于粘合剂层9仅设置在周边边缘区域3中，所以不存在由于粘合剂残留物而污染形成在器件区域2中的器件的风险。
在保护片材5已从晶圆W移除之后，可沿着分割线11从晶圆W的图案侧1切割晶圆W，以将晶片26(参见图2)彼此完全分离。切割晶圆W可通过机械切割(例如，使用刀或锯)和/或激光切割和/或等离子体切割来执行。
在切割步骤中将晶片26彼此完全分离之后，可通过拾取装置(未示出)来拾取它们。
在下文中，将参照图12至图15描述根据本发明的第二实施方式的处理晶圆W的方法。
第二实施方式的方法与第一实施方式的方法的实质不同之处在于，没有使用环形框架(例如，图4至图6所示的环形框架25)。此第二实施方式的处理方法采用根据本发明的第二实施方式的保护片材5’(参见图12)，其与根据第一实施方式的保护片材5的不同之处在于具有较小的外径。
具体地，如图13中示意性地示出的，保护片材5’的外径仅略大于晶圆W的外径(例如，大0.5至2.0mm)。
另选地，保护片材5’的外径可基本上与晶圆W的外径相同。
否则，图13至图15所示的处理步骤分别与图6、图9和图11所示的那些处理步骤基本上相同。
具体地，晶圆W首先附接到保护片材5’，以使得保护膜4粘附到周边边缘区域3，突起14被埋入缓冲层13中，并且基片7的后表面18基本上平行于晶圆W的背面6，如图13中的虚线箭头所指示的。如上面详述的，可通过对晶圆背面6和基片7的后表面18施加平行压紧力来将晶圆W和保护片材5’压紧在一起，从而实现该附接。后表面18被放置在卡盘台20的顶表面上(参见图13)。
作为可选步骤，在研磨晶圆W的背面6之前，保护片材5’的横向延伸超过晶圆W的圆周的部分23可被切去。例如，如上面详述的，可通过机械切割(例如，使用刀或锯)、通过激光切割或通过等离子体切割来切去部分23。切去部分23的可选步骤在图14中由虚线指示。
随后，研磨晶圆W的背面6以将晶圆厚度调节到例如大约30至100μm的范围内的值。该厚度可以是晶片26(参见图2)的最终厚度。晶圆W的背面6的研磨可按照上面针对根据本发明的第一实施方式的方法描述的相同方式来执行。图15中示意性地示出了研磨晶圆W的背面6的结果。
此后，可按照如上所述的相同方式执行切割晶圆W并拾取所得晶片26的步骤。

Claims (23)

1.一种处理晶圆(W)的方法，该晶圆(W)在一侧(1)具有器件区域(2)和周边边缘区域(3)，所述器件区域(2)具有通过多条分割线(11)划分的多个器件，所述周边边缘区域(3)没有器件并且围绕所述器件区域(2)形成，其中，所述器件区域(2)形成有从所述晶圆(W)的平面表面突出的多个突起(14)，并且所述方法包括以下步骤：
提供保护膜(4)；
提供基片(7)，该基片(7)具有施加到其前表面(17)的缓冲层(13)；
将用于覆盖所述晶圆(W)上的所述器件的所述保护膜(4)的前表面附接到所述晶圆(W)的所述一侧(1)，其中，所述保护膜(4)利用粘合剂(9)粘附到至少所述周边边缘区域(3)；
将所述保护膜(4)的与其前表面相反的后表面附接到所述缓冲层(13)，其中，从所述晶圆(W)的所述平面表面突出的所述突起(14)被埋入所述缓冲层(13)中，并且所述基片(7)的与其前表面(17)相反的后表面(18)基本上平行于所述晶圆(W)的与所述一侧(1)相反的侧(6)；以及
研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)以调节所述晶圆的厚度。
2.根据权利要求1所述的方法，其中
所述保护膜(4)与在其前表面(17)施加有所述缓冲层(13)的所述基片(7)被首先层压，从而形成包括所述基片(7)、所述缓冲层(13)和附接到所述缓冲层(13)的所述保护膜(4)的保护片材(5,5’)，并且
所述保护片材(5,5’)随后附接到所述晶圆(W)的所述一侧(1)，使得从所述晶圆(W)的所述平面表面突出的所述突起(14)被所述保护膜(4)覆盖并被埋入所述缓冲层(13)中，并且所述基片(7)的所述后表面(18)基本上平行于所述晶圆(W)的与所述一侧(1)相反的所述侧(6)。
3.根据权利要求1所述的方法，其中
所述保护膜(4)首先附接到所述晶圆(W)的所述一侧(1)，并且
附接有所述保护膜(4)的所述晶圆(W)的所述一侧(1)随后附接到所述基片(7)的所述前表面(17)，以使得从所述晶圆(W)的所述平面表面突出的所述突起(14)被埋入所述缓冲层(13)中并且所述基片(7)的所述后表面(18)基本上平行于所述晶圆(W)的与所述一侧(1)相反的所述侧(6)。
4.根据权利要求1至3中的任一项所述的方法，该方法还包括沿着所述分割线(11)切割所述晶圆(W)。
5.根据权利要求1至3中的任一项所述的方法，该方法还包括将所述保护膜(4)、所述缓冲层(13)和所述基片(7)从所述晶圆(W)移除。
6.根据权利要求4所述的方法，该方法还包括将所述保护膜(4)、所述缓冲层(13)和所述基片(7)从所述晶圆(W)移除。
7.根据权利要求6所述的方法，其中，切割所述晶圆(W)的步骤在将所述保护膜(4)、所述缓冲层(13)和所述基片(7)从所述晶圆(W)移除之前或之后执行。
8.根据权利要求1所述的方法，其中，用于将所述保护膜(4)粘附到所述晶圆(W)的所述一侧(1)的所述粘合剂(9)仅设置在所述周边边缘区域(3)中，或者所述粘合剂(9)设置在所述晶圆(W)的所述一侧(1)与所述保护膜(4)的整个接触区域上。
9.根据权利要求1所述的方法，其中，所述保护膜(4)能够膨胀，并且所述保护膜(4)在附接到所述晶圆(W)的所述一侧(1)时膨胀，以遵循从所述晶圆(W)的所述平面表面突出的所述突起(14)的轮廓。
10.根据权利要求1所述的方法，其中，所述缓冲层(13)能够通过外部刺激固化。
11.根据权利要求10所述的方法，其中，所述外部刺激包括UV辐射、热、电场和化学试剂。
12.根据权利要求10或11所述的方法，该方法还包括在研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)之前，对所述缓冲层(13)施加所述外部刺激以使所述缓冲层(13)固化。
13.根据权利要求1所述的方法，该方法还包括在研磨所述晶圆(W)的与所述一侧(1)相反的所述侧(6)之前，切去所述保护膜(4)和/或所述缓冲层(13)和/或所述基片(7)的横向延伸超过所述晶圆(W)的圆周的部分(23)。
14.根据权利要求1所述的方法，其中，所述基片(7)由刚性材料制成。
15.根据权利要求14所述的方法，其中，所述刚性材料包括PET、硅、玻璃和SUS。
16.根据权利要求1所述的方法，其中，所述保护膜(4)具有5μm至200μm的范围内的厚度。
17.根据权利要求1所述的方法，其中，所述缓冲层(13)具有20μm至300μm的范围内的厚度。
18.一种用于处理晶圆(W)的保护片材(5,5’)，所述晶圆(W)在一侧(1)具有器件区域(2)，所述器件区域(2)具有多个器件，其中，所述器件区域(2)形成有从所述晶圆(W)的平面表面突出的多个突起(14)，该保护片材(5,5’)包括：
基片(7)；
缓冲层(13)，该缓冲层(13)被施加到所述基片(7)的前表面(17)；
保护膜(4)，该保护膜(4)的后表面附接到所述缓冲层(13)；以及
粘合剂层(9)，该粘合剂层(9)被施加到所述保护膜(4)的与其后表面相反的前表面的至少一部分，
其中，所述保护膜(4)能够膨胀，并且所述保护膜(4)被配置为在附接到所述晶圆(W)的所述一侧(1)时膨胀，从而部分地或紧密地遵循从所述晶圆(W)的所述平面表面突出的所述突起(14)的轮廓。
19.根据权利要求18所述的保护片材(5,5’)，其中，所述缓冲层(13)能够通过外部刺激固化。
20.根据权利要求19所述的保护片材(5,5’)，其中，所述外部刺激包括UV辐射、热、电场和化学试剂。
21.根据权利要求18至20中的任一项所述的保护片材(5,5’)，其中，所述粘合剂层(9)具有基本上环形形状。
22.根据权利要求21所述的保护片材(5,5’)，其中，所述粘合剂层(9)的内径小于半导体尺寸晶圆(W)的直径。
23.根据权利要求21所述的保护片材(5,5’)，其中，所述粘合剂层(9)的外径大于用于保持半导体尺寸晶圆(W)的半导体尺寸环形框架(25)的内径。
CN201580084071.7A 2015-08-31 2015-08-31 处理晶圆的方法以及用在该方法中的保护片材 Active CN108140609B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/069854 WO2017036512A1 (en) 2015-08-31 2015-08-31 Method of processing wafer and protective sheeting for use in this method

Publications (2)

Publication Number Publication Date
CN108140609A CN108140609A (zh) 2018-06-08
CN108140609B true CN108140609B (zh) 2022-10-11

Family

ID=54012221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580084071.7A Active CN108140609B (zh) 2015-08-31 2015-08-31 处理晶圆的方法以及用在该方法中的保护片材

Country Status (7)

Country Link
US (1) US11437275B2 (zh)
JP (1) JP6657515B2 (zh)
KR (1) KR102118270B1 (zh)
CN (1) CN108140609B (zh)
DE (1) DE112015006857B4 (zh)
TW (1) TWI724020B (zh)
WO (1) WO2017036512A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2551732B (en) 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
JP6925714B2 (ja) * 2017-05-11 2021-08-25 株式会社ディスコ ウェーハの加工方法
JP6837717B2 (ja) * 2017-05-11 2021-03-03 株式会社ディスコ ウェーハの加工方法
DE102017208405B4 (de) 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
KR102345923B1 (ko) * 2017-05-18 2022-01-03 가부시기가이샤 디스코 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체
JP6914587B2 (ja) * 2017-05-25 2021-08-04 株式会社ディスコ ウェーハの加工方法
JP6999322B2 (ja) * 2017-07-31 2022-01-18 株式会社ディスコ ウエーハの研削方法
JP7157301B2 (ja) 2017-11-06 2022-10-20 株式会社東京精密 ウェーハの加工方法
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
DE102018200656A1 (de) 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP7034809B2 (ja) * 2018-04-09 2022-03-14 株式会社ディスコ 保護シート配設方法
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
JP2020009890A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009891A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP7139048B2 (ja) * 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置
DE102018214337A1 (de) * 2018-08-24 2020-02-27 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP7259272B2 (ja) * 2018-11-08 2023-04-18 住友ベークライト株式会社 仮固定用テープ
KR20210128382A (ko) * 2019-02-26 2021-10-26 가부시기가이샤 디스코 이면 연삭용 점착 시트 및 반도체 웨이퍼의 제조 방법
WO2020175363A1 (ja) * 2019-02-26 2020-09-03 株式会社ディスコ 裏面研削用粘着シート及び半導体ウエハの製造方法
JP7301468B2 (ja) * 2019-04-17 2023-07-03 株式会社ディスコ 被加工物の加工方法、熱圧着方法
JP2021012936A (ja) * 2019-07-05 2021-02-04 株式会社ディスコ 光デバイスの移設方法
US11264264B2 (en) * 2019-07-24 2022-03-01 Semiconductor Components Industries, Llc Solder bump formation using wafer with ring
US11682600B2 (en) 2019-08-07 2023-06-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Protection layer for panel handling systems
CN111070448A (zh) * 2019-12-30 2020-04-28 成都先进功率半导体股份有限公司 一种晶圆环形切割方法
TWI797532B (zh) * 2020-12-31 2023-04-01 創技工業股份有限公司 半導體加工的方法及裝置
EP4333026A1 (en) * 2021-05-26 2024-03-06 Disco Corporation Adhesive sheet for backgrinding, semiconductor wafer manufacturing method, and substrate sheet
CN117378035A (zh) * 2021-05-26 2024-01-09 株式会社迪思科 背面研磨用粘着片及半导体晶圆的制造方法、基材片
DE102021209979A1 (de) * 2021-09-09 2023-03-09 Disco Corporation Verfahren zur bearbeitung eines substrats

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203255A (ja) * 2000-01-21 2001-07-27 Nitto Denko Corp 半導体ウエハ保持保護用粘着シート
US6348741B1 (en) * 2000-02-23 2002-02-19 Hitachi, Ltd. Semiconductor apparatus and a manufacturing method thereof
JP2002145380A (ja) * 2000-11-08 2002-05-22 Sony Corp ウエハー梱包方法
JP2006335787A (ja) * 2005-05-31 2006-12-14 Denki Kagaku Kogyo Kk 粘着シート及び電子部品製造方法
JP2011054635A (ja) * 2009-08-31 2011-03-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法、研削装置、及び砥石
CN103295969A (zh) * 2012-03-01 2013-09-11 瑞萨电子株式会社 半导体集成电路装置的制造方法
JP2013236098A (ja) * 2013-07-17 2013-11-21 Lintec Corp ウェハ加工用シート
CN103700584A (zh) * 2012-09-27 2014-04-02 株式会社迪思科 表面保护部件以及加工方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320058B2 (zh) 1974-03-25 1978-06-24
JPS5131723A (ja) 1974-09-13 1976-03-18 Mizusawa Industrial Chem Setsuchakuseinokaizensareta mizugarasusoseibutsu
KR19980034139A (ko) * 1996-11-05 1998-08-05 김광호 웨이퍼.다이 접착용 테이프 및 그의 제조 방법
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP4877689B2 (ja) * 2001-08-30 2012-02-15 日東電工株式会社 エネルギー線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
KR101458143B1 (ko) 2006-03-01 2014-11-05 씬 머티리얼즈 아게 처리방법, 특히, 웨이퍼의 얇은 배면 처리방법, 웨이퍼-캐리어 배열 및 상기 타입의 웨이퍼-캐리어 배열의 제조방법
JP2007266191A (ja) 2006-03-28 2007-10-11 Nec Electronics Corp ウェハ処理方法
JP6085076B2 (ja) * 2009-03-16 2017-02-22 リンテック株式会社 粘着シートおよび半導体ウエハの加工方法、半導体チップの製造方法
JP5501060B2 (ja) 2009-04-02 2014-05-21 日東電工株式会社 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
JP2011054827A (ja) 2009-09-03 2011-03-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び表面保護テープ
JP2011151163A (ja) * 2010-01-21 2011-08-04 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護テープ、樹脂製基材フィルム
JP2012079911A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP2012079910A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
CN108155142B (zh) * 2011-09-30 2022-05-03 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
JP5860272B2 (ja) 2011-11-24 2016-02-16 株式会社ディスコ 光デバイスウエーハの加工方法
JP5997478B2 (ja) * 2012-03-30 2016-09-28 リンテック株式会社 表面保護用シート
KR102046534B1 (ko) 2013-01-25 2019-11-19 삼성전자주식회사 기판 가공 방법
US9406577B2 (en) * 2013-03-13 2016-08-02 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9184083B2 (en) * 2013-07-29 2015-11-10 3M Innovative Properties Company Apparatus, hybrid laminated body, method and materials for temporary substrate support
JP5828990B2 (ja) 2013-09-30 2015-12-09 リンテック株式会社 樹脂膜形成用複合シート
JP6385131B2 (ja) 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
DE102015216619B4 (de) * 2015-08-31 2017-08-10 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203255A (ja) * 2000-01-21 2001-07-27 Nitto Denko Corp 半導体ウエハ保持保護用粘着シート
US6348741B1 (en) * 2000-02-23 2002-02-19 Hitachi, Ltd. Semiconductor apparatus and a manufacturing method thereof
JP2002145380A (ja) * 2000-11-08 2002-05-22 Sony Corp ウエハー梱包方法
JP2006335787A (ja) * 2005-05-31 2006-12-14 Denki Kagaku Kogyo Kk 粘着シート及び電子部品製造方法
JP2011054635A (ja) * 2009-08-31 2011-03-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法、研削装置、及び砥石
CN103295969A (zh) * 2012-03-01 2013-09-11 瑞萨电子株式会社 半导体集成电路装置的制造方法
CN103700584A (zh) * 2012-09-27 2014-04-02 株式会社迪思科 表面保护部件以及加工方法
JP2013236098A (ja) * 2013-07-17 2013-11-21 Lintec Corp ウェハ加工用シート

Also Published As

Publication number Publication date
WO2017036512A1 (en) 2017-03-09
DE112015006857T5 (de) 2018-05-24
JP6657515B2 (ja) 2020-03-04
TWI724020B (zh) 2021-04-11
US20180247870A1 (en) 2018-08-30
TW201724231A (zh) 2017-07-01
KR20180038568A (ko) 2018-04-16
US11437275B2 (en) 2022-09-06
DE112015006857B4 (de) 2023-10-05
JP2018526826A (ja) 2018-09-13
KR102118270B1 (ko) 2020-06-09
CN108140609A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
CN108140609B (zh) 处理晶圆的方法以及用在该方法中的保护片材
US10256148B2 (en) Method of processing wafer
JP7205810B2 (ja) ウェハを処理する方法
US11637074B2 (en) Method of processing wafer
KR102351842B1 (ko) 웨이퍼 처리 방법
US11626324B2 (en) Method of processing a wafer
US11011406B2 (en) Method of processing a substrate
US11676833B2 (en) Protective sheet for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190308

Address after: Tokyo, Japan

Applicant after: DISCO Corp.

Address before: Munich, Germany

Applicant before: Karl Heinz Privacier

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant