KR102345923B1 - 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체 - Google Patents

웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체 Download PDF

Info

Publication number
KR102345923B1
KR102345923B1 KR1020197037327A KR20197037327A KR102345923B1 KR 102345923 B1 KR102345923 B1 KR 102345923B1 KR 1020197037327 A KR1020197037327 A KR 1020197037327A KR 20197037327 A KR20197037327 A KR 20197037327A KR 102345923 B1 KR102345923 B1 KR 102345923B1
Authority
KR
South Korea
Prior art keywords
wafer
protective
sheeting
protective sheeting
protective film
Prior art date
Application number
KR1020197037327A
Other languages
English (en)
Other versions
KR20200007957A (ko
Inventor
칼 하인즈 프리바서
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200007957A publication Critical patent/KR20200007957A/ko
Application granted granted Critical
Publication of KR102345923B1 publication Critical patent/KR102345923B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 사이즈의 웨이퍼(W)를 프로세싱함에 있어서의 사용을 위한 보호 시팅(10, 110, 210, 310, 410)에 관한 것이다. 보호 시팅(10, 110, 210, 310, 410)은, 보호 필름(4) 및 그 보호 필름(4)의 후방 표면(4b)에 부착되는 쿠셔닝 층(8)을 포함한다. 적어도 보호 시팅(10, 10, 210, 310, 410)의 중앙 영역에서는, 보호 시팅(10, 110, 210, 310, 410)의 전방 표면(4a) 및 후방 표면(8b, 9b)에 접착제가 제공되지 않고, 중앙 영역은, 반도체 사이즈의 웨이퍼(W)의 외경 이상인 외경을 갖는다. 추가로, 본 발명은 웨이퍼(W)를 프로세싱함에 있어서의 사용을 위한 보호 시팅(10, 310, 410)에 관한 것으로, 보호 시팅(10, 310, 410)은, 보호 필름(4) 및 그 보호 필름(4)의 후방 표면(4b)에 부착되는 쿠셔닝 층(8)을 포함하고, 여기서, 보호 시팅(10, 310, 410)의 전체 전방 표면(4a) 및 전체 후방 표면(8b, 9b) 상에는, 접착제가 제공되지 않는다. 더욱이, 본 발명은 반도체 사이즈의 웨이퍼(W)에 대한 핸들링 시스템 및 웨이퍼(W) 및 보호 시팅(10, 110, 210, 310, 410)을 포함하는 조합체에 관한 것이다.

Description

웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체
본 발명은 웨이퍼, 특히, 반도체 사이즈의 웨이퍼(semiconductor-sized wafer)를 프로세싱함에 있어서의 사용을 위한 보호 시팅(protective sheeting), 반도체 사이즈의 환형 프레임(semiconductor-sized annular frame) 및 보호 시팅을 포함하는, 반도체 사이즈의 웨이퍼에 대한 핸들링 시스템, 및 일면(one side) 상에 복수의 디바이스들을 갖는 디바이스 영역을 갖는 웨이퍼, 특히, 반도체 사이즈의 웨이퍼, 및 보호 시팅을 포함하는 조합체(combination)에 관한 것이다.
반도체 디바이스 제작 프로세스에서, 복수의 분할 라인들에 의해 통상적으로 구획되는 복수의 디바이스들을 갖는 디바이스 영역을 갖는 웨이퍼가 개별 다이들로 분할된다. 이 제작 프로세스는 일반적으로, 웨이퍼 두께를 조정하기 위한 연삭 단계(grinding step), 및 개별 다이들을 획득하기 위해 분할 라인들을 따라 웨이퍼를 절단하는 절단 단계를 포함한다. 연삭 단계는 디바이스 영역이 형성되는 웨이퍼 전방 면에 반대되는 웨이퍼의 후방 면으로부터 수행된다. 더욱이, 또한 폴리싱(polishing) 및/또는 에칭과 같은 다른 프로세싱 단계들이 웨이퍼의 후방 면 상에서 수행될 수도 있다.
웨이퍼의 프로세싱 동안, 예를 들어, 파편, 연삭수(grinding water) 및/또는 절단수(cutting water)에 의한 파손, 변형 및/또는 오염으로부터, 웨이퍼 상에 형성된 디바이스들을 보호하기 위해, 보호 필름 또는 시팅이 프로세싱 이전에 웨이퍼의 전방 면에 제공될 수도 있다.
디바이스 영역이 불균일한 표면 구조체를 갖는 경우, 디바이스들의 그러한 보호가 특히 중요하다. 예를 들어, 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package)(WLCSP)와 같은 알려져 있는 반도체 디바이스 제작 프로세스들에서, 웨이퍼의 디바이스 영역에는 웨이퍼의 평면 표면으로부터 돌출된 범프들과 같은 복수의 돌출부들이 형성된다. 이들 돌출부들은, 예를 들어, 다이들을 모바일 폰들 및 퍼스널 컴퓨터들과 같은 전자 장비에 포함시킬 때, 예를 들어, 개별 다이들에서의 디바이스들과의 전기적 접촉을 확립하기 위해 사용된다.
그러한 전자 장비의 사이즈 감소를 달성하기 위해, 반도체 디바이스들은 사이즈가 감소되어야 한다. 따라서, 상부에 형성된 디바이스들을 갖는 웨이퍼들은 상기에 언급된 연삭 단계에서, ㎛ 범위 내의, 예를 들어, 20 내지 100 ㎛의 범위 내의, 두께들로 연삭된다.
알려져 있는 반도체 디바이스 제작 프로세스들에서, 범프들과 같은 돌출부들이 디바이스 영역에 존재하는 경우, 프로세싱 동안, 예를 들어, 연삭 단계에서, 문제들이 발생할 수도 있다. 특히, 이들 돌출부들의 존재로 인해, 프로세싱 동안 웨이퍼의 파손 위험이 상당히 증가된다. 추가로, 웨이퍼가 작은 두께, 예를 들어, ㎛ 범위 내의 두께로 연삭되는 경우, 웨이퍼의 전방 면 상의 디바이스 영역의 돌출부들은 웨이퍼 후방 면의 변형을 야기하여, 따라서 결과적인 다이들의 품질을 손상시킬 수도 있다.
그에 따라, 그러한 불균일한 표면 구조체들을 갖는 디바이스 영역들을 갖는 웨이퍼들을 프로세싱할 때 보호 필름 또는 시팅의 사용이 특히 중요하다.
그러나, 특히, MEMS와 같은 민감한 디바이스들의 경우에, 필름 또는 시팅이 웨이퍼로부터 박리될 때, 웨이퍼 상의 디바이스 구조체가 보호 필름 또는 시팅 상에 형성된 접착 층의 접착력에 의해 손상될 수도 있거나 또는 디바이스들 상의 접착제 잔류물들에 의해 오염될 수도 있다는 문제가 있다.
따라서, 웨이퍼의 신뢰성있고 효율적인 프로세싱을 가능하게 하고 웨이퍼에 대한 임의의 오염 및 손상 위험이 최소화되게 하는 보호 시팅에 대한 필요성이 존재한다.
이에 따라, 본 발명의 목적은 웨이퍼의 신뢰성있고 효율적인 프로세싱을 가능하게 하고 웨이퍼에 대한 임의의 오염 및 손상 위험이 최소화되게 하는 보호 시팅을 제공하는 것이다. 추가로, 본 발명은 반도체 사이즈의 환형 프레임 및 보호 시팅을 포함하는 핸들링 시스템을 제공하는 것, 그리고 웨이퍼, 특히, 반도체 사이즈의 웨이퍼, 및 보호 시팅을 포함하는 조합체를 제공하는 것을 목적으로 한다.
이들 목표들은 청구항 제1항의 기술적 특징들을 갖는 보호 시팅에 의해, 청구항 제6항의 기술적 특징들을 갖는 보호 시팅에 의해, 청구항 제11항의 기술적 특징들을 갖는 핸들링 시스템에 의해, 청구항 제12항의 기술적 특징들을 갖는 조합체에 의해, 그리고 청구항 제13항의 기술적 특징들을 갖는 조합체에 의해 달성된다. 본 발명의 선호되는 실시예들은 종속 청구항들로부터 이어진다.
본 발명은, 제1 양태에 따라, 반도체 사이즈의 웨이퍼를 프로세싱함에 있어서의 사용을 위한 보호 시팅을 제공한다. 보호 시팅은, 보호 필름 및 그 보호 필름의 후방 표면에 부착되는 쿠셔닝 층(cushioning layer)을 포함한다. 적어도 보호 시팅의 중앙 영역에서는, 보호 시팅의 전방 표면 및 후방 표면에 접착제가 제공되지 않는다. 중앙 영역은, 반도체 사이즈의 웨이퍼의 외경(outer diameter) 이상인 직경, 즉, 외경을 갖는다.
본 명세서에서, "반도체 사이즈의 웨이퍼"라는 용어는 반도체 웨이퍼의 치수들(표준화된 치수들), 특히, 직경(표준화된 직경), 즉, 외경을 갖는 웨이퍼를 지칭한다. 반도체 웨이퍼들의 치수들, 특히, 직경들, 즉, 외경들은 SEMI 표준들에 규정되어 있다. 예를 들어, 반도체 사이즈의 웨이퍼는 Si 웨이퍼일 수도 있다. 폴리싱된 단결정 Si 웨이퍼들의 치수들은 SEMI 표준들 M1 및 M76에 규정되어 있다. 반도체 사이즈의 웨이퍼는 1 인치, 2 인치, 3 인치, 4 인치, 5 인치, 6 인치, 8 인치, 12 인치 또는 18 인치 웨이퍼일 수도 있다.
보호 시팅의 전방 표면은 보호 필름의 후방 표면에 반대되는 보호 필름의 전방 표면에 의해 구성된다.
보호 시팅의 후방 표면은 쿠셔닝 층의 후방 표면에 의해 구성될 수도 있다.
보호 시팅은, 일면, 즉, 전방 면 상에 복수의 디바이스들을 갖는 디바이스 영역을 갖는, 반도체 웨이퍼와 같은 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용되도록 구성된다.
보호 시팅이 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용될 때, 시팅은 웨이퍼의 일면에, 즉, 웨이퍼 전방 면에 제공되어, 시팅의 전방 표면, 즉, 보호 필름의 전방 표면이 웨이퍼 전방 면과 접촉하게 되고, 시팅, 특히, 그의 보호 필름이 디바이스 영역에 형성된 디바이스들을 커버한다. 구체적으로는, 웨이퍼는 보호 시팅의 중앙 영역과 접촉하고, 그 중앙 영역에서는 시팅의 전방 표면 및 후방 표면에 접착제가 제공되지 않는다.
시팅의 중앙 영역은 반도체 사이즈의 웨이퍼의 외경 이상인 외경을 갖기 때문에, 웨이퍼는 이 중앙 영역 내에 완전히 배열될 수 있다. 따라서, 시팅의 보호 필름의 전방 표면은 웨이퍼의 전방 면과 직접 접촉한다. 따라서, 보호 필름의 전방 표면과 웨이퍼 전방 면 사이에 재료, 특히, 접착제가 존재하지 않는다.
그에 따라, 예를 들어, 접착 층의 접착력 또는 디바이스들 상의 접착제 잔류물들로 인한, 디바이스 영역에 형성된 디바이스들의 임의의 가능한 오염 또는 그에 대한 손상이 제거될 수 있다.
따라서, 본 발명의 보호 시팅은 웨이퍼의 신뢰성있고 효율적인 프로세싱을 가능하게 하고, 웨이퍼에 대한, 특히, 디바이스 영역에 형성된 디바이스들에 대한 임의의 오염 및 손상 위험이 최소화되게 한다.
보호 시팅은 미리 준비되고 추후의 사용을 위해 저장되며 요구될 때 웨이퍼 프로세싱을 위해 사용될 수 있다. 따라서, 보호 시팅은 대량으로 제조되어, 그의 제조가 특히 시간과 비용 양측 모두의 관점에서 효율적으로 되게 할 수도 있다.
보호 시팅의 중앙 영역의 직경, 즉, 외경은 3 cm 이상, 6 cm 이상, 8 cm 이상, 11 cm 이상, 13 cm 이상, 16 cm 이상, 21 cm 이상, 31 cm 이상, 또는 46 cm 이상일 수도 있다. 보호 시팅의 중앙 영역의 직경은 100 cm 이하, 90 cm 이하, 80 cm 이하, 70 cm 이하, 60 cm 이하, 50 cm 이하, 40 cm 이하, 30 cm 이하, 20 cm 이하, 또는 10 cm 이하일 수도 있다.
특히 바람직하게는, 보호 시팅의 중앙 영역의 직경은 3 내지 50 cm, 더욱 더 바람직하게는 8 내지 50 cm의 범위 내에 있다.
보호 시팅의 보호 필름은 보호 필름을 가열함으로써 그것이 웨이퍼의 전방 면에 부착될 수 있도록 구성될 수도 있다. 이러한 방식으로, 보호 필름 또는 전체 보호 시팅을 가열함으로써 보호 시팅이 웨이퍼에 부착될 수 있다.
특히, 보호 시팅을 웨이퍼의 전방 면에 제공하는 동안 그리고/또는 그 후에, 보호 필름 또는 시팅이 가열될 수도 있어서, 보호 필름, 그리고 따라서 전체 보호 시팅이 웨이퍼의 전방 면에 부착된다. 따라서, 보호 시팅을 웨이퍼 상의 그의 포지션에 유지하는, 보호 필름과 웨이퍼 사이의 부착력이 가열 프로세스를 통해 생성된다. 따라서, 보호 시팅을 웨이퍼의 전방 면에 신뢰성있게 부착하기 위해 부가적인 접착 재료가 필요하지 않다.
특히, 보호 필름 또는 시팅을 가열함으로써, 포지티브 피트(positive fit)와 같은 폼 피트(form fit), 및/또는 접착 본드(adhesive bond)와 같은 재료 본드가 보호 필름과 웨이퍼 사이에 형성될 수도 있다. "재료 본드" 및 "접착 본드"라는 용어들은, 보호 필름과 웨이퍼 사이의, 이들 2개의 컴포넌트들 사이에 작용하는 원자력 및/또는 분자력으로 인한 부착 또는 연결을 규정한다.
"접착 본드"라는 용어는 보호 시팅을 웨이퍼에 부착 또는 접착시키도록 작용하는 이들 원자력 및/또는 분자력의 존재와 관련되고, 보호 시팅과 웨이퍼 사이의 부가적인 접착제의 존재를 의미하지 않는다. 오히려, 보호 시팅의 전방 표면은, 상기에 상세히 설명된 바와 같이, 웨이퍼의 전방 면과 직접 접촉한다.
가열 프로세스 후에 보호 필름 또는 시팅이 냉각되게 할 수도 있다. 특히, 보호 필름 또는 시팅은 그의 초기 온도로, 즉, 가열 프로세스 이전의 그의 온도로 냉각되게 할 수도 있다. 보호 필름 또는 시팅은 웨이퍼를 프로세싱하기 전에, 특히, 일면에 반대되는 웨이퍼의 면, 즉, 웨이퍼 후방 면을 프로세싱하기 전에, 예를 들어, 그의 초기 온도로 냉각되게 할 수도 있다.
상기에 상세히 설명된 바와 같이, 보호 필름과 웨이퍼 사이의 부착력이 가열 프로세스를 통해 생성될 수 있다. 웨이퍼에의 보호 필름의 부착은 가열 프로세스 자체에서 그리고/또는 보호 필름 또는 시팅이 냉각되게 하는 후속 프로세스에서 야기될 수도 있다.
보호 필름은, 가열에 의해, 예를 들어, 상술된 가열 프로세스에 의해, 그것이 연질화(soften)되거나 그리고/또는 더 유연성, 가요성 및/또는 신축성을 갖게 되도록 구성될 수도 있다. 이러한 방식으로, 보호 필름을 가열함으로써, 그것은 웨이퍼의 전방 면 상의 웨이퍼 표면과 일치하여, 예를 들어, 웨이퍼 토포그래피(wafer topography)를 흡수하도록 이루어질 수 있다. 예를 들어, 그의 초기 온도로의 냉각 시에, 보호 필름은, 예를 들어, 웨이퍼에 대한 폼 피트 및/또는 재료 본드를 생성하도록 재경질화(reharden)될 수도 있다.
보호 필름은 60 ℃ 내지 150 ℃, 바람직하게는 70 ℃ 내지 140 ℃, 더 바람직하게는 80 ℃ 내지 130 ℃ 그리고 더욱 더 바람직하게는 90 ℃ 내지 120 ℃의 범위 내의 온도로 가열함으로써 그것이 연질화되거나 그리고/또는 더 유연성, 가요성 및/또는 신축성을 갖게 되도록 구성될 수도 있다. 특히 바람직하게는, 보호 필름은 대략 100 ℃의 온도로 가열함으로써 그것이 연질화되거나 그리고/또는 더 유연성, 가요성 및/또는 신축성을 갖게 되도록 구성된다.
보호 필름은 180 ℃ 이상의 온도까지, 바람직하게는 220 ℃ 이상의 온도까지, 그리고 더 바람직하게는 250 ℃ 이상의 온도까지 내열성일 수도 있다.
쿠셔닝 층은 180 ℃ 이상의 온도까지, 바람직하게는 220 ℃ 이상의 온도까지, 그리고 더 바람직하게는 250 ℃ 이상의 온도까지 내열성일 수도 있다.
보호 시팅은 180 ℃ 이상의 온도까지, 바람직하게는 220 ℃ 이상의 온도까지, 그리고 더 바람직하게는 250 ℃ 이상의 온도까지 내열성일 수도 있다.
보호 시팅이 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용될 때, 보호 시팅을 웨이퍼의 전방 면에 부착하기 위해, 보호 시팅을 웨이퍼의 전방 면에 제공하는 동안 그리고/또는 그 후에, 보호 필름 또는 전체 보호 시팅은 1 분 내지 10 분, 바람직하게는 1 분 내지 8 분, 더 바람직하게는 1 분 내지 6 분, 더욱 더 바람직하게는 1 분 내지 4 분 그리고 훨씬 더 바람직하게는 1 분 내지 3 분의 범위 내의 지속기간에 걸쳐 가열될 수도 있다.
보호 필름 또는 시팅은 직접적으로 그리고/또는 간접적으로 가열될 수도 있다.
보호 필름 또는 시팅은, 예를 들어, 가열된 롤러, 가열된 스탬프 등과 같은 열 인가 수단, 또는 열 방사 수단을 사용하여, 열을 그에 직접적으로 인가함으로써 가열될 수도 있다. 보호 시팅 및 웨이퍼는 진공 챔버와 같은 리셉터클 또는 챔버에 배치될 수도 있고, 리셉터클 또는 챔버의 내부 체적이 가열되어, 보호 시팅을 가열할 수도 있다. 리셉터클 또는 챔버에는 열 방사 수단이 제공될 수도 있다.
보호 필름 또는 시팅은, 예를 들어, 보호 시팅을 웨이퍼의 전방 면에 제공하기 전에 그리고/또는 그 동안 그리고/또는 그 후에 웨이퍼를 가열함으로써, 간접적으로 가열될 수도 있다. 예를 들어, 척 테이블과 같은 지지체 또는 캐리어 상에 웨이퍼를 배치하고 지지체 또는 캐리어를 가열함으로써 웨이퍼가 가열될 수도 있다.
예를 들어, 척 테이블과 같은 지지체 또는 캐리어는 60 ℃ 내지 150 ℃, 바람직하게는 70 ℃ 내지 140 ℃, 더 바람직하게는 80 ℃ 내지 130 ℃ 그리고 더욱 더 바람직하게는 90 ℃ 내지 120 ℃의 범위 내의 온도로 가열될 수도 있다. 특히 바람직하게는, 지지체 또는 캐리어는 대략 100 ℃의 온도로 가열될 수도 있다.
이들 접근법들은 또한, 예를 들어, 가열된 롤러 등과 같은 열 인가 수단, 또는 열 방사 수단을 사용하여 보호 필름 또는 시팅을 직접적으로 가열하는 것, 그리고 또한 웨이퍼를 통해 보호 필름 또는 시팅을 간접적으로 가열하는 것에 의해, 조합될 수도 있다.
보호 필름은 그의 가열된 상태에 있을 때 유연성, 탄성, 가요성, 신축성, 연질 및/또는 압축성을 갖는 것이 바람직하다. 이러한 방식으로, 보호 필름이 웨이퍼의 일면 상의 웨이퍼 표면과 일치하여, 예를 들어, 웨이퍼 토포그래피를 흡수한다는 것이 특히 신뢰성있게 보장될 수 있다. 이것은 디바이스 영역에 웨이퍼의 평면 표면으로부터 돌출된 돌출부들이 형성되는 경우에 특히 유리한데, 이는 아래에 추가로 상세히 설명될 것이다.
바람직하게는, 보호 필름은 냉각된 상태에서 더 강성(rigid) 및/또는 강건성(robust)으로 되도록, 그것이 적어도 어느 정도 냉각 시에 경질화 또는 강성화되도록 구성된다. 이러한 방식으로, 연삭 및/또는 폴리싱과 같은, 웨이퍼의 후속 프로세싱 동안 디바이스들의 특히 신뢰성있는 보호가 보장될 수 있다.
보호 시팅은 웨이퍼의 후방 면을 프로세싱한 후에 웨이퍼로부터 제거가능하도록 구성될 수도 있다. 웨이퍼로부터의 보호 시팅의 제거 전에 그리고/또는 그 동안, 보호 필름 또는 시팅이 가열될 수도 있다. 이러한 방식으로, 제거 프로세스가 용이해질 수 있다.
본 발명의 보호 시팅을 사용하여 프로세싱될 반도체 사이즈의 웨이퍼의 디바이스 영역은, 복수의 디바이스들을 구획하는 복수의 분할 라인들을 추가로 가질 수도 있다.
웨이퍼는, 그의 전방 면 상에, 디바이스들을 갖고 있지 않고 디바이스 영역 주위에 형성되는 주변 마진 영역(peripheral marginal area)을 추가로 가질 수도 있다.
반도체 사이즈의 웨이퍼는, 예를 들어, 반도체 웨이퍼, 유리 웨이퍼, 사파이어 웨이퍼, 세라믹 웨이퍼, 예컨대 알루미나(Al2O3) 세라믹 웨이퍼, 석영 웨이퍼, 지르코니아 웨이퍼, PZT(리드 지르코네이트 티타네이트(lead zirconate titanate)) 웨이퍼, 폴리카보네이트 웨이퍼, 금속(예를 들어, 구리, 철, 스테인리스 스틸, 알루미늄 등) 또는 금속화된 재료 웨이퍼, 페라이트 웨이퍼, 광학 결정 재료 웨이퍼, 수지, 예를 들어, 에폭시 수지, 코팅된 또는 몰딩된 웨이퍼 등일 수도 있다.
특히, 반도체 사이즈의 웨이퍼는, 예를 들어, Si 웨이퍼, GaAs 웨이퍼, GaN 웨이퍼, GaP 웨이퍼, InAs 웨이퍼, InP 웨이퍼, SiC 웨이퍼, SiN 웨이퍼, LT(리튬 탄탈레이트(lithium tantalate)) 웨이퍼, LN(리튬 니오베이트(lithium niobate)) 웨이퍼 등일 수도 있다.
반도체 사이즈의 웨이퍼는 단일 재료로 또는 상이한 재료들, 예를 들어, 상기에 식별된 재료들 중 2개 이상의 재료들의 조합체로 이루어질 수도 있다. 예를 들어, 웨이퍼는 Si 및 유리 본딩 웨이퍼일 수도 있는데, 여기서 Si로 이루어지는 웨이퍼 요소가 유리로 이루어지는 웨이퍼 요소에 본딩된다.
반도체 사이즈의 웨이퍼는 실질적으로 원형 또는 원형 형상을 갖는다. 본 명세서에서, "실질적으로 원형"이라는 용어는, 예를 들어, 하나 이상의 편평한 또는 직선 부분들, 노치들 및/또는 그루브(groove)들의 제공으로 인해, 주변 또는 원주 형태가 완전한 원으로부터 벗어날 수도 있는 형상을 규정한다.
반도체 사이즈의 웨이퍼의 외원주(outer circumference)는 하나 이상의 편평한 또는 직선 부분들을 가질 수도 있다. 웨이퍼의 외원주는, 예를 들어, 웨이퍼의 결정 배향을 표시하기 위한 노치 또는 그루브를 가질 수도 있다.
보호 시팅은 임의의 타입의 형상을 가질 수도 있다. 그에 대한 상면도에서, 보호 시팅은, 예를 들어, 원형 형상, 계란형 형상(oval shape), 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호 시팅은 웨이퍼와 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다. 보호 시팅은 웨이퍼의 디바이스 영역과 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다.
일부 실시예들에서, 보호 시팅은 실질적으로 원형 또는 원형 형상을 가질 수도 있다. 보호 필름 및/또는 쿠셔닝 층은 실질적으로 원형 또는 원형 형상을 가질 수도 있다. 보호 시팅의 중앙 영역은 실질적으로 원형 또는 원형 형상을 가질 수도 있다.
반도체 사이즈의 웨이퍼의 디바이스 영역에는 웨이퍼의 평면 표면으로부터 돌출된 복수의 돌출부들 또는 돌기(projection)들이 형성될 수도 있다. 보호 시팅은 웨이퍼의 평면 표면으로부터 돌출된 돌출부들 또는 돌기들을 내부에 매립하도록 구성될 수도 있다.
범프들과 같은 돌출부들 또는 돌기들은, 실질적으로 편평한 표면인 웨이퍼의 평면 표면으로부터 돌출되거나, 연장되거나 또는 튀어나올 수도 있다. 돌출부들 또는 돌기들은 웨이퍼의 일면, 즉, 그의 전방 면의 표면 구조체 또는 토포그래피를 규정하여, 이 일면을 불균일하게 할 수도 있다.
이들 돌출부들 또는 돌기들은, 예를 들어, 칩들 또는 다이들을 모바일 폰들 및 퍼스널 컴퓨터들과 같은 전자 장비에 포함시킬 때, 예를 들어, 웨이퍼가 분할된 후에 개별 칩들 또는 다이들에서의 디바이스들과의 전기적 접촉을 확립하기 위해 사용될 수도 있다.
돌출부들은 불규칙적으로 배열되거나 또는 규칙적인 패턴으로 배열될 수도 있다. 단지 돌출부들 중 일부만이 규칙적인 패턴으로 배열될 수도 있다.
돌출부들은 임의의 타입의 형상을 가질 수도 있다. 예를 들어, 돌출부들 중 일부 또는 전부는 구(sphere)들, 반구들, 필러(pillar)들 또는 컬럼(column)들, 예를 들어, 원형, 타원 또는 삼각형, 정사각형 등과 같은 다각형의 단면 또는 베이스 영역을 갖는 필러들 또는 컬럼들, 원뿔들, 절단 원뿔들 또는 스텝(step)들의 형상으로 될 수도 있다.
돌출부들 중 적어도 일부는 웨이퍼의 평면 표면 상에 형성되는 요소들로부터 발생할 수도 있다. 돌출부들 중 적어도 일부는, 웨이퍼를 그의 두께 방향으로 부분적으로 또는 전체적으로 관통하는 요소들로부터, 예를 들어, 관통 실리콘 비아(through silicon via)(TSV)의 경우에 발생할 수도 있다. 이들 후자의 요소들은 웨이퍼 두께의 일부를 따라 또는 전체 웨이퍼 두께를 따라 연장될 수도 있다.
돌출부들은 20 내지 500 ㎛, 바람직하게는 30 내지 400 ㎛, 더 바람직하게는 40 내지 250 ㎛, 더욱 더 바람직하게는 50 내지 200 ㎛ 그리고 훨씬 더욱 더 바람직하게는 70 내지 150 ㎛의 범위 내의 웨이퍼의 두께 방향의 높이를 가질 수도 있다. 특히 바람직하게는, 돌출부들은 100 내지 250 ㎛의 범위 내의 웨이퍼의 두께 방향의 높이를 갖는다.
모든 돌출부들은 실질적으로 동일한 형상 및/또는 사이즈를 가질 수도 있다. 대안적으로, 돌출부들 중 적어도 일부는 형상 및/또는 사이즈가 서로 상이할 수도 있다.
본 발명의 보호 시팅은 웨이퍼의 평면 표면으로부터 돌출된 돌출부들 또는 돌기들을 내부에 매립하도록 구성될 수도 있다. 따라서, 후속 웨이퍼 프로세싱 단계들에서 디바이스 영역에서의 돌출부들의 존재로부터 발생하는 표면 불균일성(surface unevenness)의 임의의 부정적인 영향이 감소되거나 또는 심지어 제거될 수 있다.
특히, 돌출부들을 보호 시팅에 매립함으로써, 돌출부들은, 웨이퍼 프로세싱 동안, 예를 들어, 후속 연삭 및/또는 절단 단계들에서, 임의의 손상으로부터 보호될 수 있다.
추가로, 웨이퍼가 작은 두께, 예를 들어, ㎛ 범위 내의 두께로 연삭되는 경우, 웨이퍼의 전방 면 상의 디바이스 영역의 돌출부들은, 연삭 프로세스에서의 웨이퍼의 감소된 두께 및 그에 인가되는 압력으로 인해, 웨이퍼 후방 면의 변형을 야기할 수도 있다. 이 후자의 영향은 "패턴 전사(pattern transfer)"라고 지칭되는데, 이는 웨이퍼 전방 면 상의 돌출부들의 패턴이 웨이퍼 후방 면으로 전사되고, 웨이퍼의 후방 면 표면의 원하지 않은 불균일성을 초래하여, 따라서 결과적인 칩들 또는 다이들의 품질을 손상시키기 때문이다.
보호 시팅은, 예를 들어, 웨이퍼 후방 면을 프로세싱, 예를 들어, 연산 및/또는 폴리싱하는 동안 웨이퍼 전방 면이 놓이는 지지체 또는 캐리어와 웨이퍼 전방 면 사이의 쿠션 또는 버퍼로서 작용하여, 따라서 프로세싱 동안 균일하고 균질한 압력 분포를 달성하는 것에 기여한다. 따라서, 웨이퍼의 후방 면을 프로세싱하는 동안 웨이퍼의 패턴 전사 또는 파손이 방지될 수 있다.
보호 시팅이 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용될 때, 보호 시팅을 웨이퍼의 전방 면에 제공하는 동안 그리고/또는 그 후에, 보호 시팅의 전방 표면에 반대되는 보호 시팅의 후방 표면에 압력이 인가될 수도 있다. 이러한 방식으로, 보호 시팅의 전방 표면, 즉, 보호 필름의 전방 표면이 웨이퍼의 전방 면에 대해 가압된다. 따라서, 보호 시팅이 웨이퍼에 신뢰성있게 부착된다는 것이 특히 효율적으로 보장될 수 있다.
압력은 보호 필름 또는 시팅을 가열하기 전에 그리고/또는 그 동안 그리고/또는 그 후에 보호 시팅의 후방 표면에 인가될 수도 있다. 웨이퍼의 후방 면을 프로세싱하기 전에 보호 시팅의 후방 표면에 압력이 인가될 수도 있다.
압력은 롤러, 스탬프, 멤브레인 등과 같은 압력 인가 수단에 의해 보호 시팅의 후방 표면에 인가될 수도 있다.
특히 바람직하게는, 가열된 롤러 또는 가열된 스탬프와 같은 조합된 열 및 압력 인가 수단이 사용될 수도 있다. 이 경우에, 보호 시팅의 후방 표면에 압력이 인가되면서, 동시에, 보호 시팅을 가열하여, 그에 의해 보호 필름을 가열할 수 있다.
압력은 진공 챔버에서의 보호 시팅의 후방 표면에 인가될 수도 있는데, 이는 아래에 추가로 상세히 설명될 것이다.
보호 시팅은 감압 분위기에서, 특히, 진공 하에서, 웨이퍼의 전방 면에 제공 및/또는 부착될 수도 있다. 이러한 방식으로, 보호 필름과 웨이퍼 사이에 공극들 및/또는 기포(air bubble)들이 존재하지 않는다는 것이 신뢰성있게 보장될 수 있다. 따라서, 예를 들어, 가열 프로세스에서 팽창하는 그러한 기포들로 인한, 웨이퍼의 후방 면을 프로세싱하는 동안의 웨이퍼에 대한 임의의 응력 또는 변형이 회피된다.
예를 들어, 보호 시팅을 웨이퍼의 전방 면에 제공 및/또는 부착하는 단계 또는 단계들은 진공 챔버에서 수행될 수도 있다. 특히, 보호 시팅은 진공 라미네이터를 사용함으로써 웨이퍼의 전방 면에 제공 및/또는 부착될 수도 있다. 그러한 진공 라미네이터에서, 웨이퍼 후방 면이 척 테이블의 상부 표면과 접촉하고 웨이퍼 전방 면이 상향으로 배향된 상태에서 진공 챔버에서의 척 테이블 상에 웨이퍼가 배치된다. 척 테이블은, 예를 들어, 가열된 척 테이블일 수도 있다.
웨이퍼 전방 면에 제공될 보호 시팅은 환형 프레임에 의해 그의 주변부에 유지되고 진공 챔버에서의 웨이퍼 전방 면 위에 배치된다. 척 테이블 및 환형 프레임 위에 위치되는 진공 챔버의 상부 부분에는, 팽창성 고무 멤브레인에 의해 폐쇄되는 공기 유입구 포트가 제공된다.
웨이퍼 및 보호 시팅이 진공 챔버 내에 로딩된 후에, 챔버가 배기되고 공기가 공기 유입구 포트를 통해 고무 멤브레인으로 공급되어, 고무 멤브레인이 배기된 챔버 내로 팽창되게 한다. 이러한 방식으로, 고무 멤브레인은 진공 챔버에서 하향으로 이동하여 웨이퍼 전방 면에 대해 보호 시팅을 밀어서, 주변 웨이퍼 부분을 보호 시팅으로 밀봉하고 시팅을 웨이퍼 전방 면 상의 디바이스 영역에 대해 가압한다. 따라서, 보호 시팅은 웨이퍼 전방 면에 가까이 제공될 수 있어서, 보호 필름이 디바이스 영역의 윤곽들, 예를 들어, 그 내부에 존재하는 돌출부들 또는 돌기들의 윤곽들을 따른다.
보호 필름 또는 시팅은, 예를 들어, 척 테이블을 가열함으로써, 웨이퍼의 전방 면에의 그의 제공 동안 그리고/또는 그 후에 가열될 수도 있다.
이에 후속하여, 진공 챔버에서의 진공이 해제되고, 가열 프로세스를 통해 생성된 부착력 및 진공 챔버에서의 양압(positive pressure)에 의해 보호 시팅이 웨이퍼 전방 면 상의 그의 포지션에 유지된다.
대안적으로, 고무 멤브레인은 소프트 스탬프 또는 소프트 롤러, 예를 들어, 가열된 소프트 스탬프 또는 가열된 소프트 롤러로 대체될 수 있다.
일면에 반대되는 웨이퍼의 면, 즉, 웨이퍼 후방 면을 프로세싱하는 것은, 일면에 반대되는 웨이퍼의 면을 연삭 및/또는 폴리싱 및/또는 에칭하는 것을 포함하거나 또는 이들로 이루어질 수도 있다.
특히, 일면에 반대되는 웨이퍼의 면을 프로세싱하는 것은, 웨이퍼 두께를 조정하기 위해 일면에 반대되는 웨이퍼의 면을 연삭하는 것을 포함하거나 또는 그 연삭하는 것으로 이루어질 수도 있다. 이 경우에, 본 발명의 보호 시팅은 특히 유리한 방식으로 채용될 수 있다.
구체적으로는, 연삭 프로세스에서, 상당한 압력이 웨이퍼의 후방 면에 인가된다. 이 압력은, 특히, 웨이퍼가 작은 두께, 예를 들어, ㎛ 범위 내의 두께로 연삭되는 경우, 웨이퍼에 그의 파손 및/또는 변형과 같은 손상을 야기할 수도 있다. 예를 들어, 웨이퍼 전방 면 상에 형성된 돌출부들 또는 돌기들의 패턴은, 상기에 상세히 설명된 바와 같이, 웨이퍼 후방 면으로 전사될 수도 있다.
본 발명의 보호 시팅은, 예를 들어, 웨이퍼 후방 면을 연삭하는 동안 웨이퍼 전방 면이 놓이는, 척 테이블과 같은, 지지체 또는 캐리어와 웨이퍼 전방 면 사이의 쿠션 또는 버퍼로서 작용한다. 따라서, 연삭 동안 더 균일하고 균질한 압력 분포가 달성되어, 연삭 동안 웨이퍼의 패턴 전사 또는 파손의 위험을 감소시키거나 또는 심지어 제거할 수 있다.
반도체 사이즈의 웨이퍼를 프로세싱하는 것은, 예를 들어, 복수의 디바이스들을 구획하는 분할 라인들을 따라, 웨이퍼를 절단하는 것을 더 포함할 수도 있다.
웨이퍼는 그의 전방 면 또는 후방 면으로부터 절단될 수도 있다. 웨이퍼의 절단은, 일면에 반대되는 웨이퍼의 면의 프로세싱의 일부를 형성하거나 또는 그 프로세싱을 구성할 수도 있다.
절단은 기계적 절단에 의해, 예를 들어, 블레이드 다이싱 또는 소잉(sawing)에 의해, 그리고/또는 레이저 절단에 의해 그리고/또는 플라즈마 절단에 의해 수행될 수도 있다. 웨이퍼는 단일 기계적 절단 단계, 단일 레이저 절단 단계 또는 단일 플라즈마 절단 단계에서 절단될 수도 있다. 대안적으로, 웨이퍼는 일련의 기계적 절단 및/또는 레이저 절단 및/또는 플라즈마 절단 단계들에 의해 절단될 수도 있다.
레이저 절단은, 예를 들어, 삭마 레이저 절단에 의해 그리고/또는 스텔스 레이저 절단에 의해, 즉, 레이저 빔의 인가에 의해 웨이퍼 내에 변경된 영역들을 형성함으로써, 그리고/또는 레이저 빔의 인가에 의해 웨이퍼에 복수의 홀 구역들을 형성함으로써, 수행될 수도 있다. 이들 홀 구역들 각각은, 변경된 구역 및 그 변경된 구역에서의 웨이퍼의 표면에 개방된 공간으로 구성될 수도 있다.
웨이퍼의 절단은 보호 시팅이 웨이퍼에 부착된 상태에서 수행될 수도 있다. 이러한 방식으로, 절단 단계 동안 인가된 압력이 절단 동안 웨이퍼 전반에 걸쳐 더 균일하고 균질하게 분포되어, 따라서, 절단 단계에서, 웨이퍼에 대한 임의의 손상 위험, 예를 들어, 결과적인 칩들 또는 다이들의 측벽들의 균열을 감소시키거나 또는 심지어 최소화시킨다는 것이 보장될 수 있다. 이 경우에, 웨이퍼는 그의 후방 면으로부터 절단되는 것이 특히 선호된다.
보호 시팅은, 반도체 사이즈의 웨이퍼의 외경보다 더 큰 외경을 가질 수도 있다. 이러한 방식으로, 웨이퍼의 프로세싱, 핸들링 및/또는 이송이 용이해질 수 있다. 특히, 보호 시팅의 외주부(outer peripheral portion)가, 아래에 상세히 설명되는 바와 같이, 환형 프레임에 부착될 수 있다.
보호 시팅은, 반도체 사이즈의 웨이퍼의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
보호 필름 및/또는 쿠셔닝 층은, 반도체 사이즈의 웨이퍼의 외경보다 더 큰 외경을 가질 수도 있다.
보호 필름 및/또는 쿠셔닝 층은, 반도체 사이즈의 웨이퍼의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
보호 시팅이 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용될 때, 보호 시팅은 절단될 수도 있다. 보호 시팅은 그것이 웨이퍼의 외경보다 더 크거나 또는 웨이퍼의 외경과 실질적으로 동일한 외경을 갖도록 절단될 수도 있다.
보호 시팅을 절단하는 단계는 보호 시팅을 웨이퍼에 제공하기 전에 또는 그 후에 수행될 수도 있다.
보호 시팅을 절단하는 단계는 보호 시팅을 웨이퍼에 부착하기 전에 또는 그 후에 수행될 수도 있다.
보호 시팅은, 보호 시팅의 전체 전방 표면 상에 그리고/또는 전체 후방 표면 상에, 접착제가 제공되지 않도록 구성될 수도 있다. 보호 시팅의 전체 전방 표면 및/또는 전체 후방 표면에는 접착제가 없을 수도 있다.
이러한 방식으로, 접착제 잔류물들에 의한 프로세싱 동안의 웨이퍼, 특히, 디바이스 영역에 형성된 디바이스들의 오염이 특히 신뢰성있게 회피될 수 있다.
실질적으로 환형의 또는 환형의 접착 층이 보호 필름의 후방 표면에 반대되는 보호 필름의 전방 표면의 외주부에 제공될 수도 있다. 보호 필름의 전방 표면은, 상기에 상세히 설명된 바와 같이, 보호 시팅의 전방 표면을 구성한다.
본 명세서에서, "실질적으로 환형"이라는 용어는, 예를 들어, 하나 이상의 편평한 또는 직선 부분들, 노치들 및/또는 그루브들의 존재로 인해, 접착 층의 형상이 완전한 환형으로부터 벗어날 수도 있다는 것을 규정한다.
실질적으로 환형의 또는 환형의 접착 층은 연속 접착 층일 수도 있다. 대안적으로, 실질적으로 환형의 또는 환형의 접착 층은 불연속 접착 층일 수도 있다. 특히, 실질적으로 환형의 또는 환형의 접착 층에서, 접착제는, 점선 형태, 예를 들어, 직선 및/또는 곡선 스트라이프들을 갖는 스트라이프 형태 등과 같은 불연속 형태로 제공될 수도 있다.
실질적으로 환형의 또는 환형의 접착 층은 180 ℃ 이상의 온도까지, 바람직하게는 220 ℃ 이상의 온도까지, 그리고 더 바람직하게는 250 ℃ 이상의 온도까지 내열성일 수도 있다.
실질적으로 환형의 또는 환형의 접착 층의 내경(inner diameter)은 반도체 사이즈의 웨이퍼를 유지하기 위해 실질적으로 반도체 사이즈의 환형 프레임의 내경 이상일 수도 있다.
본 명세서에서, "반도체 사이즈의 환형 프레임"이라는 용어는 반도체 웨이퍼를 유지하기 위한 환형 프레임의 치수들(표준화된 치수들), 특히, 내경(표준화된 내경)을 갖는 환형 프레임을 지칭한다.
반도체 웨이퍼들을 유지하기 위한 환형 프레임들의 치수들, 특히, 내경들은 SEMI 표준들에 규정되어 있다. 예를 들어, 300 mm 웨이퍼들에 대한 테이프 프레임들의 치수들은 SEMI 표준 SEMI G74에 규정되어 있고 300 mm 웨이퍼들에 대한 플라스틱 테이프 프레임들의 치수들은 SEMI 표준 SEMI G87에 규정되어 있다. 환형 프레임들은, 예를 들어, 1 인치, 2 인치, 3 인치, 4 인치, 5 인치, 6 인치, 8 인치, 12 인치 또는 18 인치의 사이즈들을 갖는 반도체 사이즈의 웨이퍼들을 유지하기 위한 프레임 사이즈들을 가질 수도 있다.
실질적으로 환형의 또는 환형의 접착 층의 내경은 반도체 사이즈의 웨이퍼의 외경보다 더 크다.
실질적으로 환형의 또는 환형의 접착 층의 외경은 반도체 사이즈의 환형 프레임의 내경보다 더 크다.
실질적으로 환형의 또는 환형의 접착 층에 의해, 보호 필름의 외주부가 환형 프레임에 부착될 수도 있어서 보호 시팅이 환형 프레임의 중앙 개구, 즉, 환형 프레임의 내경 내측의 영역을 폐쇄시킨다. 이러한 방식으로, 보호 시팅에, 특히, 그의 중앙 영역에 부착되는 웨이퍼가 보호 시팅을 통해 환형 프레임에 의해 유지된다. 따라서, 웨이퍼, 보호 시팅 및 환형 프레임을 포함하는 웨이퍼 유닛이 형성되어, 웨이퍼의 프로세싱, 핸들링 및/또는 이송을 용이하게 한다.
실질적으로 환형의 또는 환형의 접착 층은 보호 시팅과 환형 프레임 사이에 배열될 수도 있다.
보호 필름의 외주부를 환형 프레임에 부착하는 단계는 보호 시팅을 웨이퍼에 제공하기 전에 또는 그 후에 수행될 수도 있다.
보호 필름의 외주부를 환형 프레임에 부착하는 단계는 보호 시팅을 웨이퍼에 부착하기 전에 또는 그 후에 수행될 수도 있다.
보호 필름의 외주부를 환형 프레임에 부착하는 단계는 웨이퍼의 후방 면을 프로세싱하기 전에 또는 그 후에 수행될 수도 있다.
웨이퍼의 디바이스 영역에는, 상기에 상세히 설명된 바와 같이, 웨이퍼의 평면 표면으로부터 돌출된, 범프들과 같은, 복수의 돌출부들 또는 돌기들이 형성될 수도 있다.
본 발명의 보호 시팅은 웨이퍼의 평면 표면으로부터 돌출된 돌출부들 또는 돌기들이 시팅에, 즉, 보호 필름에 또는 보호 필름 및 쿠셔닝 층에 매립되도록 구성될 수도 있다.
돌출부들 또는 돌기들을 보호 시팅에 매립함으로써, 돌출부들 또는 돌기들은 웨이퍼 프로세싱 동안, 예를 들어, 후속 연삭 및/또는 절단 단계들에서, 임의의 손상으로부터 특히 신뢰성있게 보호된다.
시팅의 보호 필름은 웨이퍼의 디바이스 영역에 형성된 디바이스들을 커버하여, 그에 따라 디바이스들을 손상 및 오염으로부터 보호하도록 구성된다. 더욱이, 보호 필름은 프로세싱 후에 웨이퍼로부터의 보호 시팅의 제거를 용이하게 한다. 특히, 보호 시팅의 전방 표면이 웨이퍼의 전방 면과 직접 접촉하기 때문에, 즉, 보호 시팅의 전방 표면과 웨이퍼 전방 면 사이에 접착제가 존재하지 않기 때문에, 보호 시팅은 특히 단순하고 효율적인 방식으로 웨이퍼로부터 제거될 수 있다.
쿠셔닝 층은 웨이퍼의 평면 표면으로부터 돌출된 돌출부들 또는 돌기들이 내부에 매립되게 하는 임의의 타입의 재료로 형성될 수도 있다. 예를 들어, 쿠셔닝 층은 수지, 접착제, 겔 등으로 형성될 수도 있다. 그러나, 보호 시팅의 후방 표면이 쿠셔닝 층의 후방 표면으로 구성되는 경우, 적어도 보호 시팅의 중앙 영역에서, 부가적인 접착제, 즉, 쿠셔닝 층의 재료에 부가적인 접착제가 쿠셔닝 층의 후방 표면에 제공되지 않는다.
쿠셔닝 층은 20 내지 300 ㎛, 바람직하게는 50 내지 250 ㎛ 그리고 더 바람직하게는 80 내지 200 ㎛의 범위 내의 두께를 가질 수도 있다.
보호 필름 및 그 보호 필름의 후방 표면에 부착되는 쿠셔닝 층을 포함하는 본 발명의 보호 시팅의 구성은, 예를 들어, 범프들과 같은 돌출부들 또는 돌기들의 존재로 인한, 전방 면에 대해 비교적 높은 정도의 표면 거칠기 또는 불균일성을 갖는 웨이퍼들에 특히 유리하다. 이 경우에, 돌출부들 또는 돌기들은 보호 시팅의 보호 필름에 완전히 매립되지 않을 수도 있어서, 보호 필름의 후방 표면 상에는 적어도 어느 정도의 표면 불균일성이 존재한다. 이 표면 불균일성은 쿠셔닝 층에 의해 흡수되어, 돌출부들 또는 돌기들을 추가로 매립시킨다. 따라서, 돌출부들 또는 돌기들은 특히 신뢰성있는 방식으로 보호될 수 있다. 더욱이, 아래에 상세히 설명되는 바와 같이, 웨이퍼의 프로세싱 동안 웨이퍼에 걸친 응력 또는 변형의 분포가 추가로 개선될 수 있다.
쿠셔닝 층의 전방 표면은 보호 필름의 후방 표면과 접촉한다.
보호 시팅이 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용될 때, 쿠셔닝 층의 전방 표면에 반대되는 쿠셔닝 층의 후방 표면은, 일면에 반대되는 웨이퍼의 면에, 즉, 웨이퍼 후방 면에 실질적으로 평행하게 될 수도 있다.
이 경우에, 웨이퍼의 후방 면을 프로세싱, 예를 들어, 연삭, 폴리싱 및/또는 절단할 때, 예를 들어, 이 후방 표면을 척 테이블과 같은 지지체 또는 캐리어 상에 배치함으로써, 쿠셔닝 층의 후방 표면에 적합한 반대 압력이 인가될 수 있다.
이 경우에, 쿠셔닝 층의 평면 후방 표면은 웨이퍼의 후방 면과 실질적으로 평행하기 때문에, 예를 들어, 연삭 장치의 연삭 휠에 의한 연삭과 같은 프로세싱 동안 웨이퍼에 인가된 압력은 웨이퍼에 걸쳐 균일하고 균질하게 분포되어, 따라서 패턴 전사, 즉, 디바이스 영역에서의 돌출부들 또는 돌기들에 의해 규정된 패턴의, 프로세싱된, 예를 들어, 연삭된 웨이퍼 후방 면으로의 전사, 및 웨이퍼의 파손의 임의의 위험을 최소화시킨다. 추가로, 쿠셔닝 층의 편평하고 균일한 후방 표면과 웨이퍼의 후방 면의 실질적으로 평행한 정렬은, 프로세싱 단계가 높은 정밀도로 수행되게 하여 따라서, 예를 들어, 연삭 후에 특히 균일하고 균질한 웨이퍼 두께를 달성한다.
또한, 보호 필름은 웨이퍼 전방 면과 쿠셔닝 층 사이의 추가의 쿠션 또는 버퍼로서 작용하여, 따라서 연삭과 같은 프로세싱 동안 균일하고 균질한 압력 분포에 추가로 기여한다. 따라서, 프로세싱 동안 웨이퍼의 패턴 전사 또는 파손이 특히 신뢰성있게 방지될 수 있다.
쿠셔닝 층의 후방 표면은 쿠셔닝 층의 후방 표면에 압력을 인가함으로써 웨이퍼의 후방 면에 실질적으로 평행하게 될 수도 있다. 압력은 쿠셔닝 층의 후방 표면에 직접적으로 인가될 수도 있어서, 즉, 압력을 인가하기 위한 가압 수단과 쿠셔닝 층의 후방 표면 사이에 부가적인 요소 또는 컴포넌트가 존재하지 않는다.
예를 들어, 웨이퍼 및 쿠셔닝 층은, 예를 들어, 진공 챔버와 같은 장착 챔버에서, 웨이퍼 후방 면 및 쿠셔닝 층의 후방 표면에 평행한 가압력을 인가함으로써, 보호 필름 또는 시트 사이가 그 사이에 배열된 채로, 함께 가압될 수도 있다. 압력은, 예를 들어, 2개의 평행한 가압 플레이트들에 의해 인가될 수도 있다. 가압 플레이트들은 가열된 가압 플레이트들일 수도 있어서, 가압 프로세스 동안 보호 필름이 가열되게 한다.
쿠셔닝 층은 UV 방사선, 열, 전기장 및/또는 화학 작용제(chemical agent)와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 경우에, 쿠셔닝 층은 그에 대한 외부 자극의 인가 시에 적어도 어느 정도 경질화된다. 예를 들어, 쿠셔닝 층은 경화성 수지(curable resin), 경화성 접착제, 경화성 겔 등으로 형성될 수도 있다.
쿠셔닝 층은 그의 경화 후에 압축성, 탄성 및/또는 가요성의 정도를 나타내도록, 즉, 경화 후에 압축성, 탄성 및/또는 가요성을 갖도록 구성될 수도 있다. 예를 들어, 쿠셔닝 층은 경화에 의해 그것이 고무와 같은 상태가 되도록 할 수도 있다. 대안적으로, 쿠셔닝 층은 경화 후에 강성, 경질 상태에 도달하도록 구성될 수도 있다.
본 발명의 보호 시팅에서 쿠셔닝 층으로서의 사용을 위한 UV 경화성 수지들의 선호되는 예들은 DISCO Corporation에 의한 ResiFlat 및 DENKA에 의한 TEMPLOC이다.
보호 시팅이 반도체 사이즈의 웨이퍼를 프로세싱하는 데 사용될 때, 보호 시팅을 웨이퍼의 전방 면에 제공한 후에, 쿠셔닝 층을 경화시키도록 외부 자극이 쿠셔닝 층에 인가될 수도 있다. 외부 자극은 보호 시팅을 웨이퍼의 전방 면에 부착한 후에 쿠셔닝 층에 인가될 수도 있다.
외부 자극은 웨이퍼 후방 면을 프로세싱, 예를 들어, 연삭하기 전에 쿠셔닝 층에 인가될 수도 있다. 이러한 방식으로, 프로세싱 동안의 웨이퍼의 보호 및 프로세싱 정확도가 추가로 개선될 수 있다.
보호 시팅의 보호 필름은 웨이퍼로부터 그에 부착된 경화성 또는 경화된 쿠셔닝 층의 제거를 용이하게 한다. 특히, 시팅에서의 보호 필름의 존재로 인해, 쿠셔닝 층은 신뢰성있고 단순한 방식으로 웨이퍼로부터 제거되어, 디바이스 영역에서, 수지, 접착제 또는 겔 잔류물들과 같은 임의의 잔류물들을 회피하여, 따라서 디바이스들의 오염을 방지하고, 제거 프로세스에서 돌출부들 또는 돌기들을 손상시킬 위험을 최소화시킬 수 있다.
경화 후에, 경화된 쿠셔닝 층이 압축성, 탄성 및/또는 유연성의 정도를 나타내는 경우, 즉, 압축성, 탄성 및/또는 가요성을 갖는 경우, 예를 들어, 고무와 같은 것이 되는 경우, 경화성 쿠셔닝 층은 특히 신뢰성있고 효율적인 방식으로 경화 후에 제거될 수 있다.
쿠셔닝 층이 경화 시에 강성, 경질 상태에 도달하도록 구성되는 경우, 경화된 쿠셔닝 층에 외부 자극을 인가하여 쿠셔닝 층을 적어도 어느 정도 연질화 또는 제거함으로써, 웨이퍼로부터의 쿠셔닝 층의 제거가 용이해질 수도 있다. 예를 들어, 경화된 쿠셔닝 층을 연질화하고 웨이퍼로부터의 쿠셔닝 층의 특히 용이한 제거를 가능하게 하기 위해, 예를 들어, DENKA에 의한 UV 경화성 수지 TEMPLOC로 형성된 일부 쿠셔닝 층들이 경화 후에 그에 온수(hot water)를 제공함으로써 처리될 수도 있다.
보호 필름 및 쿠셔닝 층을 포함하는 보호 시팅은 연삭과 같은 프로세싱 후에 웨이퍼로부터 제거될 수도 있다. 예를 들어, 보호 시팅은 연삭 후에 그러나 절단 전에 또는 연삭 및 절단 후에 웨이퍼로부터 제거될 수도 있다. 이러한 방식으로, 절단 프로세스에서 획득된 개별 칩들 또는 다이들은 단순하고 신뢰성있는 방식으로 분리 및 픽업될 수 있다.
보호 시팅의 쿠셔닝 층 및 보호 필름은 개별적으로, 즉, 차례로 제거될 수도 있다. 예를 들어, 쿠셔닝 층이 먼저 제거된 후에, 보호 필름의 제거가 뒤따를 수도 있다.
웨이퍼의 절단은 웨이퍼로부터 보호 시팅을 제거하기 전에 수행될 수도 있다. 이 경우에, 절단 프로세스에서 보호 시팅에 의해 웨이퍼가 안전하게 보호된다. 따라서, 절단 동안 웨이퍼에 대한 임의의 손상이 특히 신뢰성있게 회피될 수 있다.
대안적으로, 웨이퍼의 절단은 웨이퍼로부터 보호 시팅을 제거한 후에 수행될 수도 있다. 이 접근법은 절단 단계 직후에 개별 칩들 또는 다이들이 분리 및 픽업되게 한다. 이 경우에, 웨이퍼의 전방 면으로부터 절단 단계를 수행하는 것이 특히 바람직하다.
보호 시팅의 보호 필름은 폴리머와 같은 플라스틱 재료로 이루어질 수도 있다. 특히 바람직하게는, 보호 필름은 폴리올레핀으로 이루어진다. 예를 들어, 보호 필름은 폴리에틸렌(PE) 또는 폴리프로필렌(PP)으로 이루어질 수도 있다.
폴리올레핀 필름들은 본 발명의 보호 시팅의 보호 필름으로서의 사용에 특히 유리한 재료 속성들을 갖는다. 특히, 그러한 필름들은 가열된 상태에 있을 때, 예를 들어, 60 ℃ 내지 150 ℃의 범위 내의 온도로 가열될 때, 유연성, 신축성 및 연질을 갖는다. 따라서, 보호 필름이 웨이퍼의 전방 면 상의 웨이퍼 표면과 일치하여, 예를 들어, 웨이퍼 토포그래피를 흡수한다는 것이 특히 신뢰성있게 보장될 수 있다. 이것은 디바이스 영역에 웨이퍼의 평면 표면으로부터 돌출된 돌출부들 또는 돌기들이 형성되는 경우에 특히 이롭다.
추가로, 폴리올레핀 필름들이 냉각 시에 경질화 및 강성화되어, 냉각된 상태에서 더 강성 및 강건성으로 된다. 따라서, 연삭 및/또는 폴리싱과 같은, 웨이퍼의 후속 프로세싱 동안 디바이스들의 특히 신뢰성있는 보호가 보장될 수 있다.
보호 시팅의 보호 필름은 5 내지 200 ㎛, 바람직하게는 8 내지 100 ㎛, 더 바람직하게는 10 내지 80 ㎛ 그리고 더욱 더 바람직하게는 12 내지 50 ㎛의 범위 내의 두께를 가질 수도 있다. 특히 바람직하게는, 보호 시팅의 보호 필름은 80 내지 150 ㎛의 범위 내의 두께를 갖는다. 이러한 방식으로, 보호 필름이 디바이스 영역의 윤곽들과 충분히 일치할 정도로 충분히 가요성 및 유연성을 가지며, 동시에, 디바이스 영역에 형성된 디바이스들을 신뢰성있고 효율적으로 보호하기 위한 충분한 두께를 나타낸다는 것이 보장될 수 있다.
본 발명의 보호 시팅은, 쿠셔닝 층의 후방 표면에 부착되는 베이스 시트를 더 포함할 수도 있다. 이 경우에, 보호 시팅의 후방 표면은 베이스 시트의 후방 표면에 의해 구성될 수도 있다.
베이스 시트의 후방 표면에 반대되는 베이스 시트의 전방 표면은 쿠셔닝 층의 후방 표면과 직접 접촉할 수도 있다.
베이스 시트의 재료는 특별히 제한되지 않는다.
베이스 시트는, 예를 들어, 폴리머 재료, 예를 들어, 폴리비닐 클로라이드(PVC) 또는 에틸렌 비닐 아세테이트(EVA)와 같은 연질 또는 유연성 재료로 이루어질 수도 있다.
대안적으로, 베이스 시트는 폴리에틸렌 테레프탈레이트(PET) 및/또는 실리콘 및/또는 유리 및/또는 스테인리스 스틸(SUS)과 같은 강성 또는 경질 재료로 이루어질 수도 있다.
예를 들어, 베이스 시트가 폴리에틸렌 테레프탈레이트(PET) 또는 유리로 이루어지고 쿠셔닝 층이 외부 자극에 의해 경화가능한 경우, 쿠셔닝 층은, 폴리에틸렌 테레프탈레이트(PET) 또는 유리를 통해 투과가능한 방사선, 예를 들어, UV 방사선으로 경화될 수도 있다. 베이스 시트가 실리콘 또는 스테인리스 스틸(SUS)로 이루어지는 경우, 비용 효율적인 베이스 시트가 제공된다.
또한, 베이스 시트는 상기에 리스팅된 재료들의 조합체로 형성될 수도 있다.
베이스 시트는 180 ℃ 이상의 온도까지, 바람직하게는 220 ℃ 이상의 온도까지, 그리고 더 바람직하게는 250 ℃ 이상의 온도까지 내열성일 수도 있다.
베이스 시트는 30 내지 1500 ㎛, 바람직하게는 40 내지 1200 ㎛ 그리고 더 바람직하게는 50 내지 1000 ㎛의 범위 내의 두께를 가질 수도 있다. 특히 바람직하게는, 베이스 시트는 30 내지 250 ㎛의 범위 내의 두께를 갖는다. 50 ㎛의 베이스 시트의 두께가 특히 선호된다. 예를 들어, 베이스 시트는, 50 ㎛의 두께를 갖는 폴리에틸렌 테레프탈레이트(PET) 필름일 수도 있다.
보호 시팅은, 30 내지 800 ㎛, 바람직하게는 50 내지 700 ㎛, 더 바람직하게는 80 내지 600 ㎛ 그리고 더욱 더 바람직하게는 100 내지 500 ㎛의 범위 내의, 존재하는 경우 베이스 시트의 두께를 제외한, 두께를 가질 수도 있다.
본 발명은, 제2 양태에 따라, 웨이퍼를 프로세싱함에 있에서의 사용을 위한 보호 시팅을 추가로 제공한다. 보호 시팅은, 보호 필름 및 그 보호 필름의 후방 표면에 부착되는 쿠셔닝 층을 포함한다. 보호 시팅은, 보호 시팅의 전체 전방 표면 상에 그리고 전체 후방 표면 상에, 접착제가 제공되지 않도록 구성된다.
따라서, 보호 시팅의 전체 전방 표면 및 전체 후방 표면에는 접착제가 없다.
보호 시팅은, 일면, 즉, 전방 면 상에, 복수의 디바이스들을 갖는 디바이스 영역을 갖는 웨이퍼를 프로세싱하는 데 사용되도록 구성된다. 보호 시팅은 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 웨이퍼를 프로세싱하는 데 사용될 수 있다.
제2 양태의 보호 시팅은 제1 양태에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 기술적 효과들 및 이점들을 제공한다. 특히, 예를 들어, 접착 층의 접착력 또는 디바이스들 상의 접착제 잔류물들로 인한, 디바이스 영역에 형성된 디바이스들의 임의의 가능한 오염 또는 이들에 대한 손상이 제거될 수 있다.
따라서, 보호 시팅은 웨이퍼의 신뢰성있고 효율적인 프로세싱을 가능하게 하고, 웨이퍼에 대한, 특히, 디바이스 영역에 형성된 디바이스들에 대한 임의의 오염 및 손상 위험이 최소화되게 한다.
웨이퍼는 상기에 상세히 설명된 속성들, 특성들 및 특징들을 가질 수도 있다.
웨이퍼의 사이즈 및 형상은 특별히 제한되지 않는다. 웨이퍼는, 반도체 사이즈의 웨이퍼 또는 상이한 사이즈 및/또는 형상을 갖는 웨이퍼일 수도 있다.
그에 대한 상면도에서, 웨이퍼는, 예를 들어, 원형 형상, 계란형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호 시팅은 임의의 타입의 형상을 가질 수도 있다. 그에 대한 상면도에서, 보호 시팅은, 예를 들어, 원형 형상, 계란형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
보호 시팅은 웨이퍼와 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다.
보호 시팅은 웨이퍼의 디바이스 영역과 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다. 예를 들어, 보호 시팅은 디바이스 영역의 외경과 실질적으로 동일한 외경을 가질 수도 있고, 보호 시팅은 웨이퍼의 디바이스 영역과 실질적으로 동일한 형상 또는 동일한 형상을 가질 수도 있다.
웨이퍼는, 그의 전방 면 상에, 디바이스들을 갖고 있지 않고 디바이스 영역 주위에 형성되는 주변 마진 영역을 가질 수도 있다.
웨이퍼는, 예를 들어, 반도체 웨이퍼, 유리 웨이퍼, 사파이어 웨이퍼, 세라믹 웨이퍼, 예컨대 알루미나(Al2O3) 세라믹 웨이퍼, 석영 웨이퍼, 지르코니아 웨이퍼, PZT(리드 지르코네이트 티타네이트) 웨이퍼, 폴리카보네이트 웨이퍼, 금속(예를 들어, 구리, 철, 스테인리스 스틸, 알루미늄 등) 또는 금속화된 재료 웨이퍼, 페라이트 웨이퍼, 광학 결정 재료 웨이퍼, 수지, 예를 들어, 에폭시 수지, 코팅된 또는 몰딩된 웨이퍼 또는 등일 수도 있다.
특히, 웨이퍼는, 예를 들어, Si 웨이퍼, GaAs 웨이퍼, GaN 웨이퍼, GaP 웨이퍼, InAs 웨이퍼, InP 웨이퍼, SiC 웨이퍼, SiN 웨이퍼, LT(리튬 탄탈레이트) 웨이퍼, LN(리튬 니오베이트) 웨이퍼 등일 수도 있다.
웨이퍼는 단일 재료로 또는 상이한 재료들, 예를 들어, 상기에 식별된 재료들 중 2개 이상의 재료들의 조합체로 이루어질 수도 있다. 예를 들어, 웨이퍼는 Si 및 유리 본딩 웨이퍼일 수도 있는데, 여기서 Si로 이루어지는 웨이퍼 요소가 유리로 이루어지는 웨이퍼 요소에 본딩된다.
보호 필름은, 상기에 상세히 설명된 속성들, 특성들 및 특징들을 가질 수도 있다.
쿠셔닝 층은, 상기에 상세히 설명된 속성들, 특성들 및 특징들을 가질 수도 있다.
보호 시팅은, 상기에 상세히 설명된 바와 같이, 베이스 시트를 더 포함할 수도 있다.
보호 시팅은, 웨이퍼의 외경보다 더 큰 외경을 가질 수도 있다.
보호 시팅은, 웨이퍼의 외경보다 더 작은 외경을 가질 수도 있다.
보호 시팅은, 웨이퍼의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
보호 시팅은, 디바이스 영역의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
보호 필름 및/또는 쿠셔닝 층은, 웨이퍼의 외경보다 더 큰 외경을 가질 수도 있다.
보호 필름 및/또는 쿠셔닝 층은, 웨이퍼의 외경보다 더 작은 외경을 가질 수도 있다.
보호 필름 및/또는 쿠셔닝 층은, 웨이퍼의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
보호 필름 및/또는 쿠셔닝 층은, 디바이스 영역의 외경과 실질적으로 동일한 외경을 가질 수도 있다.
본 발명은, 제3 양태에 따라, 반도체 사이즈의 환형 프레임 및 제1 양태의 보호 시팅을 포함하는, 반도체 사이즈의 웨이퍼에 대한 핸들링 시스템을 추가로 제공한다. 보호 시팅은 실질적으로 환형의 접착 층을 통해 환형 프레임에 부착되어 환형 프레임의 중앙 개구가 보호 시팅에 의해 폐쇄된다.
반도체 사이즈의 웨이퍼, 반도체 사이즈의 환형 프레임 및 제1 양태의 보호 시팅은 상기에 상세히 설명되었다.
특히, 상기에 상세히 설명된 바와 같이, 실질적으로 환형의 접착 층은 연속 접착 층일 수도 있다. 대안적으로, 실질적으로 환형의 접착 층은 불연속 접착 층일 수도 있다. 특히, 실질적으로 환형의 접착 층에서, 접착제는, 점선 형태, 예를 들어, 직선 및/또는 곡선 스트라이프들을 갖는 스트라이프 형태 등과 같은 불연속 형태로 제공될 수도 있다.
본 발명은, 제4 양태에 따라, 일면 상에 복수의 디바이스들을 갖는 디바이스 영역을 갖는 반도체 사이즈의 웨이퍼, 및 제1 양태의 보호 시팅을 포함하는 조합체를 추가로 제공한다. 보호 시팅은 반도체 사이즈의 웨이퍼의 일면에 부착되어, 반도체 사이즈의 웨이퍼가 보호 시팅의 중앙 영역에 배열되고 보호 필름의 후방 표면에 반대되는 보호 필름의 전방 표면이 반도체 사이즈의 웨이퍼의 일면과 직접 접촉한다.
반도체 사이즈의 웨이퍼 및 제1 양태의 보호 시팅은 상기에 상세히 설명되었다.
본 발명은, 제5 양태에 따라, 일면 상에 복수의 디바이스들을 갖는 디바이스 영역을 갖는 웨이퍼, 및 제2 양태의 보호 시팅을 포함하는 조합체를 추가로 제공한다. 보호 시팅은 웨이퍼의 일면에 부착되어, 보호 필름의 후방 표면에 반대되는 보호 필름의 전방 표면이 웨이퍼의 일면과 직접 접촉한다.
웨이퍼 및 제2 양태의 보호 시팅은 상기에 상세히 설명되었다.
이하, 본 발명의 비제한적인 예들이 도면들을 참조하여 설명된다:
도 1은 본 발명의 보호 시팅을 사용하여 프로세싱될 웨이퍼를 도시하는 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 보호 시팅을 도시하는 단면도이다.
도 3은 도 2에 도시된 제1 실시예에 따른 보호 시팅을 도 1에 도시된 웨이퍼에 제공하는 단계를 예시하는 단면도이다.
도 4는 제1 실시예에 따른 보호 시팅을 웨이퍼에 제공하는 단계를 예시하는 사시도이다.
도 5는 제1 실시예에 따른 보호 시팅을 웨이퍼에 부착하는 단계를 예시하는 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 보호 시팅 및 환형 프레임을 도시하는 단면도이다.
도 7은 도 6에 도시된 제2 실시예에 따른 보호 시팅을 도 1에 도시된 웨이퍼에 부착하는 단계를 예시하는 단면도이다.
도 8은, 본 발명의 제3 실시예에 따른 보호 시팅을, 그것이 도 1에 도시된 웨이퍼에 부착된 상태에서 도시하는 단면도이다.
도 9는 제3 실시예에 따른 보호 시팅의 일부분을 절단하는 단계를 예시하는 단면도이다.
도 10은 도 9에 예시된 보호 시팅의 일부분을 절단하는 단계의 결과를 도시하는 단면도이다.
도 11은 제3 실시예에 따른 보호 시팅의 일부분을 절단한 후에 웨이퍼 후방 면을 연삭하는 단계의 결과를 도시하는 단면도이다.
도 12는 제3 실시예에 따른 보호 시팅의 일부분을 절단하기 전에 웨이퍼 후방 면을 연삭하는 단계의 결과를 도시하는 단면도이다.
도 13은 웨이퍼 후방 면을 연삭한 후에 제3 실시예에 따른 보호 시팅의 일부분을 절단하는 단계를 예시하는 단면도이다.
도 14는 도 13에 예시된 보호 시팅의 일부분을 절단하는 단계의 결과를 도시하는 단면도이다.
도 15는, 본 발명의 제4 실시예에 따른 보호 시팅을, 그것이 도 1에 도시된 웨이퍼에 부착된 상태에서 도시하는 단면도이다.
도 16은, 본 발명의 제5 실시예에 따른 보호 시팅을, 그것이 도 1에 도시된 웨이퍼에 부착된 상태에서 도시하는 단면도이다.
도 17은 제5 실시예에 따른 보호 시팅이 부착되는 전방 면에 대한 웨이퍼의 후방 면을 연삭하는 단계의 결과를 도시하는 단면도이다.
이제, 본 발명의 선호되는 실시예들이 첨부 도면들을 참조하여 설명될 것이다. 선호되는 실시예들은 웨이퍼(W)를 프로세싱함에 있어서의 사용을 위한 보호 시팅들, 웨이퍼(W)에 대한 위한 핸들링 시스템들, 및 웨이퍼(W)와 보호 시팅들의 조합체들에 관한 것이다.
웨이퍼(W)는, 예를 들어, 그의 전방 면(1)의 표면 상에 형성된 MEMS 디바이스들을 갖는 MEMS 웨이퍼일 수 있다(도 1 참조). 그러나, 웨이퍼(W)는 MEMS 웨이퍼에 제한되지 않고, 또한, 바람직하게는 고체 촬상 디바이스들로서, 그의 전방 면(1) 상에 형성된 CMOS 디바이스들을 갖는 CMOS 웨이퍼, 또는 전방 면(1) 상에 다른 타입들의 디바이스들을 갖는 웨이퍼일 수도 있다.
웨이퍼(W)는 반도체, 예를 들어, 실리콘으로 이루어질 수도 있다. 그러한 실리콘 웨이퍼(W)는 실리콘 기판 상에 IC(집적 회로(integrated circuit))들 및 LSI(대규모 집적 회로(large scale integration))들과 같은 디바이스들을 포함할 수 있다. 대안적으로, 웨이퍼는, 예를 들어, 세라믹, 유리 또는 사파이어의 무기 재료 기판 상에, LED(발광 다이오드(light emitting diode))들과 같은 광학 디바이스들을 형성함으로써 구성되는 광학 디바이스 웨이퍼일 수도 있다. 웨이퍼(W)는 이에 제한되지 않고 임의의 다른 방식으로 형성될 수 있다. 게다가, 상술된 예시적인 웨이퍼 설계들의 조합도 또한 가능하다.
웨이퍼(W)는 연삭하기 전에 ㎛ 범위 내, 바람직하게는 625 내지 925 ㎛의 범위 내의 두께를 가질 수 있다.
웨이퍼(W)는 바람직하게는 원형 형상을 나타낸다. 그러나, 웨이퍼(W)의 형상은 특별히 제한되지 않는다. 다른 실시예들에서, 웨이퍼(W)는, 예를 들어, 계란형 형상, 타원형 형상 또는 직사각형 형상 또는 정사각형 형상과 같은 다각형 형상을 가질 수도 있다.
웨이퍼(W)에는 그의 전방 면(1) 상에 형성된, 스트리트(street)들이라고 불리는, 복수의 교차 분할 라인들(11)(도 4 참조)이 제공되어, 그에 의해, 웨이퍼(W)를, 이전에 설명된 것들과 같은 디바이스들(7)이 각각 형성된 복수의 직사각형 구역들로 구획한다. 이들 디바이스들(7)은 웨이퍼(W)의 디바이스 영역(2)에 형성된다. 원형 웨이퍼(W)의 경우에, 이 디바이스 영역(2)은 바람직하게는 원형이고 웨이퍼(W)의 외원주와 동심으로 배열된다.
본 실시예에서, 디바이스 영역(2)은, 도 1, 도 3 및 도 4에 개략적으로 도시된 바와 같이, 환형 주변 마진 영역(3)에 의해 둘러싸여 있다. 이 주변 마진 영역(3)에는, 디바이스들이 형성되지 않는다. 주변 마진 영역(3)은 바람직하게는 디바이스 영역(2) 및/또는 웨이퍼(W)의 외원주와 동심으로 배열된다. 주변 마진 영역(3)의 반경 방향 연장부는 mm 범위 그리고 바람직하게는 1 내지 3 mm의 범위 내에 있을 수 있다.
디바이스 영역(2)에는, 예를 들어, 도 1 및 도 3에 개략적으로 도시된 바와 같이, 웨이퍼(W)의 평면 표면으로부터 돌출된 복수의 돌출부들(14)이 형성된다. 돌출부들(14)은, 예를 들어, 분리된 칩들 또는 다이들에서의 디바이스 영역(2)의 디바이스들(7)과의 전기적 접촉을 확립하기 위한 범프들일 수도 있다. 웨이퍼(W)의 두께 방향으로의 돌출부들(14)의 높이는 20 내지 500 ㎛의 범위 내에 있을 수도 있다.
다음에는, 본 발명의 제1 실시예에 따른 보호 시팅(10)이 도 1 내지 도 5를 참조하여 설명될 것이다.
도 1은 본 발명의 제1 실시예에 따른 보호 시팅(10)을 사용하여 프로세싱될 웨이퍼(W)의 단면도를 도시한다. 도 2는 제1 실시예에 따른 보호 시팅(10)의 단면도를 도시한다. 도 3 및 도 4는 보호 시팅(10)을 웨이퍼(W)에 제공하는 단계를 예시한다. 도 5는 보호 시팅(10)을 웨이퍼(W)에 부착하는 단계를 예시한다.
보호 시팅(10)은, 보호 필름(4) 및 그 보호 필름(4)의 후방 표면(4b)에 부착되는 쿠셔닝 층(8)을 포함한다(도 2 참조). 쿠셔닝 층(8)의 전방 표면(8a)은 보호 필름(4)의 후방 표면(4b)과 직접 접촉한다. 보호 시팅(10)은, 보호 시팅(10)의 전방 표면을 구성하는 보호 필름(4)의 전체 전방 표면(4a) 상에, 그리고 보호 시팅(10)의 후방 표면을 구성하는 쿠셔닝 층(8)의 전체 후방 표면(8b) 상에, 접착제가 제공되지 않도록 구성된다. 따라서, 보호 필름(4)의 전방 표면(4a) 및 쿠셔닝 층(8)의 후방 표면(8b)에는 접착제가 없다.
보호 시팅(10)은 웨이퍼(W)와 동일한 형상, 즉, 본 실시예에서는 원형 형상을 실질적으로 가지며, 그에 동심으로 부착된다(도 3 내지 도 5 참조). 보호 시팅(10)의 직경은, 도 4 및 도 5에 개략적으로 도시된 바와 같이, 웨이퍼(W)의 직경과 대략 동일하다.
보호 필름(4)은 폴리올레핀으로 이루어진다. 예를 들어, 보호 필름(4)은 폴리에틸렌(PE) 또는 폴리프로필렌(PP)으로 이루어질 수도 있다. 보호 필름(4)은 5 내지 200 ㎛, 바람직하게는 80 내지 150 ㎛의 범위 내의 두께를 가질 수도 있다. 예를 들어, 보호 필름(4)은 80 ㎛의 두께를 가질 수도 있다.
쿠셔닝 층(8)은 수지, 접착제, 겔 등으로 형성될 수도 있다. 쿠셔닝 층(8)은 20 내지 500 ㎛의 범위 내의 두께를 가질 수도 있다.
쿠셔닝 층(8)은 UV 방사선, 열, 전기장 및/또는 화학 작용제와 같은 외부 자극에 의해 경화가능할 수도 있다. 이 경우에, 쿠셔닝 층(8)은 그에 대한 외부 자극의 인가 시에 적어도 어느 정도 경질화된다. 예를 들어, 쿠셔닝 층(8)은 경화성 수지, 경화성 접착제, 경화성 겔 등으로 형성될 수도 있다.
본 실시예에서 쿠셔닝 층(8)으로서의 사용을 위한 UV 경화성 수지들의 선호되는 예들은 DISCO Corporation에 의한 ResiFlat 및 DENKA에 의한 TEMPLOC이다.
보호 시팅(10)은, 돌출부들(14)을 포함하는, 디바이스 영역(2)에 형성된 디바이스들(7)을 커버하여, 따라서 손상 또는 오염에 대해 디바이스들(7)을 보호하도록 구성된다(도 4 및 도 5 참조). 추가로, 보호 시팅(10)은, 아래에 상세히 설명되는 바와 같이, 웨이퍼(W)의 후속 프로세싱에서, 예를 들어, 후속 연삭 단계에서 쿠션으로서 작용한다.
웨이퍼(W) 상의 디바이스들(7)을 커버하기 위한 보호 시팅(10)은, 도 3에서 화살표로 표시된 바와 같이, 웨이퍼(W)의 전방 면(1)에 제공된다. 구체적으로는, 보호 시팅(10)은 보호 필름(4)의 전방 표면(4a)이 웨이퍼 전방 면(1)과 직접 접촉하도록 웨이퍼(W)의 전방 면(1)에 제공된다. 따라서, 보호 필름(4)의 전방 표면(4a)과 웨이퍼(W)의 전방 면(1) 사이에 재료, 특히, 접착제가 존재하지 않는다(도 3 내지 도 5 참조).
보호 시팅(10)을 웨이퍼(W)의 전방 면(1)에 제공한 후에, 보호 필름(4)이 가열되어, 보호 필름(4), 그리고 따라서 전체 보호 시팅(10)이 웨이퍼 전방 면(1)에 부착된다.
특히, 보호 시팅(10)이 제공된 웨이퍼(W)는 척 테이블(20) 상에 배치될 수도 있고(도 5 참조) 척 테이블(20)은, 예를 들어, 60 ℃ 내지 150 ℃의 범위 내의 온도로 가열될 수도 있다. 특히 바람직하게는, 척 테이블(20)은 대략 100 ℃의 온도로 가열된다. 척 테이블(20)은, 예를 들어, 1 분 내지 10 분의 범위 내의 지속기간에 걸쳐 가열될 수도 있다.
추가로, 도 5에 도시된 바와 같이, 롤러(30)에 의해, 보호 시팅(10)의 후방 표면, 즉, 쿠셔닝 층(8)의 후방 표면(8b)에 압력이 인가된다. 롤러(30)는, 도 5에서 화살표로 표시된 바와 같이, 쿠셔닝 층(8)의 후방 표면(8b)을 따라 이동되어, 웨이퍼(W)의 전방 면(1)에 대해 보호 시팅(10)을 가압한다.
롤러(30)는 가열된 롤러일 수도 있다. 가열된 척 테이블(20)을 통해 보호 필름(4)을 가열하는 것에 부가적으로, 또는 그에 대한 대안으로서, 가열된 롤러(30)에 의해 쿠셔닝 층(8)을 통해 보호 필름(4)에 열이 인가될 수도 있다.
대안적으로 또는 부가적으로, 도 8을 참조하여 제3 실시예에 대해 아래에 상세히 설명되는 바와 같이, 2개의 평행한 가압 플레이트들을 사용함으로써 쿠셔닝 층(8)의 후방 표면(8b)에 압력이 인가될 수도 있다.
가열된 척 테이블(20) 및/또는 가열된 롤러(30)를 사용하여 보호 필름(4)을 가열함으로써, 보호 시팅(10)은 웨이퍼(W)의 전방 면(1)에 부착된다.
구체적으로는, 보호 시팅(10)을 웨이퍼(W) 상의 그의 포지션에 유지하는, 보호 필름(4)과 웨이퍼(W) 사이의 부착력이 가열 프로세스를 통해 생성된다. 특히, 보호 필름(4)을 가열함으로써, 보호 필름(4)과 웨이퍼(W) 사이에 폼 피트 및/또는 재료 본드가 형성된다.
쿠셔닝 층(8)의 후방 표면(8b)에 압력을 인가함으로써, 보호 필름(4)의 전방 표면(4a)이 웨이퍼(W)의 전방 면(1)에 대해 가압된다. 따라서, 보호 시팅(10)이 웨이퍼(W)에 신뢰성있게 부착된다는 것이 특히 효율적으로 보장될 수 있다.
보호 시팅(10)의 부착된 상태에서, 웨이퍼(W)의 평면 표면으로부터 돌출된 돌출부들(14)은, 도 5에 개략적으로 도시된 바와 같이, 보호 시팅(10)에 완전히 매립된다.
웨이퍼(W) 및 그에 부착된 보호 시팅(10)은 본 발명의 실시예에 따른 조합체를 형성한다.
쿠셔닝 층(8)이 외부 자극에 의해 경화가능한 경우, 보호 시팅(10)을 웨이퍼(W)의 전방 면(1)에 제공한 후에, 쿠셔닝 층(8)을 경화시키도록 외부 자극이 쿠셔닝 층(8)에 인가될 수도 있다. 외부 자극은 보호 시팅(10)을 웨이퍼 전방 면(1)에 부착한 후에 쿠셔닝 층(8)에 인가될 수도 있다.
외부 자극은 웨이퍼 후방 면(6)을 프로세싱, 예를 들어, 연삭하기 전에 쿠셔닝 층(8)에 인가될 수도 있다. 이러한 방식으로, 프로세싱 동안의 웨이퍼(W)의 보호 및 프로세싱 정확도가 추가로 개선될 수 있다.
보호 시팅(10)을 웨이퍼(W)의 전방 면(1)에 부착한 후에, 웨이퍼(W)의 전방 면(1)에 반대되는, 웨이퍼(W)의 후방 면(6)(도 1, 도 3 및 도 4 참조)이 프로세싱된다. 웨이퍼(W)의 후방 면(6)은 연삭 및/또는 폴리싱 및/또는 에칭 및/또는 절단에 의해 프로세싱될 수도 있다. 특히 바람직하게는, 웨이퍼(W)의 후방 면(6)은 연삭에 의해 프로세싱된다.
특히, 보호 시팅(10)이 부착된 웨이퍼(W)는 척 테이블(20)로부터 제거되고 회전될 수도 있어서, 웨이퍼 후방 면(6)이 상향으로 향하도록 한다. 이에 후속하여, 예를 들어, 연삭에 의한, 웨이퍼 후방 면(6)의 프로세싱이 수행될 수도 있다. 그러한 연삭 단계는 도 11을 참조하여 본 발명의 보호 시팅의 제3 실시예에 대해 아래에 상세히 설명된다.
웨이퍼(W)의 후방 면(6)을 프로세싱, 예컨대 연삭하는 동안, 웨이퍼(W)는 척 테이블과 같은 지지체(도시되지 않음) 상에 배치될 수 있어서, 쿠셔닝 층(8)의 후방 표면(8b)이 지지체의 상부 표면과 접촉한다. 보호 시팅(10)은 웨이퍼 프로세싱 동안 웨이퍼(W), 특히, 디바이스들(7) 및 돌출부들(14)을 임의의 손상으로부터 신뢰성있게 보호한다.
웨이퍼(W)의 후방 면(6)이 연삭된 후에, 개별 칩들 또는 다이들(도시되지 않음)을 획득하도록 웨이퍼(W)가 분할 라인들(11)을 따라 절단될 수도 있다.
예를 들어, 보호 시팅(10)은 웨이퍼(W)로부터 그의 후방 면(6)을 연삭한 후에 제거, 예를 들어, 박리될 수도 있다. 이 제거 프로세스는, 예를 들어, 보호 필름(4)을 웨이퍼(W)로부터 제거하기 전에 그리고/또는 그 동안 보호 필름(4)을 가열함으로써 용이해질 수도 있다.
이에 후속하여, 웨이퍼(W)가 분할 라인들(11)을 따라 그의 전방 면(1)으로부터 절단할 수도 있다. 이러한 방식으로, 서로 완전히 분리되는 칩들 또는 다이들이 획득된다. 웨이퍼(W)의 절단은, 예를 들어, 블레이드 또는 소(saw)를 사용하는 기계적 절단, 및/또는 레이저에 의한 절단 및/또는 플라즈마에 의한 절단에 의해 수행될 수도 있다.
특히, 레이저에 의한 절단은, 예를 들어, 삭마 레이저 절단에 의해 그리고/또는 스텔스 레이저 절단에 의해, 즉, 레이저 빔의 인가에 의해 웨이퍼(W) 내에 변경된 영역들을 형성함으로써, 그리고/또는 레이저 빔의 인가에 의해 웨이퍼(W)에 복수의 홀 구역들을 형성함으로써, 수행될 수도 있다. 이들 홀 구역들 각각은, 변경된 구역 및 그 변경된 구역에서의 웨이퍼(W)의 표면에 개방된 공간으로 구성될 수도 있다.
절단 단계에서 칩들 또는 다이들이 서로 완전히 분리된 후에, 예를 들어, 픽업 디바이스(도시되지 않음)를 사용함으로써, 이들이 픽업될 수 있다. 픽업 프로세스를 용이하게 하기 위해, 개별 칩들 또는 다이들 사이의 이격이 픽업 프로세스 이전에 증가될 수 있다.
다음에는, 본 발명의 제2 실시예에 따른 보호 시팅(110)이 도 6 및 도 7을 참조하여 설명될 것이다.
제2 실시예에 따른 보호 시팅(110)은 보호 시팅(110)의 직경이 웨이퍼(W)의 외경보다 더 크다는 점과 실질적으로 환형의 접착 층(42)이 보호 필름(4)의 전방 표면(4a)의 외주부에 제공된다는 점에서, 제1 실시예에 따른 보호 시팅(10)과 상이하다. 제2 실시예의 설명에서, 제1 실시예의 요소들과 실질적으로 동일한 요소들은 동일한 참조 기호들로 표기되고 그의 반복된 상세한 설명은 생략된다.
실질적으로 환형의 접착 층(42)은 연속 접착 층일 수도 있다. 대안적으로, 실질적으로 환형의 접착 층(42)은 불연속 접착 층일 수도 있다. 특히, 실질적으로 환형의 접착 층(42)에서, 접착제는, 점선 형태, 예를 들어, 직선 및/또는 곡선 스트라이프들을 갖는 스트라이프 형태 등과 같은 불연속 형태로 제공될 수도 있다.
도 6은 환형 프레임(40)에의 보호 시팅(110)의 부착 이전의 보호 시팅(110) 및 환형 프레임(40)을 도시한다. 본 실시예에서, 웨이퍼(W)는 반도체 사이즈의 웨이퍼이고 환형 프레임(40)은 반도체 사이즈의 환형 프레임이다.
웨이퍼(W)를 프로세싱함에 있어서 제2 실시예에 따른 보호 시팅(110)을 사용할 때, 보호 시팅(110)의 외주부는 실질적으로 환형의 접착 층(42)을 통해 환형 프레임(40)에 부착된다(도 7 참조). 접착 층(42)은 보호 필름(4)과 환형 프레임(40) 사이에 배열된다. 보호 시팅(110) 및 환형 프레임(40)의 부착 상태는 도 7에 예시되어 있다.
특히, 보호 시팅(110)의 외주부는 환형 프레임(40)에 부착되어 보호 시팅(110)은 환형 프레임(40)의 중앙 개구를 폐쇄한다. 환형 프레임(40) 및 그에 부착된 보호 시팅(110)은 본 발명의 실시예에 따른 핸들링 시스템을 형성한다.
실질적으로 환형의 접착 층(42)은 그의 내경이 반도체 사이즈의 환형 프레임(40)의 내경과 실질적으로 동일하도록 구성된다(도 7 참조). 보호 시팅(110)의 중앙 영역에서는, 보호 시팅(110)의 전방 표면, 즉, 보호 필름(4)의 전방 표면(4a)에 접착제가 제공되지 않는다. 보호 시팅(110)의 중앙 영역은, 도 7에 도시된 바와 같이, 반도체 사이즈의 웨이퍼(W)의 외경보다 더 큰 외경을 갖는다. 추가로, 보호 시팅(110)의 후방 표면, 즉, 쿠셔닝 층(8)의 후방 표면(8b)에 접착제가 제공되지 않는다. 따라서, 보호 시팅(110)의 전체 후방 표면에는 접착제가 없다.
보호 시팅(110)은 웨이퍼(W)의 전방 면(1)에 제공되어, 웨이퍼(W)가 보호 시팅(110)의 중앙 영역에 배열되고 보호 필름(4)의 전방 표면(4a)이 웨이퍼 전방 면(1)과 직접 접촉한다(도 7 참조). 따라서, 보호 필름(4)의 전방 표면(4a)과 웨이퍼(W)의 전방 면(1) 사이에 재료, 특히, 접착제가 존재하지 않는다.
본 실시예에서, 보호 필름(4)의 외주부를 환형 프레임(40)에 부착하는 단계는 바람직하게는 보호 시팅(110)을 웨이퍼(W)에 제공하기 전에 수행된다. 이러한 방식으로, 보호 시팅(110)을 웨이퍼(W)에 제공하는 단계는, 예를 들어, 웨이퍼(W)를 핸들링 및 이송하기 위한 환형 프레임(40)을 사용하여, 추가로 용이해질 수 있다.
보호 시팅(110)을 웨이퍼(W)에 제공한 후에, 열 및 압력이 도 5를 참조하여 제1 실시예에 대해 상기에 상세히 설명된 것과 동일한 방식으로 보호 시팅(110)에 제공되어, 그에 의해 보호 시팅(110)을 웨이퍼(W)에 부착한다(도 7 참조).
웨이퍼(W) 및 그에 부착된 보호 시팅(110)은 본 발명의 실시예에 따른 조합체를 구성한다.
상기에 상세히 설명된 바와 같이, 보호 시팅(110)에, 특히, 그의 중앙 영역에 부착되는 웨이퍼(W)는 보호 시팅(110)을 통해 환형 프레임(40)에 의해 유지된다. 따라서, 웨이퍼(W), 보호 시팅(110) 및 환형 프레임(40)을 포함하는 웨이퍼 유닛이 형성되어, 웨이퍼(W)의 프로세싱, 핸들링 및/또는 이송을 용이하게 한다(도 7 참조).
보호 시팅(110)을 웨이퍼(W)에 부착한 후에, 웨이퍼(W)는 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 프로세싱될 수도 있다.
다음에는, 본 발명의 제3 실시예에 따른 보호 시팅(210)이 도 8 내지 도 14를 참조하여 설명될 것이다.
제3 실시예에 따른 보호 시팅(210)은 쿠셔닝 층(8)이 보호 필름(4)보다 더 작은 직경을 갖는다는 점과 베이스 시트(9)가 쿠셔닝 층(8)의 후방 표면(8b) 상에 제공된다는 점에서 제2 실시예에 따른 보호 시팅(110)과 상이하다(예를 들어, 도 8 참조). 제3 실시예의 설명에서, 이전 실시예들의 요소들과 실질적으로 동일한 요소들은 동일한 참조 기호들로 표기되고 그의 반복된 상세한 설명은 생략된다.
도 8은, 제3 실시예에 따른 보호 시팅(210)을, 그것이 반도체 사이즈의 웨이퍼(W)에 부착된 상태에서 도시한다. 도 8에 표시된 바와 같이, 돌출부들(14)로부터 유래하는 웨이퍼 토포그래피는 보호 필름(4)에 의해 완전히 흡수되지 않는다. 따라서, 보호 필름(4)의 후방 표면(4b) 상에 표면 불균일성이 생성된다. 그러한 표면 불균일성은, 비교적 큰 높이들을 갖는 돌출부들(14)의 경우에 발생할 수도 있다. 그러나, 보호 필름(4)의 이 표면 불균일성은 쿠셔닝 층(8)에 의해 흡수되어, 돌출부들(14)이 보호 필름(4) 및 쿠셔닝 층(8)에 완전히 매립된다.
베이스 시트(9)는 쿠셔닝 층(8)의 후방 표면(8b)에 부착되어, 베이스 시트(9)의 전방 표면이 쿠셔닝 층(8)의 후방 표면(8b)과 직접 접촉한다. 본 실시예에서, 베이스 시트(9)의 후방 표면(9b)은 보호 시팅(210)의 후방 표면을 형성한다.
베이스 시트(9)의 재료는 특별히 제한되지 않는다.
베이스 시트(9)는, 예를 들어, 폴리머 재료, 예를 들어, 폴리비닐 클로라이드(PVC) 또는 에틸렌 비닐 아세테이트(EVA)와 같은 연질 또는 유연성 재료로 이루어질 수도 있다.
대안적으로, 베이스 시트(9)는 폴리에틸렌 테레프탈레이트(PET) 및/또는 실리콘 및/또는 유리 및/또는 스테인리스 스틸(SUS)과 같은 강성 또는 경질 재료로 이루어질 수도 있다.
예를 들어, 베이스 시트(9)가 폴리에틸렌 테레프탈레이트(PET) 또는 유리로 이루어지고 쿠셔닝 층(8)이 외부 자극에 의해 경화가능한 경우, 쿠셔닝 층(8)은, 폴리에틸렌 테레프탈레이트(PET) 또는 유리를 통해 투과가능한 방사선, 예를 들어, UV 방사선으로 경화될 수도 있다. 베이스 시트(9)가 실리콘 또는 스테인리스 스틸(SUS)로 이루어지는 경우, 비용 효율적인 베이스 시트(9)가 제공된다.
또한, 베이스 시트(9)는 상기에 리스팅된 재료들의 조합체로 형성될 수도 있다.
베이스 시트(9)는 30 내지 1500 ㎛, 바람직하게는 40 내지 1200 ㎛ 그리고 더 바람직하게는 50 내지 1000 ㎛의 범위 내의 두께를 가질 수도 있다. 특히 바람직하게는, 베이스 시트(9)는 30 내지 250 ㎛의 범위 내의 두께를 갖는다. 50 ㎛의 베이스 시트(9)의 두께가 특히 선호된다. 예를 들어, 베이스 시트(9)는, 50 ㎛의 두께를 갖는 폴리에틸렌 테레프탈레이트(PET) 필름일 수도 있다.
베이스 시트(9) 및 쿠셔닝 층(8)은 각각 실질적으로 원형 형상을 갖는다. 베이스 시트(9) 및 쿠셔닝 층(8)의 직경들은 서로 실질적으로 동일하고 반도체 사이즈의 웨이퍼(W)의 직경보다 더 크다. 베이스 시트(9) 및 쿠셔닝 층(8)의 직경들은 보호 필름(4)의 직경보다 더 작다.
따라서, 보호 시팅(210)은 베이스 시트(9), 쿠셔닝 층(8) 및 보호 필름(4)을 포함한다. 보호 시팅(210)의 중앙 영역에서는, 제2 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로, 보호 시팅(210)의 전방 표면, 즉, 보호 필름(4)의 전방 표면(4a)에 접착제가 제공되지 않는다. 보호 시팅(210)의 중앙 영역은, 도 8에 도시된 바와 같이, 반도체 사이즈의 웨이퍼(W)의 외경보다 더 큰 외경을 갖는다. 추가로, 보호 시팅(210)의 후방 표면, 즉, 베이스 시트(9)의 후방 표면(9b)에 접착제가 제공되지 않는다. 따라서, 보호 시팅(210)의 전체 후방 표면에는 접착제가 없다.
환형 프레임(40) 및 그에 부착된 보호 시팅(210)은 본 발명의 실시예에 따른 핸들링 시스템을 형성한다(도 8 참조).
보호 시팅(210)은 웨이퍼(W)의 전방 면(1)에 제공되어, 웨이퍼(W)가 보호 시팅(210)의 중앙 영역에 배열되고 보호 필름(4)의 전방 표면(4a)이 웨이퍼 전방 면(1)과 직접 접촉한다(도 8 참조). 따라서, 보호 필름(4)의 전방 표면(4a)과 웨이퍼(W)의 전방 면(1) 사이에 재료, 특히, 접착제가 존재하지 않는다.
이에 후속하여, 보호 시팅(210)이 웨이퍼(W)의 전방 면(1)에 부착하도록 보호 필름(4)이 가열된다. 보호 필름(4)은 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로, 즉, 가열된 척 테이블(20)에 의해 가열될 수도 있다(도 8 참조).
추가로, 본 실시예에서는, 2개의 평행한 가압 플레이트들을 사용함으로써 베이스 시트(9)의 후방 표면(9b)에 압력이 인가된다. 압력 인가 프로세스에서, 하나의 플레이트는 베이스 시트(9)의 후방 표면(9b)에 대해 가압되고 다른 플레이트는 웨이퍼(W)의 후방 면(6)에 대해 가압된다. 이러한 방식으로, 베이스 시트(9)의 후방 표면(9b)이, 도 8에서 파선 화살표들로 표시된 바와 같이, 웨이퍼 후방 면(6)에 실질적으로 평행하다는 것이 보장될 수 있다.
가압 플레이트들은 가열된 가압 플레이트들일 수도 있어서, 보호 필름(4)이 웨이퍼(W)를 통해 그리고/또는 베이스 시트(9) 및 쿠셔닝 층(8)을 통해 가압 프로세스 동안 가열되게 한다. 이 가열 프로세스는 가열된 척 테이블(20)에 의해 보호 필름(4)을 가열하는 것에 부가적하여 또는 그에 대한 대안으로서 수행될 수도 있다.
웨이퍼(W) 및 그에 부착된 보호 시팅(210)은 본 발명의 실시예에 따른 조합체를 형성한다.
쿠셔닝 층(8)이 외부 자극에 의해 경화가능한 경우, 외부 자극은 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 쿠셔닝 층(8)에 인가될 수도 있다.
도 9는, 도 9에서 파선들 및 화살표들로 표시된 바와 같이, 웨이퍼(W)의 원주를 초과하여 측방향으로 연장되는 보호 필름(4), 쿠셔닝 층(8) 및 베이스 시트(9)의 부분들을 절단하는 후속 단계를 예시한다. 이들 부분들은, 예를 들어, 블레이드 또는 소를 사용하는, 예를 들어, 기계적 절단, 레이저 절단 또는 플라즈마 절단에 의해 절단될 수도 있다. 이들 부분들을 절단하는 것은 후속 프로세싱 단계들에서 웨이퍼 유닛의 핸들링을 용이하게 한다.
도 10은 도 9에 예시된 절단 단계의 결과를 도시한다.
이 절단 단계 후에, 웨이퍼(W)의 후방 면(6)은, 다음에 상세히 설명되는 바와 같이, 프로세싱된다, 즉, 연삭 프로세스가 행해진다.
평면의 편평한 표면인, 베이스 시트(9)의 후방 표면(9b)은, 도 8의 척 테이블(20)과 동일할 수도 있는 척 테이블(도시되지 않음)의 상부 표면 상에 배치된다. 이에 후속하여, 웨이퍼(W)의 후방 면(6)은, 예를 들어, 대략 20 내지 100 ㎛의 범위 내의 값으로 웨이퍼 두께를 조정하기 위해 연삭된다. 두께는 칩들 또는 다이들의 최종 두께일 수 있다. 도 11은 이 연삭 단계의 결과를 도시한다.
웨이퍼(W)의 후방 면(6)의 연삭은 연삭 장치(도시되지 않음)를 사용하여 수행될 수도 있다. 연삭 장치는, 스핀들 하우징, 스핀들 하우징에 회전가능하게 수용되는 스핀들, 및 스핀들의 하부 단부에 장착되는 연삭 휠을 포함할 수도 있다. 복수의 연마 부재들이 연삭 휠의 하부 표면에 고정될 수도 있고, 여기서 각각의 연마 부재는 다이아몬드 연마 입자(diamond abrasive grain)들을 금속 본드 또는 수지 본드와 같은 본드로 고정시킴으로써 구성되는 다이아몬드 연마 부재로부터 형성될 수도 있다. 연마 부재들을 갖는 연삭 휠은, 예를 들어, 모터를 사용하여, 스핀들을 구동함으로써 고속으로 회전된다.
연삭 단계에서, 연삭 장치의 연삭 휠 및 웨이퍼 유닛을 유지하는 척 테이블이 회전되고 연삭 휠이 하강되어 연삭 휠의 연마 부재들이 웨이퍼(W)의 후방 면(6)과 접촉하게 하여, 그에 의해 후방 면(6)을 연삭한다.
연삭 장치의 척 테이블의 상부 표면 상에 배치되는 베이스 시트(9)의 평면 후방 표면(9b)은 웨이퍼(W)의 후방 면(6)과 실질적으로 평행하기 때문에(도 8 참조), 연삭 프로세스 동안 연삭 휠에 의해 웨이퍼(W)에 인가되는 압력은 웨이퍼(W)에 걸쳐 균일하고 균질하게 분포된다. 따라서, 웨이퍼(W)의 패턴 전사 또는 파손의 임의의 위험이 최소화될 수 있다. 추가로, 베이스 시트(9)의 편평하고 균일한 후방 표면(9b)과 웨이퍼(W)의 후방 면(6)의 실질적으로 평행한 정렬은, 연삭 단계가 높은 정밀도로 수행되게 하여, 따라서 연삭 후에 특히 균일하고 균질한 웨이퍼 두께를 달성한다.
웨이퍼(W)의 추가의 프로세싱, 즉, 그의 절단 및 분리된 칩들 또는 다이들의 픽업은, 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 수행될 수도 있다.
다음에는, 도 9 내지 도 11에 예시된 프로세스의 변경이 도 12 내지 도 14를 참조하여 설명될 것이다.
도 12 내지 도 14에 예시된 방법은, 보호 시팅(210)을 절단하는 단계 및 웨이퍼 후방 면(6)을 연삭하는 단계의 순서의, 도 9 내지 도 11에 예시된 방법과 상이하다.
특히, 도 12 내지 도 14에 예시된 방법에서, 웨이퍼(W)의 후방 면(6)이 먼저 연삭되는 한편, 보호 시팅(210)은 여전히 환형 프레임(40)에 부착된다. 이 연삭 단계의 결과가 도 12에 도시되어 있다. 웨이퍼 후방 면(6)은 도 11을 참조하여 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 연삭된다.
이에 후속하여, 도 13에서 파선들 및 화살표들로 표시된 바와 같이, 웨이퍼(W)의 원주를 초과하여 측방향으로 연장되는 보호 필름(4), 쿠셔닝 층(8) 및 베이스 시트(13)의 부분들이 절단된다. 이 절단 단계는 도 9를 참조하여 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 수행된다. 도 14는 도 13에 예시된 절단 단계의 결과를 도시한다.
웨이퍼(W)의 추가의 프로세싱, 즉, 그의 절단 및 분리된 칩들 또는 다이들의 픽업은, 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 수행될 수도 있다.
다음에는, 본 발명의 제4 실시예에 따른 보호 시팅(310)이 도 15를 참조하여 설명될 것이다.
제4 실시예에 따른 보호 시팅(310)은 베이스 시트(9)가 쿠셔닝 층(8)의 후방 표면(8b)에 부착된다는 점에서, 제1 실시예에 따른 보호 시팅(10)과 상이하다(예를 들어, 도 6 참조). 제4 실시예의 설명에서, 이전 실시예들의 요소들과 실질적으로 동일한 요소들은 동일한 참조 기호들로 표기되고 그의 반복된 상세한 설명은 생략된다.
베이스 시트(9)는 쿠셔닝 층(8)의 후방 표면(8b)에 부착되어, 베이스 시트(9)의 전방 표면이 쿠셔닝 층(8)의 후방 표면(8b)과 직접 접촉한다(도 15 참조). 베이스 시트(9)는, 제3 실시예에 대해 상기에 상세히 설명된 것과 동일한 속성들 및 특성들을 가질 수도 있다.
보호 필름(4), 쿠셔닝 층(8) 및 베이스 시트(9)의 직경들은 서로 실질적으로 동일하고 웨이퍼(W)의 직경과 동일하다(도 15 참조).
보호 필름(4), 쿠셔닝 층(8) 및 베이스 시트(9)는 제3 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 웨이퍼 전방 면(1)에 부착될 수도 있다.
이 부착 프로세스의 결과가 도 15에 도시되어 있다. 베이스 시트(9)의 후방 표면(9b)은, 도 15에서 파선 화살표들로 표시된 바와 같이, 웨이퍼(W)의 후방 면(6)에 실질적으로 평행하다.
이에 후속하여, 웨이퍼(W)의 후방 면(6)은 제3 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 연삭된다.
웨이퍼(W)의 추가의 프로세싱, 즉, 그의 절단 및 분리된 칩들 또는 다이들의 픽업은, 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 수행될 수도 있다.
다음에는, 본 발명의 제5 실시예에 따른 보호 시팅(410)이 도 16 및 도 17을 참조하여 설명될 것이다.
제5 실시예에 따른 보호 시팅(410)은 보호 필름(4)이 쿠셔닝 층(8)보다 더 작은 직경을 가지며 쿠셔닝 층(8)이 보호 필름(4) 위에 도달한다는 점에서, 제4 실시예에 따른 보호 시팅(310)과 상이하다. 제5 실시예의 설명에서, 이전 실시예들의 요소들과 실질적으로 동일한 요소들은 동일한 참조 기호들로 표기되고 그의 반복된 상세한 설명은 생략된다.
구체적으로는, 보호 필름(4)은 웨이퍼(W)의 디바이스 영역(2)의 직경과 실질적으로 동일한 직경을 갖는다(도 16 및 도 17 참조).
보호 시팅(410)은 제3 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 웨이퍼 전방 면(1)에 부착될 수도 있다. 이 부착 프로세스의 결과가 도 16에 도시되어 있다.
이 도면에 예시된 바와 같이, 쿠셔닝 층(8)은 보호 필름(4)의 외원주를 둘러싸고 웨이퍼 전방 면(1)과 직접 접촉한다. 이 배열은 웨이퍼 전방 면(1)에의 보호 시팅(410), 특히, 보호 필름(4)의 특히 안정적이고 강건한 부착을 제공한다. 쿠셔닝 층(8)을 경화시킴으로써 이 부착의 강도가 추가로 향상될 수도 있다.
이에 후속하여, 웨이퍼(W)의 후방 면(6)은 제3 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 연삭된다. 이 연삭 프로세스의 결과가 도 17에 도시되어 있다.
웨이퍼(W)의 추가의 프로세싱, 즉, 그의 절단 및 분리된 칩들 또는 다이들의 픽업은, 제1 실시예에 대해 상기에 상세히 설명된 것과 실질적으로 동일한 방식으로 수행될 수도 있다.

Claims (13)

  1. 반도체 사이즈의 웨이퍼(semiconductor-sized wafer)(W)를 프로세싱하는데 사용하기 위한 보호 시팅(protective sheeting)(10, 110, 210, 310, 410)으로서,
    보호 필름(4); 및
    상기 보호 필름(4)의 후방 표면(4b)에 부착되는 쿠셔닝 층(cushioning layer)(8)
    을 포함하고,
    적어도 상기 보호 시팅(10, 110, 210, 310, 410)의 중앙 영역에서는, 상기 보호 시팅(10, 110, 210, 310, 410)의 전방 표면(4a) 및 후방 표면(8b, 9b)에 접착제가 제공되지 않고, 상기 중앙 영역은, 상기 반도체 사이즈의 웨이퍼(W)의 외경(outer diameter) 이상인 외경을 가지며,
    상기 보호 시팅(10, 110, 210, 310, 410)은 프로세싱 후에 상기 웨이퍼(W)로부터 제거가능하도록 구성되는 것인, 보호 시팅(10, 110, 210, 310, 410).
  2. 제1항에 있어서,
    상기 중앙 영역의 외경은 3 cm 내지 50 cm의 범위 내에 있는 것인, 보호 시팅(10, 110, 210, 310, 410).
  3. 제1항 또는 제2항에 있어서,
    상기 보호 시팅(10, 110, 210, 310, 410)의 전체 전방 표면(4a) 및 전체 후방 표면(8b, 9b) 중 적어도 하나 상에는, 접착제가 제공되지 않는 것인, 보호 시팅(10, 110, 210, 310, 410).
  4. 제1항 또는 제2항에 있어서,
    상기 보호 필름(4)의 후방 표면(4b)에 반대되는 상기 보호 필름(4)의 전방 표면(4a)의 외주부(outer peripheral portion)에 환형의 접착 층(42)이 제공되는 것인, 보호 시팅(110, 210).
  5. 제4항에 있어서,
    상기 환형의 접착 층(42)의 내경(inner diameter)은, 상기 반도체 사이즈의 웨이퍼(W)를 유지하기 위해 반도체 사이즈의 환형 프레임(40)의 내경 이상인 것인, 보호 시팅(110, 210).
  6. 웨이퍼(W)를 프로세싱하는데 사용하기 위한 보호 시팅(10, 310, 410)으로서,
    보호 필름(4); 및
    상기 보호 필름(4)의 후방 표면(4b)에 부착되는 쿠셔닝 층(8)
    을 포함하고,
    상기 보호 시팅(10, 310, 410)의 전체 전방 표면(4a) 및 전체 후방 표면(8b, 9b) 상에는, 접착제가 제공되지 않으며,
    상기 보호 시팅(10, 310, 410)은 프로세싱 후에 상기 웨이퍼(W)로부터 제거가능하도록 구성되는 것인, 보호 시팅(10, 310, 410).
  7. 제1항, 제2항, 및 제6항 중 어느 한 항에 있어서,
    상기 쿠셔닝 층(8)은 외부 자극에 의해 경화가능한 것인, 보호 시팅(10, 110, 210, 310, 410).
  8. 제1항, 제2항, 및 제6항 중 어느 한 항에 있어서,
    상기 쿠셔닝 층(8)은 20 ㎛ 내지 500 ㎛의 범위 내의 두께를 갖는 것인, 보호 시팅(10, 110, 210, 310, 410).
  9. 제1항, 제2항, 및 제6항 중 어느 한 항에 있어서,
    상기 보호 필름(4)은 5 ㎛ 내지 200 ㎛의 범위 내의 두께를 갖는 것인, 보호 시팅(10, 110, 210, 310, 410).
  10. 제1항, 제2항, 및 제6항 중 어느 한 항에 있어서,
    상기 보호 필름(4)은 폴리머로 이루어지는 것인, 보호 시팅(10, 110, 210, 310, 410).
  11. 반도체 사이즈의 웨이퍼(W)에 대한 핸들링 시스템(handling system)으로서,
    반도체 사이즈의 환형 프레임(40); 및
    제4항에 따른 보호 시팅(110, 210)
    을 포함하고,
    상기 보호 시팅(110, 210)은 환형의 접착 층(42)을 통해 상기 환형 프레임(40)에 부착되어 상기 환형 프레임(40)의 중앙 개구가 상기 보호 시팅(110, 210)에 의해 폐쇄되는 것인, 핸들링 시스템.
  12. 조합체(combination)로서,
    일면(one side)(1) 상에 복수의 디바이스들(7)을 갖는 디바이스 영역(2)을 갖는 반도체 사이즈의 웨이퍼(W); 및
    제1항 또는 제2항에 따른 보호 시팅(10, 110, 210, 310, 410)
    을 포함하고,
    상기 보호 시팅(10, 110, 210, 310, 410)은 상기 반도체 사이즈의 웨이퍼(W)의 일면(1)에 부착되어, 상기 반도체 사이즈의 웨이퍼(W)가 상기 보호 시팅(10, 110, 210, 310, 410)의 중앙 영역에 배열되고 상기 보호 필름(4)의 후방 표면(4b)에 반대되는 상기 보호 필름(4)의 전방 표면(4a)이 상기 반도체 사이즈의 웨이퍼(W)의 일면(1)과 직접 접촉하는 것인, 조합체.
  13. 조합체로서,
    일면(1) 상에 복수의 디바이스들(7)을 갖는 디바이스 영역(2)을 갖는 웨이퍼(W); 및
    제6항에 따른 보호 시팅(10, 310, 410)
    을 포함하고,
    상기 보호 시팅(10, 310, 410)은 상기 웨이퍼(W)의 일면(1)에 부착되어, 상기 보호 필름(4)의 후방 표면(4b)에 반대되는 상기 보호 필름(4)의 전방 표면(4a)이 상기 웨이퍼(W)의 일면(1)과 직접 접촉하는 것인, 조합체.
KR1020197037327A 2017-05-18 2017-05-18 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체 KR102345923B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/061997 WO2018210426A1 (en) 2017-05-18 2017-05-18 Protective sheeting for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting

Publications (2)

Publication Number Publication Date
KR20200007957A KR20200007957A (ko) 2020-01-22
KR102345923B1 true KR102345923B1 (ko) 2022-01-03

Family

ID=58745230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037327A KR102345923B1 (ko) 2017-05-18 2017-05-18 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체

Country Status (7)

Country Link
US (1) US11676833B2 (ko)
JP (1) JP6940217B2 (ko)
KR (1) KR102345923B1 (ko)
CN (1) CN110663106B (ko)
DE (1) DE112017007552T5 (ko)
TW (1) TWI795402B (ko)
WO (1) WO2018210426A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7301468B2 (ja) 2019-04-17 2023-07-03 株式会社ディスコ 被加工物の加工方法、熱圧着方法
CN110223942A (zh) * 2019-06-06 2019-09-10 长江存储科技有限责任公司 晶圆贴膜方法及晶圆贴膜装置
DE102019211540A1 (de) * 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats
JP7374657B2 (ja) * 2019-08-21 2023-11-07 株式会社ディスコ ウエーハの加工方法
JP2023012964A (ja) * 2021-07-14 2023-01-26 株式会社ディスコ 貼着方法及び貼着装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151070A (ja) 2010-01-19 2011-08-04 Disco Abrasive Syst Ltd ウエーハの加工方法
WO2017077958A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447280B2 (ja) 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
US20060102080A1 (en) * 2004-11-12 2006-05-18 Advanced Ion Beam Technology, Inc. Reduced particle generation from wafer contacting surfaces on wafer paddle and handling facilities
JP2009188010A (ja) * 2008-02-04 2009-08-20 Lintec Corp 脆質部材用支持体および脆質部材の処理方法
JP5318435B2 (ja) 2008-02-29 2013-10-16 日東電工株式会社 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2013073828A (ja) * 2011-09-28 2013-04-22 Fujifilm Corp 導電性組成物、その製造方法、導電性部材、並びに、タッチパネル及び太陽電池
JP6037655B2 (ja) 2012-05-15 2016-12-07 株式会社ディスコ 粘着テープの貼着方法
KR101539133B1 (ko) 2012-07-10 2015-07-23 (주)엘지하우시스 반도체 웨이퍼 표면보호 점착필름 및 그의 제조방법
KR102143744B1 (ko) * 2013-09-30 2020-08-12 린텍 가부시키가이샤 수지막 형성용 복합 시트
CN105849215B (zh) 2013-12-26 2019-09-03 日立化成株式会社 临时固定用膜、临时固定用膜片材及半导体装置
JP5980438B2 (ja) 2014-03-24 2016-08-31 リンテック株式会社 加工物の製造方法
JP6454580B2 (ja) 2015-03-30 2019-01-16 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6517588B2 (ja) * 2015-05-27 2019-05-22 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
WO2017036512A1 (en) * 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
DE102015216619B4 (de) * 2015-08-31 2017-08-10 Disco Corporation Verfahren zum Bearbeiten eines Wafers
TWI605502B (zh) 2015-10-30 2017-11-11 Furukawa Electric Co Ltd Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method
GB2551732B (en) 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP6906843B2 (ja) 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
DE102017208405B4 (de) * 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151070A (ja) 2010-01-19 2011-08-04 Disco Abrasive Syst Ltd ウエーハの加工方法
WO2017077958A1 (ja) * 2015-11-04 2017-05-11 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020520117A (ja) 2020-07-02
WO2018210426A1 (en) 2018-11-22
KR20200007957A (ko) 2020-01-22
CN110663106A (zh) 2020-01-07
TW201901783A (zh) 2019-01-01
DE112017007552T5 (de) 2020-01-30
CN110663106B (zh) 2023-09-22
US20200373176A1 (en) 2020-11-26
JP6940217B2 (ja) 2021-09-22
US11676833B2 (en) 2023-06-13
TWI795402B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
US11437275B2 (en) Method of processing wafer and protective sheeting for use in this method
US11784138B2 (en) Wafer processing with a protective film and peripheral adhesive
US10256148B2 (en) Method of processing wafer
KR102345923B1 (ko) 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체
JP7205810B2 (ja) ウェハを処理する方法
US11626324B2 (en) Method of processing a wafer
KR102351842B1 (ko) 웨이퍼 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant