CN110663106B - 在加工晶圆中使用的保护片、用于晶圆的处理系统以及晶圆与保护片的组合体 - Google Patents
在加工晶圆中使用的保护片、用于晶圆的处理系统以及晶圆与保护片的组合体 Download PDFInfo
- Publication number
- CN110663106B CN110663106B CN201780090967.5A CN201780090967A CN110663106B CN 110663106 B CN110663106 B CN 110663106B CN 201780090967 A CN201780090967 A CN 201780090967A CN 110663106 B CN110663106 B CN 110663106B
- Authority
- CN
- China
- Prior art keywords
- wafer
- protective sheet
- protective film
- protective
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 507
- 238000012545 processing Methods 0.000 title claims abstract description 84
- 235000012431 wafers Nutrition 0.000 title abstract description 538
- 239000000853 adhesive Substances 0.000 claims abstract description 44
- 230000001070 adhesive effect Effects 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 121
- 239000012790 adhesive layer Substances 0.000 claims description 34
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 230000005855 radiation Effects 0.000 claims description 12
- 229920000642 polymer Polymers 0.000 claims description 7
- 229920000098 polyolefin Polymers 0.000 claims description 7
- 239000013043 chemical agent Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 5
- 238000000227 grinding Methods 0.000 description 53
- 239000000758 substrate Substances 0.000 description 50
- 238000010438 heat treatment Methods 0.000 description 32
- 239000000463 material Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 23
- 238000005520 cutting process Methods 0.000 description 16
- 229920000139 polyethylene terephthalate Polymers 0.000 description 16
- 239000005020 polyethylene terephthalate Substances 0.000 description 16
- 238000005498 polishing Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- -1 Polyethylene Polymers 0.000 description 12
- 238000011109 contamination Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000003825 pressing Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 239000000499 gel Substances 0.000 description 5
- 238000003698 laser cutting Methods 0.000 description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 5
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012876 topography Methods 0.000 description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 4
- 239000004743 Polypropylene Substances 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920000573 polyethylene Polymers 0.000 description 4
- 229920001155 polypropylene Polymers 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 241001050985 Disco Species 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明涉及一种在加工半导体尺寸晶圆(W)中使用的保护片(10,110,210,310,410)。保护片(10,110,210,310,410)包括保护膜(4)和缓冲层(8),该缓冲层(8)附接至保护膜(4)的背表面(4b)。至少在保护片(10,110,210,310,410)的中心区域中,未将粘合剂施加至保护片(10,110,210,310,410)的前表面(4a)和背表面(8b,9b),中心区域具有等于或大于半导体尺寸晶圆(W)外径的外径。另外,本发明涉及一种用在加工晶圆(W)中的保护片(10,310,410),保护片(10,310,410)包括保护膜(4)和缓冲层(8),该缓冲层(8)附接至保护膜(4)的背表面(4b),其中,在保护片(10,310,410)的整个前表面(4a)和整个背表面(8b,9b)上,没有施加粘合剂。而且,本发明涉及一种用于半导体尺寸晶圆(W)处理系统,并且涉及一种组合体,该组合体包括晶圆(W)和保护片(10,110,210,310,410)。
Description
技术领域
本发明涉及一种在加工晶圆、特别是半导体尺寸(semiconductor-sized)晶圆中使用的保护片(protective sheeting),涉及一种用于半导体尺寸晶圆的处理系统,该处理系统包括半导体尺寸的环形框架和保护片,并且涉及一种组合体(combination),该组合体包括晶圆、特别是半导体尺寸晶圆,和保护片,在该晶圆一侧具有带有多个器件的器件区域。
背景技术
在半导体器件制造工艺中,具有带有多个器件的器件区域的晶圆被分割成独立的管芯(die),该器件区域通常由多条分割线划分。这种制造工艺通常包括用于调节晶圆厚度的研磨步骤,以及沿着分割线切割晶圆以获得独立的管芯的切割步骤。从与晶圆前侧相对的该晶圆的背侧执行研磨步骤,在所述晶圆前侧上形成有所述器件区域。而且,诸如抛光和/或蚀刻的其他加工步骤也可以在晶圆的背侧上进行。
在晶圆的加工期间,为了保护形成在晶圆上的器件,例如,免受碎片(debris)、研磨水或切割水的破损、变形和/或污染,可以在加工前,将保护膜或保护片施加至晶圆的前侧。
如果器件区域具有不均匀的表面结构,那么这样的器件保护尤其重要。例如,在诸如晶圆级芯片尺寸封装(Wafer Level Chip Scale Packag, WLCSPe)的已知半导体器件制造工艺中,晶圆的器件区域形成有从晶圆的平面表面突出的多个突起、例如凸块(bumps)。这些突起例如用于例如在将管芯结合到诸如移动电话和个人计算机的电子设备中时,建立与独立管芯中的器件的电接触。
为了实现这种电子设备的尺寸减小,必须减小半导体器件的尺寸。因此,在上面提到的研磨步骤中将在其上形成有器件的晶圆研磨至微米(μm)范围内、例如20至100μm的范围内的厚度。
在已知的半导体器件制造工艺中,如果诸如凸块的突起存在于器件区域中,那么在诸如研磨步骤的加工期间可能会出现问题。特别地,由于这些突起的存在,加工期间晶圆破损的风险显著增加。另外,如果晶圆被研磨至较小的厚度、例如微米范围内的厚度,那么晶圆前侧上器件区域的突起可能导致晶圆背侧的变形,因此损害所得管芯的质量。
因此,当加工带有具有这样不均匀的表面结构的器件区域的晶圆时,保护膜或保护片的使用特别重要。
然而,特别地,对于诸如微电子机械系统(Micro-electromechanical Systems)MEMS这样的敏感器件的情况来说,存在的问题在于,当将膜或片从晶圆剥离时,晶圆上的器件结构可能被保护膜或保护片上形成的粘合剂层的粘合力损坏,或者被器件上的粘合剂残留物污染。
因此,仍需要一种保护片,该保护片能够可靠且有效地加工晶圆,并且能够使得污染和损坏晶圆的任何风险最小化。
发明内容
因此,本发明的目的在于提供一种保护片,该保护片能够可靠且有效地加工晶圆,并且允许对晶圆污染和损坏的任何风险最小化。另外,本发明旨在提供一种处理系统,该处理系统包括半导体尺寸的环形框架和保护片,以及提供一种组合体,该组合体包括晶圆、特别是半导体尺寸晶圆,和保护片。
这些目标通过具有根据本发明的第一方面的技术特征的保护片、通过具有根据本发明的第二方面的技术特征的保护片、通过具有根据本发明的第三方面的技术特征的处理系统、通过具有根据本发明的第四方面的技术特征的组合体以及通过具有根据本发明的第五方面的技术特征的组合体来实现。本发明的其他目的从优选实施方案中得出。
根据第一方面,本发明提供了一种在加工半导体尺寸晶圆中使用的保护片。保护片包括保护膜和缓冲层,该缓冲层附接至保护膜的背表面。至少在保护片的中心区域,未将粘合剂施加至保护片的前表面和背表面。中心区域具有等于或大于半导体尺寸晶圆外径的直径、即外径。
在本文中,术语“半导体尺寸晶圆”是指,具有半导体晶圆的尺寸(标准化的尺寸)、特别是直径(标准化的直径)、即外径的晶圆。半导体晶圆的尺寸、特别是直径、即外径,在国际半导体设备与材料协会(SEMI)标准中定义。例如,该半导体尺寸晶圆可以是Si晶圆。抛光单晶Si晶圆的尺寸在SEMI标准M1和M76中定义。该半导体尺寸晶圆可以是1英寸、2英寸、3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或18英寸晶圆。
保护片的前表面由保护膜的、与该保护片的背表面相对的前表面构成。
保护片的背表面可以由缓冲层的背表面构成。
保护片配置为在加工诸如半导体晶圆的半导体尺寸晶圆中使用,在该晶圆一侧、即前侧上具有带有多个器件的器件区域。
当保护片在加工半导体尺寸晶圆中使用时,将该片施加至晶圆的一侧、即晶圆前侧,使得片的前表面、即保护膜的前表面,与晶圆前侧接触,并且片、特别是其保护膜,覆盖形成在器件区域中的器件。特别地,晶圆与保护片的中心区域接触,在该中心区域中没有粘合剂施加至保护片的前表面和背表面。
由于片的中心区域具有等于或大于半导体尺寸晶圆外径的外径,因此该晶圆可以完全设置在该中心区域内。因此,片的保护膜的前表面与晶圆的前侧直接接触。所以,保护膜的前表面和晶圆前侧之间不存在材料,特别是不存在粘合剂。
因此,可以消除例如由于粘合剂层的粘合力或器件上的粘合剂残留物,对形成在器件区域中器件的任何可能的污染或损坏。
所以,本发明的保护片能够可靠且有效地加工晶圆,并且允许对晶圆、特别是对形成在器件区域中器件的污染和损坏的任何风险最小化。
保护片可以预先制备,保存以备后用,并在需要时用于晶圆加工。因此保护片可以大量制造,使得保护片的生产在时间和成本方面都特别有效。
保护片中心区域的直径、即外径可以为3cm以上,6cm以上,8cm以上,11cm以上,13cm以上,16cm以上,21cm以上,31cm以上,或46cm以上。保护片的中心区域的直径可以为100cm以下,90cm以下,80cm以下,70cm以下,60cm以下,50cm以下,40cm以下,30cm以下,20cm以下,或10cm以下。
特别优选地,保护片中心区域的直径在3至50cm范围内,甚至更优选地在8至50cm范围内。
保护片的保护膜可以配置为使得该保护膜可以通过加热该保护膜来将其附接至晶圆的前侧。这样,可以通过加热保护膜或整个保护片将保护片附接至晶圆。
特别地,在将保护片施加至晶圆的前侧期间和/或将保护片施加至晶圆的前侧之后,可以加热保护膜或保护片,使得保护膜以及进而整个保护片附接至晶圆的前侧。从而通过加热工艺产生了,将保护片保持在其在晶圆上的位置的、保护膜与晶圆之间的附接力。因此,不需要额外的粘合材料来将保护片可靠地附接至晶圆的前侧。
特别地,通过加热保护膜或保护片,可以在保护膜和晶圆之间形成诸如正配合(positive fit)的形状配合(form fit)、和/或诸如粘合剂结合的材料结合。术语“材料结合”和“粘合结合”定义了由于作用于这两种组件之间的原子力和/或分子力,而在保护膜和晶圆之间的附接或连接。
术语“粘合结合”涉及这些原子力和/或分子力的存在,其作用使得保护片附接或粘附至晶圆,并不意味着在保护片和晶圆之间存在额外的粘合剂。而是,保护片的前表面与晶圆的前侧直接接触,如上所详细描述的。
加热工艺之后,可以允许将保护膜或保护片冷却。特别地,可以允许保护膜或保护片冷却至其初始温度,即,冷却至其加热工艺之前的温度。在加工晶圆之前,特别是在加工晶圆的与所述一侧相对的侧、即晶圆背侧之前,可以允许保护膜或片冷却,例如,至其初始温度。
如上所详细描述的,可以通过加热工艺在保护膜和晶圆之间产生附接力。保护膜至晶圆的附接可以在加热工艺本身和/或后续允许保护膜或保护片冷却的工艺中引起。
保护膜可以配置为通过加热、例如通过上述加热工艺,使得保护膜软化和/或使其更加柔韧(pliable)、柔性(flexible)和/或可拉伸。这样,通过加热保护膜,可以使保护膜符合晶圆前侧上的晶圆表面,例如吸收(absorbing)晶圆形貌。在冷却、例如至其初始温度时,保护膜可以重新硬化,例如,以创建与晶圆的形状配合和/或材料结合。
保护膜可以配置为通过加热至60℃至150℃、优选70℃至140℃、更优选80℃至130℃、甚至更优选90℃至120℃范围内的温度,使得保护膜软化和/或使其更加柔韧、柔性和/或可拉伸。特别优选地,保护膜配置为通过加热到大约100℃的温度,使得保护膜软化和/或使其更加柔韧、柔性和/或可拉伸。
保护膜可以耐热至高达180℃以上的温度、优选地高达220℃以上的温度、和更优选地高达250℃以上的温度。
缓冲层可以耐热至高达180℃以上的温度、优选地高达220℃以上的温度、和更优选地高达250℃以上的温度。
保护片可以耐热至高达180℃以上的温度、优选地高达220℃以上的温度、和更优选地高达250℃以上的温度。
当保护片在加工半导体尺寸晶圆中使用时,在将保护片施加至晶圆的前侧期间和/或将保护片施加至晶圆的前侧之后,为了将保护片附接至晶圆的前侧,保护膜或整个保护片可以在1min至10min、优选1min至8min、更优选1min至6min、甚至更优选1min至4min、还更优选1min至3min范围的持续时间内加热。
保护膜或保护片可以直接和/或间接加热。
可以通过例如使用诸如加热辊、加热压模(stamp)或热辐射(heat radiation)装置,直接向保护膜或保护片施加热量来加热保护膜或片。可以将保护片和晶圆放置在诸如真空腔室的容器或腔室中,并且可以加热容器或腔室的内部容积,以便加热保护片。容器或腔室可以设置有热辐射装置。
例如,可以在将保护片施加至晶圆的前侧之前和/或期间和/或之后,通过加热晶圆来间接地加热保护膜或保护片。例如,可以通过将晶圆放置在诸如卡盘台的支承件或载体上,并且加热该支承件或载体来加热晶圆。
例如,可以将诸如卡盘台的支承件或载体加热到60℃至150℃、优选70℃至140℃、更优选80℃至130℃、甚至更优选90℃至120℃的范围内的温度。特别优选地,可以将支承件或载体加热至约100℃的温度。
这些方法也可以,例如通过使用诸如加热辊等供热装置或用于直接加热保护膜或保护片、以及还可以通过晶圆间接加热保护膜或保护片的热辐射装置来组合。
优选的是,保护膜在其处于加热状态时是柔韧的、弹性的、柔性的、可拉伸的、柔软的和/或可压缩的。这样,能够特别可靠地确保保护膜符合晶圆一侧上的晶圆表面,例如吸收晶圆的形貌。如果器件区域形成有从晶圆的平面表面突出的突起,则这是特别有利的,如下将进一步详细说明。
优选地,保护膜配置为使得保护膜在冷却时至少在某种程度上硬化或变硬,以便在冷却状态下变得更加刚性(rigid)和/或坚固(robust)。这样,能够确保在后续诸如研磨和/或抛光的晶圆加工期间,对器件的特别可靠的保护。
保护片可以配置为在加工晶圆的背侧之后从晶圆可移除。在从晶圆上移除保护片之前和/或从晶圆上移除保护片期间,可以加热保护膜或保护片。这样,能够促进移除工艺。
待使用本发明的保护片加工的半导体尺寸晶圆的器件区域还可以具有划分多个器件的多个分割线。
晶圆在其前侧上还可以具有外周边缘区域(peripheral marginal area),该外周边缘区域不具有器件,且在器件区域周围形成。
例如,半导体尺寸晶圆可以是半导体晶圆、玻璃晶圆、蓝宝石(sapphire)晶圆、诸如氧化铝(Al2O3)陶瓷晶圆的陶瓷晶圆、石英晶圆、氧化锆晶圆、PZT(锆钛酸铅(leadzirconate titanate))晶圆、聚碳酸酯晶圆、金属(例如,铜、铁、不锈钢、铝等)或金属化材料晶圆、铁氧体晶圆、光学晶体材料晶圆、诸如环氧树脂的树脂涂覆的或模制的晶圆等。
特别地,例如,半导体尺寸晶圆可以是Si晶圆、GaAs晶圆、GaN晶圆、GaP晶圆、InAs晶圆、InP晶圆、SiC晶圆、SiN晶圆、LT(钽酸锂(lithium tantalate))晶圆、LN(铌酸锂(lithium niobate))晶圆等。
半导体尺寸晶圆可由单一材料或者例如以上确认的材料中的两种以上的不同材料的组合制成。例如,晶圆可以是Si和玻璃结合晶圆,其中由Si制成的晶圆元件结合至由玻璃制成的晶圆元件。
半导体尺寸晶圆具有基本上圆形或圆形形状。在本文中,术语“基本上圆形”定义了例如由于规定了一个或多个平坦部或直部、凹口和/或凹槽,所以其外周或圆周形状可能偏离正圆形(perfect circle)的形状。
半导体尺寸晶圆的外圆周可以具有一个或多个平坦部或直部。例如,晶圆的外圆周可以具有用于指示晶圆的晶体取向的凹口或凹槽。
保护片可以具有任意类型的形状。在其上的顶视图中,例如保护片可以具有圆形、卵形、椭圆形或诸如矩形或正方向的多边形形状。
保护片可以具有与晶圆基本上相同或与晶圆相同的形状。保护片可以具有与晶圆的器件区域基本上相同或与晶圆的器件区域相同的形状。
在一些实施方案中,保护片可以具有基本上圆形或圆形形状。保护膜和/或缓冲层可以具有基本上圆形或圆形形状。保护片的中心区域可以具有基本上圆形或圆形形状。
半导体尺寸晶圆的器件区域可以形成有从晶圆的平面表面突出的多个突起(protrusions)或突出物(projections)。保护片可以配置为用于将从晶圆的平面表面突出的突起或突出物嵌入其中。
诸如凸块的突起或突出物从基本上为平坦表面的晶圆的平面表面突起(protrude)、延伸或突出(project)。该突起或突出物可限定晶圆一侧、即其前侧的表面结构或形貌,使得这一侧不均匀。
例如在将芯片或管芯结合到诸如移动电话和个人计算机的电子设备中时,在晶圆分割后,这些突起或突出物可以用于例如建立与独立的芯片或管芯中的器件的电接触。
这些突起可以不规则地设置,或者以规则图案设置。仅有一些突起可以以规则图案设置。
突起可以具有任意类型的形状。例如,一些或所有突起可为球形、半球形、柱形(pillars)或圆柱形(columns)、锥形、截锥形或台阶形的形状,该柱形或圆柱形例如具有圆形、椭圆形或诸如三角形、正方形等的多边形的横截面或底面。
突起中的至少一些可以由形成在晶圆的平面表面上的元件引起。至少一些突起可以由在其厚度方向上部分或完全穿透晶圆的元件引起,例如硅通孔(through siliconvia, TSV)的情况。后面的这些元件可沿着部分晶圆厚度或者沿着整个晶圆厚度延伸。
突起可在晶圆的厚度方向上具有20至500 μm、优选30至400 μm、更优选40至250 μm、甚至更优选50至200 μm、以及还更优选70至150 μm范围内的高度。特别优选地,突起在晶圆的厚度方向上具有100至250 μm范围内的高度。
所有突起都可具有基本上相同的形状和/或尺寸。可选地,至少一些突起在形状和/或尺寸上可以彼此不同。
本发明的保护片可以配置为用于将从晶圆的平面表面突出的突起或突出物嵌入其中。因此,能够减少或甚至消除由于器件区域中存在突起而引起的表面不均匀,对后续晶圆加工步骤的任何负面影响。
特别地,通过将突起嵌入保护片中,可以在晶圆加工期间、例如在后续研磨和/或切割步骤中,保护突起免受任何损坏。
此外,如果晶圆被研磨至较小的厚度、例如微米范围内的厚度,那么由于晶圆减小的厚度和在研磨工艺中对其施加的压力,晶圆前侧上器件区域的突起可能导致晶圆背侧的变形。该后种效应被称为“图案转印(pattern transfer)”,因为晶圆前侧上突起的图案被转印到晶圆背侧,并且导致晶圆背侧表面不期望的不均匀,因此损害了所得芯片或管芯的质量。
保护片作为晶圆前侧与、例如支承件或载体之间的缓冲物(cushion)或缓冲件(buffer),在诸如研磨和/或抛光的加工期间晶圆前侧搁置在该支承件或载体,因此有助于研磨期间压力的一致和均匀分布。因此,可以防止加工晶圆背侧期间,晶圆的图案转印或破损。
当保护片在加工半导体尺寸晶圆中使用时,在将保护片施加至晶圆的前侧期间和/或将保护片施加至晶圆的前侧之后,可以向与保护片的、与保护片的前侧相对的背侧施加压力。这样,保护片的前表面、即保护膜的前表面被按压抵靠在晶圆的前侧。因此,能够特别有效地确保将保护片可靠地附接至晶圆。
可以在加热保护膜或保护片之前和/或期间和/或之后对保护片的背表面施加压力。可以在加工晶圆的背侧之前对保护片的背表面施加压力。
可以通过压力施加装置诸如辊、压模和膜等对保护片的背表面施加压力。
特别优选地,可以使用热压组合施加装置,例如加热辊或加热压模。在这种情况下,压力能够被施加至保护片的背表面,而同时加热保护片,从而加热保护膜。
可以在真空腔室中对保护片的背表面施加压力,如下将进一步详细说明。
可以在减压气氛中、特别是在真空下,将保护片施加至和/或附接至晶圆的前侧。这样,能够可靠地确保在保护膜和晶圆之间不存在空隙和/或气泡。因此,避免了在加工晶圆的背侧期间,例如由于这种气泡在加热工艺中膨胀而在晶圆上的任何应力或应变。
例如,将保护片施加和/或附接至晶圆前侧的一个或多个步骤可以在真空腔室中执行。特别地,可以通过使用真空层压机来将保护片施加和/或附接至晶圆的前侧。在这种真空层压机中,晶圆以晶圆背侧与卡盘台的上表面接触、且晶圆前侧朝上的状态,放置在真空腔室内的卡盘台上。例如,卡盘台可以是加热的卡盘台。
待施加至晶圆前侧的保护片通过环形框架保持在其外周部,并放置于真空腔室中的晶圆前侧上方。位于卡盘台和环形框架上方的真空腔室的上部设置有由可膨胀橡胶膜封闭的进气口。
在晶圆和保护片已被加载到真空腔室中之后,腔室抽真空,且空气通过进气口被供应至橡胶膜,使橡胶膜膨胀到抽真空的腔室中。这样,橡胶膜在真空腔室中向下移动,以便推动保护片抵靠晶圆前侧,用保护片密封外周晶圆部,并将保护片按压抵靠晶圆前侧上的器件区域。因此,可将保护片紧密地施加至晶圆前侧,使得保护膜遵循器件区域的轮廓,例如,存在于器件区域中的突起或突出物的轮廓。
在将保护膜或保护片施加至晶圆的前侧期间和/或将保护膜或保护片施加至晶圆的前侧之后,例如可以通过加热卡盘台,对保护膜或保护片进行加热。
随后,释放真空腔室中的真空,并由通过加热工艺产生的附接力和真空腔室中的正压,将保护膜保持在其在晶圆前侧上的位置。
可选地,橡胶膜可以由软压模或软辊代替,例如加热软压模或加热软辊。
加工晶圆的与所述一侧相对的侧、即晶圆背侧,可以包括或由研磨和/或抛光和/或蚀刻晶圆的与所述一侧相对的侧组成。
特别地,加工晶圆的与所述一侧相对的侧可以包括或由研磨晶圆的与所述一侧相对的侧组成,以调节晶圆的厚度。在这种情况下,可以以特别有利的方式使用本发明的保护片。
特别地,在研磨工艺中,相当大的压力被施加至晶圆的背侧。特别地,如果将晶圆研磨成小的厚度、例如在微米范围内的厚度,那么该压力就可能会给晶圆造成诸如其破损和/或变形的损坏。例如,如上所详细说明的,形成在晶圆前侧上的突起或突出物的图案可以转印到晶圆背侧。
本发明的保护片作为晶圆前侧与、例如诸如卡盘台的支承件或载体之间的缓冲物或缓冲件,在研磨晶圆背侧期间,晶圆前侧搁置在该诸如卡盘台的支承件或载体上。因此,能够在研磨期间实现压力的更加一致和均匀分布,减少或甚至消除研磨期间晶圆图案转印或破损的风险。
加工半导体尺寸晶圆可以进一步包括,例如沿着划分多个器件的分割线切割晶圆。
可以从晶圆的前侧或晶圆的背侧切割晶圆。晶圆的切割可形成晶圆的与所述一侧相对的侧的一部分或构成与所述一侧的相对的侧的加工。
可以通过例如刀片切割(blade dicing)或锯切(sawing)的机械切割、和/或通过激光切割、和/或通过等离子体切割来执行切割。可以在单个机械切割步骤中、在单个激光切割步骤中或在单个等离子体切割步骤中切割晶圆。可选地,可以通过一系列机械切割和/或激光切割和/或等离子体切割步骤来切割晶圆。
例如,可以通过烧蚀激光切割和/或通过隐形激光切割来执行激光切割,即、通过施加激光束在晶圆内形成修饰区域(modified area),和/或通过施加激光束在晶圆中形成多个孔区域来执行激光切割。这些孔区域中的每一个可以由修饰区域和向晶圆表面敞开的修饰区域中的空间组成。
晶圆的切割可以在将保护片附接至晶圆的状态下进行。这样,能够确保,在切割步骤期间施加的压力,在切割期间更加一致和均匀地分布在整个晶圆上,从而减少或者甚至最小化在切割步骤中,对晶圆的损坏、例如所得到的芯片或管芯侧壁破裂的任何风险。在这种情况下,特别优选从晶圆的背侧切割晶圆。
保护片可以具有大于半导体尺寸晶圆外径的外径。这样,可以促进晶圆的加工(processing)、处理(handling)和/或运输。特别地,保护片的外周部可以附接至环形框架,如下将详细说明。
保护片可以具有与半导体尺寸晶圆外径基本上相同的外径。
保护膜和/或缓冲层可以具有比半导体尺寸晶圆外径大的外径。
保护膜和/或缓冲层可以具有与半导体尺寸晶圆外径基本上相同的外径。
当保护片在加工半导体尺寸晶圆中使用时,可以切割保护片。可以切割保护片,使得其具有比晶圆外径大的、或与晶圆外径基本上相同的外径。
可以在将保护片施加至晶圆之前或将保护片施加至晶圆之后执行保护片的切割步骤。
可以在将保护片附接至晶圆之前或将保护片附接至晶圆之后执行保护片的切割步骤。
保护片可以配置为使得,没有粘合剂施加在保护片的整个前表面上和/或保护片的整个背表面上。保护片的整个前表面和/或保护片的整个背表面可以不具有粘合剂。
这样,能够特别可靠地避免晶圆、特别是形成在器件区域的器件,在加工期间被粘合剂残留物污染。
可以将基本上环形或环形的粘合剂层施加至保护膜的、与该保护膜的背表面相对的前表面的外周部。保护膜的前表面构成保护片的前表面,如上所详细说明。
在本文中,术语“基本上环形”定义了,例如由于一个或多个平坦部或直部、凹口和/或凹槽的存在,粘合剂层的形状可能偏离正环形(perfect annulus)。
基本上环形或环形的粘合剂层可以是连续粘合剂层。可选地,基本上环形或环形的粘合剂层可以是不连续的粘合剂层。特别地,在基本上环形或环形的粘合剂层中,粘合剂可以以不连续的形式提供,该不连续的形式例如点式、条式等,该条式例如具有直的和/或弯曲的条。
基本上环形或环形的粘合剂层可以耐热至高达180℃以上的温度、优选地高达220℃以上的温度、和更优选地高达250℃以上的温度。
基本上环形或环形的粘合剂层的内径可以基本上等于或大于用于保持半导体尺寸晶圆的半导体尺寸环形框架的内径。
在本文中,术语“半导体尺寸环形框架”是指具有用于保持半导体晶圆的环形框架的尺寸(标准化的尺寸)、特别是内径(标准化的内径)的环形框架。
用于保持半导体晶圆的环形框架的尺寸特别是内径,在SEMI标准中定义。例如,用于300 mm晶圆的带框架(tape frames)的尺寸在SEMI标准SEMI G74中定义,并且用于300mm晶圆的塑料带框架的尺寸在SEMI标准SEMI G87中定义。环形框架可具有用于保持尺寸为例如1英寸、2英寸、3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或18英寸的半导体尺寸晶圆的框架尺寸。
基本上环形或环形的粘合剂层的内径大于半导体尺寸晶圆外径。
基本上环形或环形的粘合剂层的外径大于半导体尺寸环形框架的内径。
凭借基本上环形或环形的粘合剂层,保护膜的外周部可以附接至环形框架,使得保护片封闭环形框架的中心开口,即环形框架的内径内侧区域。这样,附接至保护片、特别是附接至保护片中心区域的晶圆由环形框架通过保护片保持。因此,形成晶圆单元,该晶圆单元包括晶圆、保护片和环形框架,促进了晶圆的加工、处理和运输。
基本上环形或环形的粘合剂层可以设置在保护片和环形框架之间。
可以在将保护片附接至晶圆之前或将保护片附接至晶圆之后执行将保护膜的外周部附接至环形框架的步骤。
可以在将保护片附接至晶圆之前或之后执行将保护膜的外周部附接至环形框架的步骤。
可以在加工晶圆的背侧之前或加工晶圆的背侧之后执行将保护膜的外周部附接至环形框架的步骤。
晶圆的器件区域可以形成有从晶圆的平面表面突出的多个突起或突出物、例如凸块,如上所详述的。
根据本发明的保护片可以配置为使得从晶圆的平面表面突出的突起或突出物嵌入片中,即嵌入保护膜中、或者嵌入保护膜和缓冲层中。
通过将突起或突出物嵌入保护片中,可以在晶圆加工期间、例如在后续研磨和/或切割步骤中,特别可靠地保护突起或突出物免受任何损坏。
片的保护膜配置为覆盖形成在晶圆的器件区域中的器件,因此保护器件免受损坏或污染。而且,保护膜促进了在加工之后保护片从晶圆的移除。特别地,因为保护片的前表面与晶圆的前侧直接接触,即在保护片的前表面与晶圆前侧之间不存在粘合剂,所以可以以特别简单和有效的方式将保护片从晶圆移除。
缓冲层可以由任意类型的材料形成,该材料允许从晶圆的平面表面突出的突起或突出物能够嵌入其中。例如,缓冲层可由树脂、粘合剂、凝胶等形成。然而,如果保护片的背表面由缓冲层的背表面构成,那么至少在保护片的中心区域中,没有额外的粘合剂,即除了缓冲层材料之外没有粘合剂施加至缓冲层的背表面。
缓冲层可具有20至300 μm、优选50至250 μm、更优选80至200 μm范围内的厚度。
包括保护膜和附接在保护膜背表面的缓冲层的本发明的保护片配置,对于例如由于存在诸如凸块的突起或突出物而在晶圆前侧具有相对较高程度的表面粗糙或不均匀的晶圆是特别有利的。在这种情况下,突起或突出物可能没有完全嵌入保护片的保护膜中,使得在保护膜的背表面上存在至少一定程度的表面不均匀。该表面不均匀被缓冲层吸收,进一步嵌入突起或突出物。因此,可以以特别可靠的方式保护突起或突出物。而且,在晶圆的加工期间能够进一步改善晶圆上的应力或应变分布,如下将详细说明。
缓冲层的前表面与保护膜的背表面接触。
当保护片在加工半导体尺寸晶圆中使用时,可以使缓冲层的、与缓冲层前表面相对的背表面可以被制成基本上平行于晶圆的与所述一侧相对的侧,即,平行于晶圆背侧。
在这种情况下,当加工,例如研磨、抛光和/或切割晶圆的背侧时,能够将合适的背压(counter pressure)施加至缓冲层的贝标棉,例如,可以通过将该背表面放置在诸如卡盘台的支承件或载体上。
在这种情况下,由于缓冲层的平面背表面基本上平行于晶圆的背侧,所以在诸如通过研磨设备的磨轮而研磨的加工期间,施加至晶圆的压力在晶圆上平均且均匀地分布,从而使晶圆的图案转印和破损的任何风险最小化,该图案转印即,由器件区域中的突起或突出物限定的图案,转印到加工的、例如研磨的晶圆背侧。此外,缓冲层的平坦、均匀的背表面与晶圆背侧的基本上平行对准允许以高精度执行加工步骤,因此例如在研磨之后,获得特别一致和均匀的晶圆厚度。
并且,保护膜作为晶圆前侧与缓冲层之间的另一缓冲物或缓冲件,因此进一步有助于在诸如研磨的加工期间压力的一致和均匀分布。因此,能够特别可靠地防止在加工期间晶圆的图案转印或破损。
通过向缓冲层的背表面施加压力,可以使缓冲层的背表面基本上平行于晶圆的背侧。可以对缓冲层的背表面直接施加压力,即,使得在施加压力的按压装置和缓冲层的背表面之间不存在额外的元件或组件。
例如,可以通过对例如在诸如真空腔室的安装腔室中的晶圆背侧和缓冲层背表面施加平行的按压力,将晶圆和缓冲层以及设置在中间的保护膜或保护片按压在一起。例如可以通过两个平行的压板来施加压力。压板可以是加热的压板,其允许在按压工艺期间加热保护膜。
缓冲层可以通过诸如外部刺激,例如UV辐射、热、电场和/或化学试剂固化。在这种情况下,在对缓冲层施加外部刺激时,缓冲层至少在某种程度上硬化。例如,缓冲层可由可固化树脂、可固化粘合剂、可固化凝胶等形成。
缓冲层可以配置为在其固化之后呈现出一定程度的可压缩性、弹性和/或柔性,即,在固化之后为可压缩的、弹性的和/或柔性的。例如,缓冲层可使得其通过固化而进入橡胶状状态。可选地,缓冲层可以配置为在固化之后达到刚性、坚硬状态。
在本发明的保护片中用作缓冲层的UV可固化树脂的优选实施例是迪斯科(DISCO)公司的ResiFlat以及日本电气化学株式会社(DENKA)的暂时性固定接着剂(TEMPLOC)。
当保护片在加工半导体尺寸晶圆中使用时,可以在将保护片施加至晶圆前侧之后,将外部刺激施加至缓冲层以固化缓冲层。可以在将保护片附接至晶圆前侧之后,将外部刺激施加至缓冲层。
可以在加工、例如研磨晶圆背侧之前,将外部刺激施加至缓冲层。这样,可以进一步改善加工期间,晶圆的保护和加工精度。
保护片的保护膜促进了从晶圆移除附接至晶圆的可固化或固化的缓冲层。特别地,由于片中保护膜的存在,可按照可靠且简单的方式将缓冲层从晶圆移除,避免器件区域中的任何残留物,例如树脂、粘合剂或凝胶残留物,从而防止器件的污染,并且使移除工艺中损坏突起或突出物的风险最小化。
如果可固化缓冲层在固化时呈现出一定程度的可压缩性、弹性和/或柔性,即固化缓冲层为可压缩的、弹性的和/或柔性的、例如橡胶状,则可以在固化之后以特别可靠且有效的方式移除固化的缓冲层。
如果缓冲层配置为在固化时达到刚性、坚硬状态,则可通过对固化的缓冲层施加外部刺激,至少在一定程度上软化或移除缓冲层,来促进缓冲层从晶圆的移除。例如,可通过在固化之后施加热水,来处理由例如DENKA的UV可固化树脂TEMPLOC形成的一些缓冲层,以便软化该固化的缓冲层,并允许缓冲层特别容易地从晶圆移除。
包括保护膜和缓冲层的保护片可以在诸如研磨的加工之后从晶圆移除。例如,保护片可以在研磨之后但在切割之前、或者在研磨和切割之后,从晶圆移除。这样,可以以简单且可靠的方式,将在切割工艺中获得的独立的芯片或管芯分离和拾取(pick up)。
可以单独地、即一个接一个地移除保护片的缓冲层和保护膜。例如,可以首先移除缓冲层,然后移除保护膜。
晶圆的切割可以在将保护片从晶圆移除之前执行。在这种情况下,在切割工艺中通过保护片来安全地保护晶圆。因此,可特别可靠地避免在切割期间对晶圆的任何损坏。
可选地,晶圆的切割可以在将保护片从晶圆移除之后执行。此方法允许在切割步骤之后立即分离和拾取独立的芯片或管芯。在这种情况下,特别优选的是从晶圆的前侧执行切割步骤。
保护片的保护膜可以由塑料材料制成,例如聚合物。特别优选地,保护膜由聚烯烃制成。例如,保护膜可以由聚乙烯(PE)或聚丙烯(PP)制成。
聚烯烃膜具有特别利于用作本发明保护片的保护膜的材料性能。特别地,当处于加热状态时,例如当加热至60℃至150℃范围内的温度时,这样的膜是柔韧的、可拉伸的和柔软的。因此,可以特别可靠地确保保护膜符合晶圆前侧上的晶圆表面,例如,吸收晶圆的形貌。如果器件区域形成有从晶圆的平面表面突出的突起或突出物,那么这是特别有益的。
此外,聚烯烃膜在冷却时硬化并变硬,以在冷却状态下变得更加刚性和坚固。因此,能够确保在晶圆的诸如研磨和/或抛光的后续工艺期间对器件特别可靠的保护。
保护片的保护膜可以具有5至200 μm、优选8至100 μm、更优选10至80 μm、甚至更优选12至50 μm范围内的厚度。特别优选地,保护片的保护膜具有80至150 μm范围内的厚度。这样,能够确保保护膜足够柔性和柔韧以充分符合器件区域的轮廓并且,同时,呈现出足够的厚度以便可靠且有效地保护形成于器件区域中的器件。
本发明的保护片还可以包括附接至缓冲层的背表面的基片。在这种情况下,保护片的背表面可由基片的背表面构成。
基片的、与该基片背表面相对的前表面可以与缓冲层的背表面直接接触。
基片的材料不受特别限制。
基片可以由柔软或柔韧的材料制成,例如聚合物材料,例如聚氯乙烯(PVC)或乙烯乙酸乙烯酯(EVA)。
可选地,基片可以由刚性或硬质材料制成,例如聚对苯二甲酸乙二醇酯(PET)和/或硅和/或玻璃和/或不锈钢(SUS)。
例如,如果基片由聚对苯二甲酸乙二醇酯(PET)或玻璃制成,且缓冲层通过外部刺激固化,则可使用可穿过聚对苯二甲酸乙二醇酯(PET)或玻璃传播的辐射、例如UV辐射来固化缓冲层。如果基片由硅或不锈钢(SUS)制成,则提供具有成本效益的基片。
并且,基片可以由上面所列材料的组合形成。
基片可以耐热至高达180℃以上的温度、优选地高达220℃以上的温度、和更优选地高达250℃以上的温度。
基片可具有30至1500 μm、优选40至1200 μm、更优选50至1000 μm范围内的厚度。特别优选地,基片具有30至250 μm范围内的厚度。50 μm的基片厚度是特别优选的。例如,基片可以是具有50 μm厚度的聚对苯二甲酸乙二醇酯(PET)膜。
如果存在基片,则除去基片的厚度,保护片可以具有30至800 μm、优选50至700 μm、更优选80至600 μm、甚至更优选100至500 μm范围内的厚度。
根据第二方面,本发明还提供在加工晶圆中使用的保护片。保护片包括保护膜和缓冲层,该缓冲层附接至保护膜的背表面。保护片配置为使得,在保护片的整个前表面上和整个背表面上不施加粘合剂。
因此,保护片的整个前表面和整个背表面没有粘合剂。
保护片配置为在加工晶圆中使用,在该晶圆一侧、即前侧上,具有带有多个器件的器件区域。保护片能够以与以上详述的基本上相同的方式用于加工晶圆。
第二方面的保护片提供与上述第一方面基本上相同的技术效果和优点。特别地,能够消除例如由于粘合剂层的粘合力或器件上的粘合剂残留物,对形成在器件区域中器件的任何可能的污染或损坏。
因此,保护片能够可靠且有效地加工晶圆,并且允许对晶圆、特别是对形成在器件区域中器件的污染和损坏的任何风险最小化。
晶圆可以具有以上详细描述的性能、特性和特征。
晶圆的尺寸和形状不受特别限制。晶圆可以是半导体尺寸晶圆或具有不同尺寸和/或形状的晶圆。
在其上的顶视图中,例如,晶圆可以具有圆形、卵形、椭圆形或诸如矩形或正方形的多边形形状。
保护片可以具有任意类型的形状。在其上的顶视图中,保护片可以具有例如圆形、卵形、椭圆形或诸如矩形或正方形的多边形形状。
保护片可以具有与晶圆基本上相同或与晶圆相同的形状。
保护片可以具有与晶圆的器件区域基本相同或与晶圆的器件区域相同的形状。例如,保护片可以具有与器件区域的外径基本上相同的外径,并且保护片可以具有与晶圆的器件区域基本上相同或与晶圆的器件区域相同的形状。
晶圆在其前侧上可以具有外周边缘区域,该外周边缘区域不具有器件,且形成在器件区域周围。
例如,晶圆可以是半导体晶圆、玻璃晶圆、蓝宝石晶圆、诸如氧化铝(Al2O3)陶瓷晶圆的陶瓷晶圆、石英晶圆、氧化锆晶圆、PZT(锆钛酸铅)晶圆、聚碳酸酯晶圆、金属(例如,铜、铁、不锈钢、铝等)或金属化材料晶圆、铁氧体晶圆、光学晶体材料晶圆、诸如环氧树脂的树脂涂覆的或模制的晶圆等。
特别地,例如,晶圆可以是Si晶圆、GaAs晶圆、GaN晶圆、GaP晶圆、InAs晶圆、InP晶圆、SiC晶圆、SiN晶圆、LT(钽酸锂)晶圆、LN(铌酸锂)晶圆等。
晶圆可由单一材料或者例如以上确认的材料中的两种以上的不同材料的组合制成。例如,晶圆可以是Si和玻璃结合晶圆,其中由Si制成的晶圆元件结合至由玻璃制成的晶圆元件。
保护膜可以具有以上详细描述的性能、特性和特征。
缓冲层可以具有以上详细描述的性能、特性和特征。
保护片还可以包括基片,如上所详细描述的。
保护片可以具有大于晶圆外径的外径。
保护片可以具有小于晶圆外径的外径。
保护片可以具有与晶圆外径基本上相同的外径。
保护片可以具有与期间区域外径基本上相同的外径。
保护膜和/或缓冲层可以具有大于晶圆外径的外径。
保护膜和/或缓冲层可以具有小于晶圆外径的外径。
保护膜和/或缓冲层可以具有与晶圆外径基本上相同的外径。
保护膜和/或缓冲层可以具有与器件区域外径基本上相同的外径。
根据第三方面,本发明还提供一种用于半导体尺寸晶圆的处理系统,该处理系统包括半导体尺寸的环形框架和第一方面的保护片。保护片通过基本上环形的粘合剂层附接至环形框架,使得环形框架的中心开口被保护片封闭。
已经在上面详细描述了半导体尺寸晶圆、半导体尺寸的环形框架和第一方面的保护片。
特别地,如上所详述的,基本上环形的粘合剂层可以是连续的粘合剂层。可选地,基本上环形的粘合剂层可以是不连续的粘合剂层。特别地,在基本上环形的粘合剂层中,粘合剂可以以不连续的形式提供,该不连续的形式例如点式、条式等,该条式例如具有直的和/或弯曲的条。
根据第四方面,本发明还提供一种组合体,该组合体包括半导体尺寸晶圆和第一方面的保护片,在该半导体尺寸晶圆的一侧上具有带有多个器件的器件区域。保护片附接至半导体尺寸晶圆的一侧,使得半导体尺寸晶圆设置在保护片的中心区域,且保护膜的、与该保护膜的背表面相对的前表面与半导体尺寸晶圆的一侧直接接触。
已经在上面详细描述了半导体尺寸晶圆和第一方面的保护片。
根据第五方面,本发明还提供一种组合体,该组合体包括晶圆和第二方面的保护片,在该晶圆的一侧上具有带有多个器件的器件区域。保护片附接至晶圆的一侧,使得保护膜的、与该保护膜的背表面相对的前表面与晶圆的一侧直接接触。
已经在上面详细描述了晶圆和第二方面的保护片。
附图说明
在下文中,参照附图解释了本发明的非限制性实施例,其中:
图1为示出了使用本发明的保护片的待加工晶圆的截面图;
图2为示出了根据本发明的第一实施方案的保护片的截面图;
图3为说明了将根据图2中所示的第一实施方案的保护片施加至图1中所示的晶圆的步骤的截面图;
图4为说明了将根据第一实施方案的保护片施加至晶圆的步骤的立体图;
图5为说明了将根据第一实施方案的保护片附接至晶圆的步骤的截面图;
图6为示出了根据本发明的第二实施方案的保护片和环形框架的截面图;
图7为说明了将根据图6中所示的第二实施方案的保护片附接至图1中所示的晶圆的步骤的截面图;
图8为示出了根据本发明的第三实施方案的保护片、处于附接至图1中所示晶圆的状态下的截面图;
图9为说明了切除根据第三实施方案保护片一部分的步骤的截面图;
图10为示出了图9中说明的切除保护片一部分的步骤的结果的截面图;
图11为示出了在切除根据第三实施方案的保护片一部分之后,研磨晶圆背侧步骤的结果的截面图;
图12为示出了在切除根据第三实施方案的保护片一部分之前,研磨晶圆背侧步骤的结果的截面图;
图13为说明了在研磨晶圆背侧之后,切除根据第三实施方案的保护片一部分的步骤的截面图;
图14为示出了图13中所说明的切除保护片一部分步骤的结果的截面图;
图15为示出了根据本发明的第四实施方案的保护片、处于附接至图1中所示晶圆的状态下的截面图;
图16为示出了根据本发明的第五实施方案的保护片、处于附接至图1中所示晶圆的状态下的截面图;以及
图17为示出了从晶圆背侧研磨至晶圆前侧步骤的结果的截面图,根据第五实施方案的保护片附接该晶圆前侧。
具体实施方式
现将参照附图描述本发明的优选实施方案。优选实施方案涉及在加工晶圆W中使用的保护片、涉及用于晶圆W的处理系统、以及涉及晶圆W和保护片的组合体。
例如,晶圆W可以是MEMS晶圆,在该MEMS晶圆具有形成在其前侧1的表面上的MEMS器件。然而,晶圆W不限于MEMS晶圆,也可以是具有形成在其前侧1上的CMOS器件、优选作为固态成像器件的CMOS晶圆,或者在前侧1具有其它类型器件的晶圆。
晶圆W可由半导体制成,例如硅。这种硅晶圆W可以包括在硅基板上的诸如IC(集成电路)和LSI(大规模集成电路)的器件。可选地,晶圆可以是通过在诸如陶瓷、玻璃或蓝宝石的无机材料基板上,形成诸如LED(发光二极管)的光学器件而配置的光学器件晶圆。晶圆W不限于此,并且可以以任意其它方式形成。此外,上述示例性晶圆设计的组合也是可以的。
晶圆W在研磨之前可以具有微米范围内的厚度,优选625至925 μm范围内。
晶圆W优选呈现出圆形形状。然而,晶圆W的形状不受特别限制。在其他实施方案中,晶圆W可以具有例如卵形、椭圆形或诸如矩形或正方形的多边形形状。
晶圆W设置有在其前侧1形成的多条交叉分割线11、称为划片道(street)(参见图4),从而将晶圆W划分成多个矩形区域,诸如先前所述那些的器件7形成在该多个矩形区域中。这些器件7形成在晶圆W的器件区域2中。在圆形晶圆W的情况下,该器件区域2优选为圆形并且与晶圆W的外圆周同心设置。
在本实施方案中,如图1、图3和图4中示意性地示出的,器件区域2被环形外周边缘区域3围绕。在该外周边缘区域3中,没有形成器件。外周边缘区域3优选与器件区域2和/或晶圆W的外圆周同心设置。外周边缘区域3的径向延伸可在毫米(mm)范围内,并且优选在1至3 mm的范围内。
如例如图1和图3中示意性地示出的,器件区域2形成有从晶圆W的平面表面突出的多个突起14。突起14可以是,例如用于建立与分离的芯片或管芯中器件区域2的器件7电接触的凸块。突起14在晶圆W的厚度方向上的高度可以在20至500 μm的范围内。
在下文中,将参照图1至图5,描述根据本发明的第一实施方案的保护片10。
图1示出了使用根据本发明的第一实施方案的保护片10的待加工晶圆W的截面图。图2示出了根据第一实施方案的保护片10的截面图。图3和图4说明了将保护片10施加至晶圆W的步骤。图5说明了将保护片10附接至晶圆W的步骤。
保护片10包括保护膜4和缓冲层8,该缓冲层8附接至保护膜4的背表面4b(参见图2)。缓冲层8的前表面8a与保护膜4的背表面4b直接接触。保护片10配置为使得,在构成保护片10前表面的保护膜4的整个前表面4a上、以及在构成保护片10背表面的缓冲层8的整个背表面8b上,没有施加粘合剂。因此,保护膜4的前表面4a和缓冲层8的背表面8b没有粘合剂。
保护片10基本上具有与晶圆W相同的形状,即本实施方案中的圆形,并且保护片10同心地附接至晶圆W(参见图3至5)。如图4和图5中示意性地示出的,保护片10的直径与晶圆W的直径大致相同。
保护膜4由聚烯烃制成。例如,保护膜4可以由聚乙烯(PE)或聚丙烯(PP)制成。保护膜4可具有5至200 μm、优选80至150 μm范围内的厚度。例如,保护膜4可以具有80 μm的厚度。
缓冲层8可由树脂、粘合剂、凝胶等形成。缓冲层8可具有20至500 μm范围内的厚度。
缓冲层8可以通过外部刺激(固化,该外部刺激例如UV辐射、热、电场和/或化学试剂。在这种情况下,缓冲层8在向其施加外部刺激时,至少在一定程度上硬化。例如,缓冲层8可由可固化树脂、可固化粘合剂、可固化凝胶等形成。
在本实施方案中用作缓冲层8的UV可固化树脂的优选实施例是DISCO公司的ResiFlat以及DENKA的TEMPLOC。
保护片10配置成覆盖形成在器件区域2中的器件7,保护片10包括突起14,从而保护器件7免受损坏或污染(参见图4和图5)。此外,保护片10在晶圆W的后续加工中、例如在后续的研磨步骤中,用作缓冲物,如下将详细说明。
如图3中的箭头所示,将用于覆盖晶圆W上的器件7的保护片10施加至晶圆W的前侧1。特别地,将保护片10施加至晶圆W的前侧1,使得保护膜4的前表面4a与晶圆前侧1直接接触。因此,在保护膜4的前表面4a与晶圆W的前侧1之间不存在材料、特别是不存在粘合剂(参见图3至图5)。
在将保护片10施加至晶圆W的前侧1之后,加热保护膜4,使得保护膜4以及因此的整个保护片10附接至晶圆前侧1。
特别地,可以将晶圆W和施加在晶圆W上的保护片10放置在卡盘台20上(参见图5),并且可以将卡盘台20加热到例如60℃至150℃范围内的温度。特别优选地,将卡盘工作台20加热到大约100℃的温度。卡盘台20可以在例如1min至10min范围的持续时间内加热。
另外,如图5中所示,以辊30的方式对保护片10的背表面、即缓冲层8的背表面8b,施加压力。辊30沿着缓冲层8的背表面8b移动,如图5中的箭头所示,将保护片10按压抵靠晶圆W的前侧1。
辊30可以为加热辊。除了通过加热的卡盘台20加热保护膜4之外,或者作为其替代选择,可以通过加热辊30、经过缓冲层8对保护膜4施加热。
可选地或另外地,可以通过使用两个平行的压板对缓冲层8的背表面8b施加压力,如下将参照图8针对第三实施方案详细说明。
通过使用加热的卡盘台20和/或加热辊30加热保护膜4,将保护片10附接至晶圆W的前侧1。
特别地,通过加热工艺产生了保护膜4与晶圆W之间的附接力,该附接力将保护片10保持在其在晶圆W上的位置。特别地,通过加热保护膜4,在保护膜4和晶圆W之间形成了形状配合和/或材料结合。
通过对缓冲层8的背表面8b施加压力,将保护膜4的前表面4a按压抵靠晶圆W的前侧1。因此,能够特别有效地确保保护片10可靠地附接至晶圆W。
如图5中示意性地示出的,在保护片10附接的状态下,从晶圆W的平面表面突出的突起14完全嵌入保护片10中。
晶圆W和附接至晶圆W的保护片10形成根据本发明的实施方案的组合体。
如果缓冲层8可通过外部刺激固化,则可以在将保护片10施加至晶圆W的前侧1之后,对缓冲层8施加外部刺激以固化缓冲层8。可以在将保护片10附接至晶圆前侧1之后,对缓冲层8施加外部刺激。
可以在加工、例如研磨晶圆背侧6之前,将外部刺激施加至缓冲层8。这样,可以进一步改善加工期间对晶圆W的保护和加工精度。
在将保护片10附接至晶圆W的前侧1之后,加工晶圆W的与前侧1相对的背侧6(参见图1、图3和图4)。晶圆W的背侧6可以通过研磨和/或抛光和/或蚀刻和/或切割来加工。特别优选地,晶圆W的背侧6通过研磨来加工。
特别地,可以将具有附接至晶圆W上的保护片10的晶圆W从卡盘台20移除并翻转,使得晶圆背侧6面朝上方。随后,例如可以通过研磨执行晶圆背侧6的加工。下面参照图11针对本发明的保护片的第三实施方案详细说明该研磨步骤。
在诸如研磨的加工晶圆W的背侧6期间,可以将晶圆W放置在诸如卡盘台的支承件(未示出)上,使得缓冲层8的背表面8b与支承件的上表面接触。保护片10可靠地保护晶圆W在晶圆加工期间、特别是器件7和突起14不受任何损坏。
在晶圆W的背侧6研磨之后,晶圆W可以沿着分割线11切割,以便获得独立的芯片或管芯(未示出)。
例如,在研磨晶圆W的背侧6之后,可以将保护膜10从晶圆W上移除、例如剥离。例如,可以通过从晶圆W上移除保护膜4之前和/或在从晶圆W上移除保护膜4期间加热保护膜4,来促进该移除工艺。
随后,可以从晶圆W的前侧1沿着分割线11切割晶圆W。这样,获得彼此完全分离的芯片或管芯。切割晶圆W可以通过例如使用刀片或锯的机械切割和/或激光切割和/或等离子体切割来执行。
特别地,可以通过例如烧蚀激光切割和/或通过隐形激光切割来执行激光切割,即,通过施加激光束在晶圆内形成修饰区域,和/或通过施加激光束在晶圆中形成多个孔区域来执行激光切割。这些孔区域中的每一个可以由修饰区域和向晶圆W表面敞开的修饰区域中的空间组成。
在切割步骤中,芯片或管芯已经彼此完全分离之后,可以例如通过使用拾取设备(未示出)来拾取它们。可以在拾取工艺之前,可以增加独立的芯片或管芯之间的间隔,以便促进拾取工艺。
在下文中,将参照图6和图7描述根据本发明的第二实施方案的保护片110。
根据第二实施方案的保护片110与根据第一实施方案的保护片10的不同之处在于,保护片110的直径大于晶圆W的外径,以及在于将基本上环形的粘合剂层42施加至保护膜4的前表面4a的外周部。在第二实施方案的描述中,与第一实施方案的元件基本相同的元件以相同的附图标记表示,并且省略其重复的详细说明。
基本上环形的粘合剂层42可以是连续的粘合剂层。可选地,基本上环形42的粘合剂层可以是不连续的粘合剂层。特别地,在基本上环形的粘合剂层42中,粘合剂可以以不连续的形式提供,该不连续的形式例如点式、条式等,该条式例如具有直的和/或弯曲的条。
图6示出了在将保护片110附接至环形框架40之前的保护片110和环形框架40。在本实施方案中,晶圆W是半导体尺寸晶圆,且环形框架40是半导体尺寸的环形框架。
当在加工晶圆W中使用根据第二实施方案的保护片110时,保护片110的外周部通过基本上环形的粘合剂层42,附接至环形框架40(参见图7)。粘合层42设置在保护膜4和环形框架40之间。在图7中说明了保护片110和环形框架40的附接状态。
特别地,保护片110的外周部附接至环形框架40,使得保护片110封闭环形框架40的中心开口。环形框架40和附接至环形框架40的保护片110形成根据本发明的实施方案的处理系统。
基本上环形的粘合剂层42配置为使得其内径基本上等于半导体尺寸的环形框架40的内径(参见图7)。在保护片110的中心区域中,保护片110的前表面、即保护膜4的前表面4a没有施加粘合剂。如图7中所示,保护片110的中心区域具有比半导体尺寸晶圆W外径大的外径。另外,保护片110的背表面、即缓冲层8的背表面8b没有施加粘合剂。因此,保护片110的整个背表面没有粘合剂。
将保护片110施加至晶圆W的前侧1,使得晶圆W设置在保护片110的中心区域中,并且保护膜4的前表面4a与晶圆前侧1直接接触(参见图7)。因此,在保护膜4的前表面4a与晶圆W的前侧1之间不存在材料,特别是不存在粘合剂。
在本实施方案中,优选在将保护片110施加至晶圆W之前,执行将保护膜4的外周部附接至环形框架40的步骤。这样,可以进一步简化将保护片110施加至晶圆W的步骤,例如使用环形框架40来处理和运输晶圆W。
在将保护片110施加至晶圆W之后,以与以上参照图5针对第一实施方案所详细说明的相同的方式,对保护片110施加热和压力,从而将保护片110附接至晶圆W(参见图7)。
晶圆W和附接至晶圆W的保护片110构成根据本发明的实施方案的组合体。
如上所详细说明的,附接至保护片110、特别是附接至保护片110的中心区域的晶圆W,由环形框架40通过保护片110保持。因此,形成晶圆单元,该晶圆单元其包括晶圆W、保护片110和环形框架40,促进晶圆W的加工、处理和运输(参见图7)。
在将保护片110附接至晶圆W之后,可以用与以上针对第一实施方案所详细描述的基本上相同的方式来加工晶圆W。
在下文中,将参照图8至图14描述根据本发明的第三实施方案的保护片210。
根据第三实施方案的保护片210与根据第二实施方案的保护片110的不同之处在于,缓冲层8具有比保护膜4的直径小的直径,以及在于在缓冲层8的背表面8b上设置有基片9(例如,参见图8)。在第三实施方案的描述中,与前述实施方案的元件基本上相同的元件以相同的附图标记表示,并且省略其重复的详细描述。
图8示出了根据第三实施方案的保护片210,该保护片210处于附接至半导体尺寸晶圆W的状态。如图8中所指示的,源自突起14的晶圆形貌未被保护膜4完全吸收。因此,在保护膜4的背表面4b上产生表面不均匀。这种表面不均匀可能发生在具有相对较大高度的突起的情况下。然而,缓冲层8吸收了保护膜4的这种表面不均匀,使得突起14完全嵌入保护膜4和缓冲层8中。
基片9附接至缓冲层8的背表面8b,使得基片9的前表面与缓冲层8的背表面8b直接接触。在本实施方案中,基片9的背表面9b形成保护片210的背表面。
基片9的材料不受特别限制。
基片9可以由柔软或柔韧的材料制成,例如聚合物材料,例如聚氯乙烯(PVC)或乙烯乙酸乙烯酯(EVA)。
可选地,基片9可以由刚性或硬质材料制成,例如聚对苯二甲酸乙二醇酯(PET)和/或硅和/或玻璃和/或不锈钢(SUS)。
例如,如果基片9由聚对苯二甲酸乙二醇酯(PET)或玻璃制成,并且缓冲层8可通过外部刺激固化,则可使用可穿过聚对苯二甲酸乙二醇酯(PET)或玻璃传播的辐射、例如UV辐射来固化缓冲层9。如果基片9由硅或不锈钢(SUS)制成,则提供具有成本效益的基片9。
并且,基片9可以由上面所列的材料的组合形成。
基片9可具有30至1500 μm、优选40至1200 μm、更优选50至1000 μm范围内的厚度。特别优选地,基片9具有30至250 μm范围内的厚度。50 μm的基片9厚度是特别优选的。例如,基片9可以是具有50 μm厚度的聚对苯二甲酸乙二醇酯(PET)膜。
基片9和缓冲层8的每个均具有基本上圆形的形状。基片9和缓冲层8的直径彼此基本上相同,并且大于半导体尺寸晶圆W的直径。基片9和缓冲层8的直径小于保护膜4的直径。
因此,保护片210包括基片9、缓冲层8和保护膜4。以与以上第二实施方案所详细说明相同的方式,在保护片210的中心区域中,保护片210的前表面、即保护膜4的前表面4a,没有施加粘合剂。如图8中所示,保护片210的中心区域具有比半导体尺寸晶圆W外径大的外径。另外,保护片110的背表面、即基片9的背表面8b,没有施加粘合剂。因此,保护片110的整个背表面没有粘合剂。
环形框架40和附接至环形框架40的保护片210形成根据本发明的实施方案的处理系统(参见图8)。
保护片210施加至晶圆W的前侧1,使得晶圆W设置在保护片210的中心区域,并且保护膜4的前表面4a与晶圆前侧1直接接触(参见图8)。因此,在保护膜4的前表面4a与晶圆W的前侧1之间不存在材料、特别是不存在粘合剂。
随后,加热保护膜4,以便将保护片210附接至晶圆W的前侧1。可以以与以上针对第一实施方案所详细说明基本上相同的方式、即通过加热的卡盘台20,加热保护膜4(参见图8)。
此外,在本实施方案中,通过使用两个平行的压板向基片9的背表面9b施加压力。在压力施加工艺中,一块板按压抵靠基片9的背表面9b,另一块板按压抵靠晶圆W的背侧6。这样,如图8中的虚线箭头所示,能够确保基片9的背表面9b基本上平行于晶圆背侧6。
压板可以是加热的压板,其允许在按压工艺期间,通过晶圆W和/或通过基片9和缓冲层8加热保护膜4。除了通过加热的卡盘台20加热保护膜4之外,作为代替可以执行该加热工艺。
晶圆W和附接至晶圆W的保护片210形成根据本发明的实施方案的组合体。
如果缓冲层8可通过外部刺激固化,则外部刺激可以用与以上针对第一实施方案所详细说明的基本上相同的方式施加至缓冲层8。
如图9中的虚线和箭头所示,图9说明了切除侧向延伸超过晶圆W圆周的保护膜4、缓冲层8和基片9的部分的后续步骤。这些部分可以例如通过诸如使用刀片或锯的机械切割、激光切割或等离子体切割来切除。切除这些部分有助于在后续加工步骤中晶圆单元的处理。
图10示出了图9中说明的切割步骤的结果。
在该切割步骤之后,加工晶圆W的背侧6,即进行研磨工艺,如下将详细说明。
将平面的、平坦表面的基片9的背表面9b放置在卡盘台(未示出)的顶表面上,该卡盘台可以与图8中的卡盘台20相同。随后,研磨晶圆W的背侧6,以将晶圆厚度调节到例如大约20至100 μm范围内的值。该厚度可以是芯片或管芯的最终厚度。图11示出了该研磨步骤的结果。
可以使用掩模设备(未示出),来执行晶圆W的背侧6的研磨。该研磨设备可包括主轴壳体(spindle housing)、可旋转地容纳在主轴壳体中的主轴、以及安装到主轴的下端的磨轮。多个磨料(abrasive)构件可固定到磨轮的下表面,其中,各磨料构件可由通过利用诸如金属结合剂或树脂结合剂的结合剂,固定金刚石磨料颗粒而配置的金刚石磨料构件形成。例如使用电机通过驱动主轴来使具有磨料构件的磨轮高速旋转。
在研磨步骤中,使保持晶圆单元的卡盘台和研磨设备的磨轮旋转,并且磨轮下降以使磨轮的磨料构件与晶圆W的背侧6接触,从而研磨背侧6。
由于放置在研磨设备的卡盘台的顶表面上的基片9的平面背表面9b,基本上平行于晶圆W的背侧6(参见图8),所以在研磨工艺期间由磨轮施加至晶圆W的压力在晶圆W上平均且均匀地分布。因此,能够使图案转印或破损的任何风险最小化。此外,基片9的平坦、均匀的背表面9b与晶圆W的背侧6的基本上平行对准,允许研磨步骤能够以高精度执行,从而在研磨之后,获得特别一致和均匀的晶圆厚度。
可以用与以上针对第一实施方案详细说明的基本上相同的方式执行晶圆W的进一步加工,即晶圆的切割和分离的芯片或管芯的拾取。
在下文中,将参照图12至图14描述图9至图11中所示工艺的变型(modification)。
图12至图14中所说明的方法与图9至图11中所说明的方法的不同之处在于,切割保护片210和研磨晶圆背侧6的步骤的顺序。
特别地,在图12至图14中所说明的方法中,首先研磨晶圆W的背侧6,而保护片210仍然附接至环形框架40。该研磨步骤的结果如图12中所示。晶圆背侧6以与以上参照图11所详细描述的基本上相同的方式研磨。
随后,如图13中的虚线和箭头所指示的,切除横向延伸超过晶圆W圆周的保护膜4、缓冲层8和基片9的部分。该切割步骤以与以上参照图9所详细描述的基本上相同的方式执行。图14示出了图13中所说明的切割步骤的结果。
可以用与以上针对第一实施方案详细说明的基本上相同的方式执行晶圆W的进一步加工,即晶圆的切割和分离的芯片或管芯的拾取。
在下文中,将参照图15描述根据本发明的第四实施方案的保护片310。
根据第四实施方案的保护片310与根据第一实施方案的保护片10的不同之处在于,基片9附接至缓冲层8的背表面8b(例如,参见图6)。在第四实施方案的描述中,与先前实施方案的元件基本相同的元件以相同的附图标记表示,并且省略其重复的详细描述。
基片9附接至缓冲层8的背表面8b,使得基片9的前表面与缓冲层8的背表面8b直接接触(参见图15)。基片9可以具有与以上针对第三实施方案详细说明的相同的性能和特性。
保护膜4、缓冲层8和基片9的直径基本上彼此相同,并且与晶圆W的直径相同(参见图15)。
保护膜4、缓冲层8和基片9可以基本上以与以上针对第三实施方案详细说明的相同的方式附接至晶圆前侧1。
该附接工艺的结果如图15中所示。如图15中的虚线箭头所指示的,基片9的背表面9b基本上平行于晶圆W的背侧6。
随后,以与上述第三实施方案基本上相同的方式研磨晶圆W的背侧6。
可以用与以上针对第一实施方案所详细说明的基本上相同的方式执行晶圆W的进一步加工,即晶圆的切割和分离的芯片或管芯的拾取。
在下文中,将参照图16和图17描述根据本发明的第五实施方案的保护片410。
根据第五实施方案的保护片410与根据第四实施方案的保护片310的不同之处在于,保护膜4具有小于缓冲层8的直径,并且缓冲层8达到保护膜4上方。在第五实施方案的描述中,与前述实施方案的元件基本上相同的元件以相同的附图标记表示,并且省略其重复的详细描述。
特别地,保护膜4具有与晶圆W的器件区域2的直径基本上相同的直径(参见图16和图17)。
保护片410可以用与以上针对第三实施方案详细说明的基本上相同的方式附接至晶圆前侧1。该附接工艺的结果如图16中所示。
如该图中所说明的,缓冲层8围绕保护膜4的外周,并与晶圆前侧1直接接触。这种设置提供了保护片410、特别是保护膜4到晶圆前侧1特别稳定和坚固的附接。可以通过固化缓冲层8,来进一步增强这种附接的强度。
随后,以与以上针对第三实施方案详细说明的基本上相同的方式研磨晶圆W的背侧6。该研磨工艺的结果如图17中所示。
可以用与以上针对第一实施方案所详细说明的基本上相同的方式执行晶圆W的进一步加工,即晶圆W的切割和分离的芯片或管芯的拾取。
Claims (24)
1.一种在加工半导体尺寸晶圆(W)中使用的保护片(10,110,210,310,410),所述保护片(10,110,210,310,410)包括:
保护膜(4);和
缓冲层(8),其附接至所述保护膜(4)的背表面(4b),所述缓冲层(8)通过外部刺激固化,使得所述缓冲层(8)在施加外部刺激时至少在一定程度上硬化;
其中,至少在所述保护片(10,110,210,310,410)的中心区域中,未将粘合剂施加至所述保护片(10,110,210,310,410)的前表面(4a)和背表面(8b,9b),所述中心区域具有等于或大于所述半导体尺寸晶圆(W)的外径的外径;
所述保护片(10,110,210,310,410)被配置为:
通过将所述保护膜(4)附接至所述半导体尺寸晶圆(W)上,使所述保护片(10,110,210,310,410)被附接至所述半导体尺寸晶圆(W)上,从而使得与所述保护膜(4)的所述背表面(4b)相对的所述保护膜(4)的前表面(4a)与所述半导体尺寸晶圆(W)直接接触;以及
所述保护片(10,110,210,310,410)从所述晶圆(W)移除时能够避免所述晶圆(W)的器件区域(2)中的残留物。
2.根据权利要求1所述的保护片(10,110,210,310,410),其中,所述中心区域的外径在3至50 cm的范围内。
3.根据权利要求1或2所述的保护片(10,110,210,310,410),其中,在所述保护片(10,110,210,310,410)的整个所述前表面(4a)和/或整个所述背表面(8b,9b)上,没有施加粘合剂。
4.根据权利要求1所述的保护片(110,210),其中,将环形的粘合剂层(42)施加至所述保护膜(4)的、与所述保护膜(4)的所述背表面(4b)相对的前表面(4a)的外周部。
5.根据权利要求4所述的保护片(110,210),其中,所述环形的粘合剂层(42)的内径等于或大于用于保持所述半导体尺寸晶圆(W)的半导体尺寸的环形框架(40)的内径。
6.根据权利要求1所述的保护片(10,110,210,310,410),其中,所述外部刺激为UV辐射、热、电场和/或化学试剂。
7.根据权利要求1或2所述的保护片(10,110,210,310,410),其中,所述缓冲层(8)具有20至500 μm范围内的厚度。
8.根据权利要求1或2所述的保护片(10,110,210,310,410),其中,所述保护膜(4)具有5至200 μm范围内的厚度。
9.根据权利要求1或2所述的保护片(10,110,210,310,410),其中,所述保护膜(4)由聚合物制成。
10.根据权利要求9所述的保护片(10,110,210,310,410),其中,所述聚合物是聚烯烃。
11.根据权利要求4或5所述的保护片(110,210),其中,所述外部刺激为UV辐射、热、电场和/或化学试剂。
12.根据权利要求4或5所述的保护片(110,210),其中,所述缓冲层(8)具有20至500 μm范围内的厚度。
13.根据权利要求4或5所述的保护片(110,210),其中,所述保护膜(4)具有5至200 μm范围内的厚度。
14.根据权利要求4或5所述的保护片(110,210),其中,所述保护膜(4)由聚合物制成。
15.根据权利要求14所述的保护片(110,210),其中,所述聚合物是聚烯烃。
16.一种在加工晶圆(W)中使用的保护片(10,310,410),所述保护片(10,310,410)包括:
保护膜(4);和
缓冲层(8),其附接至所述保护膜(4)的背表面(4b),所述缓冲层(8)通过外部刺激固化,使得所述缓冲层(8)在施加外部刺激时至少在一定程度上硬化;
其中,在所述保护片(10,310,410)的整个前表面(4a)和整个背表面(8b,9b)上,没有施加粘合剂;
所述保护片(10,310,410)被配置为:
通过将所述保护膜(4)附接至所述晶圆(W)上,使所述保护片(10,310,410)被附接至所述晶圆(W)上,从而使得与所述保护膜(4)的所述背表面(4b)相对的所述保护膜(4)的前表面(4a)与所述晶圆(W)直接接触;以及
所述保护片(10,310,410)从所述晶圆(W)移除时能够避免所述晶圆(W)的器件区域(2)中的残留物。
17.根据权利要求16所述的保护片(10,310,410),其中,所述外部刺激为UV辐射、热、电场和/或化学试剂。
18.根据权利要求16-17中任一项所述的保护片(10,310,410),其中,所述缓冲层(8)具有20至500 μm范围内的厚度。
19.根据权利要求16-17中任一项所述的保护片(10,310,410),其中,所述保护膜(4)具有5至200 μm范围内的厚度。
20.根据权利要求16-17中任一项所述的保护片(10,310,410),其中,所述保护膜(4)由聚合物制成。
21.根据权利要求20所述的保护片(10,310,410),其中,所述聚合物是聚烯烃。
22.一种用于半导体尺寸晶圆(W)的处理系统,所述处理系统包括
半导体尺寸的环形框架(40);和
根据权利要求4至5、和权利要求11至15中任一项所述的保护片(110,210),
其中,所述保护片(110,210)通过所述环形的粘合剂层(42)附接至所述环形框架(40),使得所述环形框架(40)的中心开口被所述保护片(110,210)封闭。
23.一种组合体,其包括
半导体尺寸晶圆(W),在其一侧(1)具有带有多个器件(7)的器件区域(2);和
根据权利要求1至15中任一项所述的保护片(10,110,210,310,410),
其中,所述保护片(10,110,210,310,410)附接至所述半导体尺寸晶圆(W)的所述一侧(1),使得所述半导体尺寸晶圆(W)设置在所述保护片(10,110,210,310,410)的中心区域,且保护膜(4)的、与所述保护膜的背表面(4b)相对的前表面(4a)与所述半导体尺寸晶圆(W)的所述一侧(1)直接接触。
24.一种组合体,其包括
晶圆(W),在其一侧(1)具有带有多个器件(7)的器件区域(2);和
根据权利要求16至21中任一项所述的保护片(10,310,410),
其中,所述保护片(10,310,410)附接至所述晶圆(W)的所述一侧(1),使得保护膜(4)的、与所述保护膜的背表面(4b)相对的前表面(4a)与所述晶圆(W)的所述一侧(1)直接接触。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2017/061997 WO2018210426A1 (en) | 2017-05-18 | 2017-05-18 | Protective sheeting for use in processing wafer, handling system for wafer, and combination of wafer and protective sheeting |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110663106A CN110663106A (zh) | 2020-01-07 |
CN110663106B true CN110663106B (zh) | 2023-09-22 |
Family
ID=58745230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780090967.5A Active CN110663106B (zh) | 2017-05-18 | 2017-05-18 | 在加工晶圆中使用的保护片、用于晶圆的处理系统以及晶圆与保护片的组合体 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11676833B2 (zh) |
JP (1) | JP6940217B2 (zh) |
KR (1) | KR102345923B1 (zh) |
CN (1) | CN110663106B (zh) |
DE (1) | DE112017007552T5 (zh) |
TW (1) | TWI795402B (zh) |
WO (1) | WO2018210426A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7301468B2 (ja) | 2019-04-17 | 2023-07-03 | 株式会社ディスコ | 被加工物の加工方法、熱圧着方法 |
CN110223942A (zh) * | 2019-06-06 | 2019-09-10 | 长江存储科技有限责任公司 | 晶圆贴膜方法及晶圆贴膜装置 |
DE102019211540A1 (de) * | 2019-08-01 | 2021-02-04 | Disco Corporation | Verfahren zum bearbeiten eines substrats |
JP7374657B2 (ja) * | 2019-08-21 | 2023-11-07 | 株式会社ディスコ | ウエーハの加工方法 |
JP2023012964A (ja) * | 2021-07-14 | 2023-01-26 | 株式会社ディスコ | 貼着方法及び貼着装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009256154A (ja) * | 2008-04-21 | 2009-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長用基板および半導体結晶 |
CN105452408A (zh) * | 2013-09-30 | 2016-03-30 | 琳得科株式会社 | 树脂膜形成用复合片 |
WO2017036512A1 (en) * | 2015-08-31 | 2017-03-09 | Karl Heinz Priewasser | Method of processing wafer and protective sheeting for use in this method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4447280B2 (ja) | 2003-10-16 | 2010-04-07 | リンテック株式会社 | 表面保護用シートおよび半導体ウエハの研削方法 |
US20060102080A1 (en) * | 2004-11-12 | 2006-05-18 | Advanced Ion Beam Technology, Inc. | Reduced particle generation from wafer contacting surfaces on wafer paddle and handling facilities |
JP2009188010A (ja) * | 2008-02-04 | 2009-08-20 | Lintec Corp | 脆質部材用支持体および脆質部材の処理方法 |
JP5318435B2 (ja) | 2008-02-29 | 2013-10-16 | 日東電工株式会社 | 半導体ウエハの裏面研削用粘着シート及びこの裏面研削用粘着シートを用いる半導体ウエハの裏面研削方法 |
JP2011151070A (ja) | 2010-01-19 | 2011-08-04 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2013073828A (ja) * | 2011-09-28 | 2013-04-22 | Fujifilm Corp | 導電性組成物、その製造方法、導電性部材、並びに、タッチパネル及び太陽電池 |
JP6037655B2 (ja) | 2012-05-15 | 2016-12-07 | 株式会社ディスコ | 粘着テープの貼着方法 |
KR101539133B1 (ko) | 2012-07-10 | 2015-07-23 | (주)엘지하우시스 | 반도체 웨이퍼 표면보호 점착필름 및 그의 제조방법 |
CN105849215B (zh) | 2013-12-26 | 2019-09-03 | 日立化成株式会社 | 临时固定用膜、临时固定用膜片材及半导体装置 |
JP5980438B2 (ja) | 2014-03-24 | 2016-08-31 | リンテック株式会社 | 加工物の製造方法 |
JP6454580B2 (ja) | 2015-03-30 | 2019-01-16 | デクセリアルズ株式会社 | 熱硬化性接着シート、及び半導体装置の製造方法 |
JP6517588B2 (ja) * | 2015-05-27 | 2019-05-22 | デクセリアルズ株式会社 | 熱硬化性接着シート、及び半導体装置の製造方法 |
DE102015216619B4 (de) * | 2015-08-31 | 2017-08-10 | Disco Corporation | Verfahren zum Bearbeiten eines Wafers |
TWI605502B (zh) | 2015-10-30 | 2017-11-11 | Furukawa Electric Co Ltd | Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method |
WO2017077958A1 (ja) | 2015-11-04 | 2017-05-11 | リンテック株式会社 | 半導体装置の製造方法 |
GB2551732B (en) | 2016-06-28 | 2020-05-27 | Disco Corp | Method of processing wafer |
JP6906843B2 (ja) | 2017-04-28 | 2021-07-21 | 株式会社ディスコ | ウェーハの加工方法 |
DE102017208405B4 (de) * | 2017-05-18 | 2024-05-02 | Disco Corporation | Verfahren zum Bearbeiten eines Wafers und Schutzfolie |
-
2017
- 2017-05-18 WO PCT/EP2017/061997 patent/WO2018210426A1/en active Application Filing
- 2017-05-18 US US16/613,570 patent/US11676833B2/en active Active
- 2017-05-18 KR KR1020197037327A patent/KR102345923B1/ko active IP Right Grant
- 2017-05-18 CN CN201780090967.5A patent/CN110663106B/zh active Active
- 2017-05-18 JP JP2019562372A patent/JP6940217B2/ja active Active
- 2017-05-18 DE DE112017007552.1T patent/DE112017007552T5/de active Pending
-
2018
- 2018-05-04 TW TW107115297A patent/TWI795402B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009256154A (ja) * | 2008-04-21 | 2009-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体結晶成長用基板および半導体結晶 |
CN105452408A (zh) * | 2013-09-30 | 2016-03-30 | 琳得科株式会社 | 树脂膜形成用复合片 |
WO2017036512A1 (en) * | 2015-08-31 | 2017-03-09 | Karl Heinz Priewasser | Method of processing wafer and protective sheeting for use in this method |
Also Published As
Publication number | Publication date |
---|---|
JP2020520117A (ja) | 2020-07-02 |
KR102345923B1 (ko) | 2022-01-03 |
WO2018210426A1 (en) | 2018-11-22 |
KR20200007957A (ko) | 2020-01-22 |
CN110663106A (zh) | 2020-01-07 |
TW201901783A (zh) | 2019-01-01 |
DE112017007552T5 (de) | 2020-01-30 |
US20200373176A1 (en) | 2020-11-26 |
JP6940217B2 (ja) | 2021-09-22 |
US11676833B2 (en) | 2023-06-13 |
TWI795402B (zh) | 2023-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102118270B1 (ko) | 웨이퍼 프로세싱 방법 및 이 방법에서의 사용을 위한 보호 시팅 | |
US11784138B2 (en) | Wafer processing with a protective film and peripheral adhesive | |
US10256148B2 (en) | Method of processing wafer | |
CN110663106B (zh) | 在加工晶圆中使用的保护片、用于晶圆的处理系统以及晶圆与保护片的组合体 | |
CN110164820B (zh) | 处理晶圆的方法 | |
JP7205810B2 (ja) | ウェハを処理する方法 | |
US11626324B2 (en) | Method of processing a wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |