CN109417049B - 处理背面上具有突出物的晶片的方法 - Google Patents

处理背面上具有突出物的晶片的方法 Download PDF

Info

Publication number
CN109417049B
CN109417049B CN201780039824.1A CN201780039824A CN109417049B CN 109417049 B CN109417049 B CN 109417049B CN 201780039824 A CN201780039824 A CN 201780039824A CN 109417049 B CN109417049 B CN 109417049B
Authority
CN
China
Prior art keywords
wafer
protective film
buffer layer
face
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780039824.1A
Other languages
English (en)
Other versions
CN109417049A (zh
Inventor
卡尔·海因茨·普利瓦西尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN109417049A publication Critical patent/CN109417049A/zh
Application granted granted Critical
Publication of CN109417049B publication Critical patent/CN109417049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种处理晶片(W)的方法，该晶片具有包含器件区域的第一面(1)和具有多个突出物(14)的第二面(6)。该方法包括：提供保护膜(4)；提供具有贴在其正面(17)上的缓冲层(13)的基片(7)；将保护膜(4)的正面贴附到晶片(W)的第二面(6)，并且将保护膜(4)的与其正面相反的背面贴附到缓冲层(13)。突出物(14)嵌入缓冲层(13)中，并且基片(7)的背面(18)与晶片(W)的第一面(1)大致平行。

Description

处理背面上具有突出物的晶片的方法
技术领域
本发明涉及一种处理晶片(诸如半导体晶片)的方法，该晶片具有：第一面，该第一面具有包括多个器件的器件区域；和第二面，该第二面与第一面相反，其中，第二面具有沿晶片的厚度方向突出的多个突出物。
背景技术
在半导体器件制造工艺中，具有包括多个器件并且被多条分隔线分割的器件区域的晶片被分成独立的管芯(die)或芯片。该制造工艺通常包括沿分隔线切割晶片以获得独立的管芯或芯片的切割步骤。该切割步骤可以从晶片的其上形成器件区域的正面执行。
为了获得具有明确定义的形状和尺寸的高质量管芯或芯片，该切割步骤必须以精确且可靠的方式来执行。
然而，在已知半导体器件制造工艺中，如果沿晶片的厚度方向突出的突出物(诸如表面凹凸或粗糙、凸块、光学元件等)存在于晶片的与晶片正面相反的背面上，则在切割步骤中可能出现问题。尤其是，由于这些突出物的存在，显著增大了晶片在切割期间的破损风险。
而且，在晶片背面上存在这样的突出物可能引起晶片在切割期间的至少部分错位，这不利地影响切割过程的准确度，由此，不利地影响获得的管芯或芯片的质量。尤其是，管芯或芯片的侧壁在切割过程中可能破裂，从而严重损坏切割后所获得的管芯或芯片。
因此，仍然需要一种允许使对晶片的任意损坏风险最小化的处理晶片的可靠且精确的方法，该晶片具有：第一面，该第一面具有器件区域；以及第二面，该第二面具有多个突出物。
发明内容
因此，本发明的目的是提供一种允许使对晶片的任意损坏风险最小化的处理晶片的可靠且精确的方法，该晶片具有：第一面，该第一面具有器件区域；以及第二面，该第二面具有多个突出物。该目标由根据本申请的晶片处理方法来实现。
本发明提供一种处理晶片的方法，该晶片具有：第一面，该第一面具有包括多个器件的器件区域；以及第二面，该第二面与第一面相反，其中，第二面具有沿晶片的厚度方向突出的多个突出物或凸出物。该方法包括以下步骤：提供保护膜；提供基片，该基片具有贴在其正面上的缓冲层；将保护膜的正面贴附到晶片的第二面，其中，保护膜用粘合剂粘附到第二面的至少外围部分；以及将保护膜的与其正面相反的背面贴附到缓冲层。沿晶片的厚度方向突出的突出物或凸出物嵌入缓冲层中，并且基片的与其正面相反的背面与晶片的第一面大致平行。该方法还包括对晶片的第一面进行处理。
诸如表面凹凸或粗糙、凸块、光学元件(例如，光学透镜)、其它结构等的突出物或凸出物沿晶片的厚度方向从晶片的第二面突出、延伸或凸出。突出物或凸出物定义了晶片的第二面的表面结构或形貌，致使该侧凹凸不平。
突出物可能不规则地排布(例如在表面凹凸或粗糙的情况下)或者可能以规则的图案排布。仅突出物中的一些可能以规则的图案排布。
突出物可能具有任意类型的形状。例如，突出物中的一些或全部可能是球、半球、柱(例如，具有圆形、椭圆形或多边形(诸如三角形、正方形等)截面或基础区域的柱)、圆锥、截锥或台阶的形状。突出物可能具有不规则的形状。
突出物中的至少一些可能由于在晶片的第二面上形成的元件而产生。突出物中的至少一些可能由于沿其厚度方向部分或完全穿透晶片的元件而产生(例如，对于硅穿孔(TSV)的情况)。这些后者元件可能沿晶片厚度的一部分或沿整个晶片厚度延伸。
突出物可能具有在5至300μm(优选地为10至250μm，更优选地为20至200μm，甚至更优选地为40至150μm)的范围内的沿晶片厚度方向的高度。
所有突出物可能具有大致相同的形状和/或尺寸。另选地，突出物中的至少一些可能在形状和/或尺寸上彼此不同。
晶片的第一面还可能具有没有器件并且形成在器件区域周围的外围边缘区域。
保护膜的背面贴附到缓冲层的表面，该表面与缓冲层和基片接触的表面相反。
根据本发明的晶片处理方法，保护膜的正面贴附到晶片的第二面(即，晶片背面)，并且保护膜的背面贴附到贴在基片的正面上的缓冲层，使得晶片第二面上的突出物嵌入缓冲层中，并且基片的背面与晶片的第一面大致平行。这样，形成了包括晶片、保护膜以及贴有缓冲层的基片的晶片单元，这使得能够消除由于突出物的存在而产生的表面凹凸对随后晶片处理步骤的任何负面影响。
尤其是，通过将突出物嵌入贴在基片的正面上的缓冲层中，在晶片处理期间(例如，在随后的切割步骤中)，使例如光学元件或其它结构的突出物可靠地免于任何损坏。
此外，基片的背面(其形成以上提及的晶片单元的第一表面)和晶片的第一面(即，正面)(其形成该晶片单元的第二表面)彼此大致平行。因此，在切割晶片的第一面时，例如可以通过将基片的背面放置在工作盘(chuck table)上来向该背面施加适当的反压。
因为基片的平面背面与晶片的正面大致平行，所以例如由切割设备的切割或划切刀片在切割过程期间施加于晶片的压力更均衡且均匀地分布在晶片上，由此使晶片的任何破裂风险最小化。此外，基片的平坦均匀背面和晶片的正面的大致平行对齐允许高精度地进行切割步骤，由此实现具有明确定义的形状和尺寸的高质量管芯或芯片的生产。
保护膜覆盖形成在晶片背面上的突出物，因此使突出物免于损坏和污染。而且，保护膜有助于在加工处理之后从晶片去除具有缓冲层的基片。而且，保护膜充当晶片背面与缓冲层之间的另外的缓冲物，由此进一步有助于压力在切割期间的更均衡且均匀的分布。因此，可以特别可靠地防止晶片在切割过程期间的破损。
在这点上，特别优选的是保护膜是可压缩、弹性、挠性和/或柔韧的。这样，可以进一步增强保护膜的缓冲效果。
因此，本发明的晶片处理方法使得能够以可靠且高效的方式使对晶片的任何损坏(诸如晶片破损)的风险最小化。
晶片例如可以是半导体晶片、玻璃晶片、蓝宝石晶片、陶瓷晶片(诸如氧化铝(Al2O3)陶瓷晶片)、石英晶片、氧化锆晶片、PZT(锆钛酸铅)晶片、聚碳酸酯晶片、金属(例如，铜、铁、不锈钢、铝等)或金属化材料晶片、铁氧体晶片、光学晶体材料晶片、树脂(例如，环氧树脂)涂布或成型的晶片等。
尤其是，晶片例如可以是Si晶片、GaAs晶片、GaN晶片、GaP晶片、InAs晶片、InP晶片、SiC晶片、SiN晶片、LT(钽酸锂)晶片、LN(铌酸锂)晶片等。
晶片可以由单一材料制成或者由不同材料(例如，上面指出的材料中的两个或更多个)的组合来制成。例如，晶片可以是Si和玻璃结合的晶片，在该晶片中，由Si制成的晶片元件粘合到由玻璃制成的晶片元件。
在本发明的方法中，可以首先层叠保护膜和具有贴在其正面上的缓冲层的基片，形成保护叠层，该保护叠层包括基片、缓冲层以及贴附到缓冲层的保护膜。随后可以将这样形成的保护叠层贴附到晶片的第二面，使得沿晶片的厚度方向突出的突出物被保护膜覆盖并嵌入缓冲层中，并且基片的背面与晶片的第一面大致平行。在这种情况下，当保护叠层贴附到晶片的第二面时，保护膜的正面贴附到晶片的第二面。
这样，可以以特别简单且高效的方式进行晶片处理方法。例如，保护叠层可以被预先制备，存储以便稍后使用，并且在需要时用于晶片处理。由此，可以大量制造保护叠层，这使得其生产在时间和成本方面都尤其具有效益。
另选地，可以首先将保护膜贴附到晶片的第二面，并且随后可以将贴附有保护膜的晶片的第二面贴附到基片的正面，使得沿晶片的厚度方向突出的突出物嵌入缓冲层中，并且基片的背面与晶片的第一面大致平行。在这种情况下，保护膜可以尤其相对于沿晶片的厚度方向突出的突出物以特别高的准确度贴附到晶片的第二面。
可以通过多条分隔线分割器件区域。处理晶片的第一面的步骤可以包括沿分隔线切割晶片。晶片可以从其第一面(即，正面)进行切割。
切割可以通过机械切割(例如，通过刀片划切或锯切)和/或激光切割和/或等离子体切割来执行。例如，激光切割可以通过激光烧蚀或者通过由激光辐照沿分隔线在晶片内部形成改性层来进行。晶片可以在单个机械切割步骤、单个激光切割步骤或单个等离子体切割步骤中来进行切割。另选地，晶片可以通过一系列机械切割和/或激光切割和/或等离子体切割步骤来进行切割。
在一些实施方式中，晶片的第一面例如可以通过机械切割以第一切割宽度进行局部切割，并且在已经形成局部切口的区域中，晶片在其厚度方向上的剩余部分可以通过机械切割和/或由激光切割和/或由等离子体切割以第二切割宽度从晶片的第一面进行切割。第二切割宽度可以小于或等于第一切割宽度。在局部切割晶片的第一面的步骤中，沿晶片的厚度方向(即，沿晶片的厚度的一部分)局部切割晶片的第一面。本发明的方法允许以特别高的精度来执行切割过程，使得可以准确控制局部切口的深度。尤其是，因为基片的背面与晶片的第一面大致平行，所以可以沿分隔线一致地形成具有均衡深度的多个局部切口。
晶片的切割在保护膜和具有缓冲层的基片贴附到晶片的状态下执行。这样，可以确保在切割步骤期间施加的压力在切割期间贯穿晶片均衡且均匀地分布，由此使在切割步骤中对晶片的任何损坏(例如，产生管芯或芯片的侧壁的破裂)风险最小化。而且，切割步骤可以以高准确度来执行，由此获得具有准确定义的形状和尺寸的高质量管芯或芯片。
该方法还可以包括从晶片去除保护膜、缓冲层以及基片。例如，保护膜、缓冲层以及基片可以在对晶片的第一面进行处理(例如，切割)之后从晶片去除。这样，可以以简单且可靠的方式分离并拾取各管芯或芯片。比如，如果以上述保护叠层的形式提供保护膜、缓冲层以及基片，则可以在处理(例如，切割)之后从晶片去除保护叠层。
在一些实施方式中，基片、缓冲层以及保护膜可以分别(即，一个接一个地)去除。
此外，可以首先一起去除基片和缓冲层，然后去除保护膜。在这种情况下，可以以特别简单且高效的方式从保护膜拾取已分离的管芯或芯片。
另选地，可以首先去除基片，然后一起去除缓冲层和保护膜。
晶片的处理(例如，切割)在从晶片去除保护膜、缓冲层以及基片之前执行。由此，在切割过程中由保护膜、缓冲层以及基片安全地保护晶片。因此，可以可靠避免切割期间对晶片的任何损坏。
用于将保护膜贴附到晶片的第二面的粘合剂可以仅提供在第二面的外围部分中，例如，提供在与在晶片的第一面上形成的外围边缘区域相对应的第二晶片侧的部分中。通过将粘合剂仅提供在第二晶片侧的外围部分中，显著减小了保护膜和晶片贴附到彼此的区域。由此，可以更容易地将保护膜与晶片分离，并且进一步降低对晶片(尤其是在其第二面上形成的突出物)的损坏的风险。
而且，如果为了使得能够将保护膜更容易地分离而对粘合剂进行处理(例如，固化)，则可以在处理过程中特别可靠地保护在器件区域中形成的器件和/或在晶片的第二面上形成的突出物免于损坏，因为它们被定位成与存在粘合剂的区域分隔开。
例如，粘合剂可以以环形结构提供在第二晶片侧的外围部分中。
另选地，粘合剂可以提供在晶片的第二面与保护膜的整个接触区域上。这样，可以确保保护膜被特别可靠地保持在在晶片的第二面上的适当位置处。此外，在晶片的切割之后，可以由保护膜牢固地保持获得的分离的芯片或管芯，由此防止芯片或管芯的任何不期望的移位或移动。
尤其是，粘合剂可以提供在保护膜的与晶片的第二面接触的整个表面上。
粘合剂可以通过外部刺激(诸如热、UV辐射、电场和/或化学剂)来进行固化。这样，可以在处理之后从晶片特别容易地去除保护膜。可以将外部刺激施加于粘合剂，以便减小其粘合力，由此允许轻易地去除保护膜。
将保护膜贴附到晶片的第二面的步骤可以在真空室中进行。尤其是，可以通过使用真空层叠机将保护膜贴附到晶片的第二面(即，背面)。在这种真空层叠机中，晶片在以下状态下放置在真空室中的工作盘上：晶片正面与工作盘的上表面接触，并且晶片背面被定向为向上。要贴附到晶片背面的保护膜被环形框保持在其外围部分处，并且被放置在真空室中的晶片背面上方。真空室的上部位于工作盘上方，并且环形框设置有由可拉伸的橡胶膜封闭的进气口。
在将晶片和保护膜加载到真空室中之后，抽空所述室，并且通过进气口向橡胶膜供给空气，这使得橡胶膜被拉伸到已抽空的室中。这样，橡胶膜在真空室中向下移动，以便抵靠晶片背面推动保护膜，从而用保护膜密封住外围晶片部分，并且将膜压在晶片背面上。因此，保护膜可以紧密地贴附到晶片背面，以随从其上形成的突出物的轮廓。
随后，解除真空室中的真空，并且通过粘合剂和真空室中的正压将保护膜保持在晶片背面上的适当位置处。
另选地，可以用软印模(soft stamp)或软辊(soft roller)代替橡胶膜。
保护膜可以贴附到晶片的第二面，使得膜仅部分随从突出物的轮廓。例如，保护膜可以仅随从突出物在晶片厚度方向上的上部。保护膜的这种结构可以允许从晶片特别容易地去除贴有缓冲层的基片和保护膜。
另选地，保护膜可以贴附到第二晶片侧，以便紧密随从突出物的轮廓。这样，贴附有保护膜的突出物可以特别可靠地嵌入缓冲层中。
保护膜可以是可拉伸的。保护膜可以在贴附到晶片的第二面时被拉伸，以便随从沿晶片的厚度方向突出的突出物的轮廓。
尤其是，保护膜可以拉伸至其原始尺寸的两倍或更多，优选地拉伸至其原始尺寸的三倍或更多，并且更优选地拉伸至其原始尺寸的四倍或更多。这样，尤其是对于拉伸至其原始尺寸的三倍或四倍或更多的情况，可以可靠地确保保护膜紧密随从突出物的轮廓。
缓冲层可以由允许沿晶片的厚度方向突出的突出物嵌入内部的任何类型的材料形成。例如，缓冲层可以由树脂、粘合剂、凝胶等形成。
缓冲层可通过外部刺激(诸如UV辐射、热、电场和/或化学剂)来进行固化。在这种情况下，缓冲层在向其施加外部刺激时至少在某种程度上硬化。例如，缓冲层可以由可固化树脂、可固化粘合剂、可固化凝胶等形成。
缓冲层可以被构造为在其固化之后呈现一定程度的压缩性、弹性和/或挠性，即，在固化之后是可压缩、弹性和/或挠性的。例如，缓冲层可以通过固化使得其进入橡胶状状态。另选地，缓冲层可以被构造为在固化之后达到刚性、坚硬状态。
在本发明的处理方法中用作缓冲层的UV可固化树脂的优选示例是迪思科(DISCO)公司的ResiFlat和日本电气化学(DENKA)的TAMPLOC。
该方法还可以包括以下步骤：在对晶片的第一面进行处理(例如，切割)之前，向缓冲层施加外部刺激，以便固化缓冲层。这样，可以进一步提高切割期间对晶片的保护和切割准确度。
保护膜有助于从晶片去除贴有可固化或已固化缓冲层的基片。尤其是，由于保护膜的存在，可以以可靠且简单的方式从晶片去除具有缓冲层的基片，这避免了在晶片上的任何残留物，诸如树脂、粘合剂或凝胶残留物，由此防止芯片或管芯的污染，并且使在去除过程中损坏突出物的风险最小化。
如果可固化缓冲层在固化之后呈现一定程度的压缩性、弹性和/或挠性(即，是可压缩、弹性和/或挠性的，例如，橡胶状的)，则可以以特别可靠且高效的方式在固化之后去除具有已固化缓冲层的基片。
如果缓冲层被构造为在固化时达到刚性坚硬状态，则可以通过向已固化缓冲层施加外部刺激(这至少在某种程度上软化或去除缓冲层)来促成从晶片去除基片和缓冲层。例如，例如由日本电气化学的UV可固化树脂TEMPLOC形成的一些缓冲层可以通过在固化之后向其应用热水来处理，以便软化已固化的缓冲层并且允许从晶片特别容易地去除基片和缓冲层。
本发明的方法还可以包括以下步骤：在对晶片的第一面进行处理(例如，切割)之前，切掉保护膜和/或缓冲层(例如，可固化或已固化缓冲层)和/或基片侧向延伸超出晶片的外周的部分。这样，进一步有助于在处理期间对包括晶片、保护膜以及贴有缓冲层的基片的晶片单元的处理。
基片的材料不特别受限。基片可以由柔软或柔韧的材料制成，诸如，聚合物材料，例如，聚氯乙烯(PVC)、乙烯醋酸乙烯酯(EVA)或聚烯烃。
另选地，基片可以由刚性或坚硬材料制成，诸如PET和/或硅和/或玻璃和/或SUS。
例如，如果基片由PET或玻璃制成且缓冲层可通过外部刺激进行固化，则缓冲层可以利用可透过PET或玻璃的辐射(比如UV辐射)来进行固化。如果基片由硅或SUS制成，则提供具有成本效益的基片。
而且，基片可以由以上列出的材料的组合形成。
基片可以具有在200至1500μm(优选地400至1200μm，并且更优选地500至1000μm)的范围内的厚度。
保护膜可以具有在5至200μm(优选地8至100μm，更优选地10至80μm，并且甚至更优选地12至50μm)的范围内的厚度。这样，可以确保保护膜足够挠性且柔韧，以充分符合突出物的轮廓，同时，保护膜呈现足够的厚度，以便可靠且高效地提供上述缓冲效果。
保护膜可以由聚合物材料制成，诸如聚氯乙烯(PVC)、乙烯醋酸乙烯酯(EVA)或聚烯烃。例如，保护膜可以为“赛纶(Saran)”缠绕状材料。
保护膜在其贴附状态下的直径可以与晶片的直径近似相同。
缓冲层可以具有在10至300μm(优选地20至250μm，并且更优选地50至200μm)的范围内的厚度。
附图说明
下文中，将参照附图来说明本发明的非限制性示例，在附图中：
图1是示出要通过本发明的方法进行处理的晶片的剖面图；
图2是图1所示的晶片的立体图；
图3是示出要在根据本发明的处理晶片的方法中使用的保护叠层的第一实施方式的剖面图；
图4是例示在根据本发明的实施方式的处理晶片的方法中将图3所示的保护叠层贴附到晶片的步骤的剖面图；
图5是例示在根据本发明的另一个实施方式的处理晶片的方法中将图3所示的保护叠层贴附到晶片的步骤的剖面图；
图6是示出图4所例示的贴附步骤的结果的剖面图；
图7是图6所示的晶片和保护叠层的布置结构的立体图；
图8是例示对图6和图7所示的晶片执行的切割步骤的剖面图；
图9是例示切掉图6所示的保护叠层的侧向延伸部分的步骤的剖面图；
图10是示出图9所例示的切割步骤的结果的剖面图；
图11是例示对图10所示的晶片执行的切割步骤的剖面图；
图12是示出要在根据本发明的处理晶片的方法中使用的保护叠层的第二实施方式的剖面图；
图13是例示在根据本发明的另一个实施方式的处理晶片的方法中将图12所示的保护叠层贴附到晶片的步骤的结果的剖面图；
图14是例示切掉图13所示的保护叠层的侧向延伸部分的步骤的剖面图；以及
图15是例示对图14所示的晶片执行的切割步骤的剖面图。
具体实施方式
现在将参照附图来描述本发明的优选实施方式。优选实施方式涉及处理晶片W的方法和在这些方法中使用的保护叠层。
晶片W例如可以是MEMS晶片，该MEMS晶片在其正面表面(即，第一面的表面)上形成有MEMS器件，该表面在以下描述中被称为图案侧1。然而，晶片W不限于MEMS晶片，而是还可以是例如在其图案侧1上形成有COMS器件(优选地，如固态成像器件)的CMOS晶片或在图案侧1上具有其它类型的器件的晶片。
晶片W可以由半导体(例如，硅)制成。这种硅晶片W可以包括硅基板上的器件，诸如IC(集成电路)和LSI(大规模集成电路)。另选地，晶片可以是通过在例如陶瓷、玻璃或蓝宝石的无机材料基板上形成诸如LED(发光二极管)的光学器件构造而成的光学器件晶片。晶片W不限于此，并且可以以任何其它方式来形成。此外，上述示例性晶片设计的组合也是可以的。
晶片W在研磨之前可以具有在μm范围(优选地在625至925μm的范围)内的厚度。
晶片W优选地呈圆形。晶片W设置有形成在其图案侧11上的被称为街道的多条交叉分隔线11(参见图2)，从而将晶片W分割成其中分别形成器件(诸如之前描述的器件)的多个矩形区域。这些器件形成在晶片W的器件区域2中。在圆形晶片W的情况下，该器件区域2优选地大致为圆形，并且与晶片W的外圆周同心地布置。
器件区域2如在图1和图2中示意性示出的被环形外围边缘区域3包围。在该外围边缘区域3中，不形成器件。外围边缘区域3优选地与晶片W的器件区域2和/或外圆周同心地布置。外围边缘区域3的径向延伸可以在mm范围内，并且优选地在从1至3mm的范围内。
晶片W还具有与第一面1相反的第二面6，即，背面(参见图1)。例如，如图1中示意性示出的，第二面6具有沿晶片W的厚度方向突出的多个突出物14。突出物14例如可以是表面凹凸或粗糙、凸块、光学元件(例如，光学透镜)、其它结构等。突出物14在晶片W的厚度方向上的高度例如可以在5至300μm的范围内。为了更好的呈现，例如在图1中例示的突出物14不是等比例绘制的，而是以放大的形式示出的。
在下文中，将参照图1至图11来描述根据本发明的第一实施方式的处理晶片W的方法。
图1示出了要通过本发明的方法进行处理的晶片W的剖面图。图2示出了在图1中的截面中示出的晶片W的立体图。图3示出了根据第一实施方式的保护叠层5的剖面图。
如图3所示，保护叠层5包括：基片7；缓冲层13，该缓冲层贴在基片7的正面17上；保护膜4，该保护膜的背面贴附到缓冲层13；以及粘合层9，该粘合层贴在保护膜4的与其背面相反的正面的一部分上。尤其是，粘合层9具有环形形状，并且设置在保护膜4的正面的圆周或外围部分中。
另选地，粘合层9可以设置在晶片W的第二面6与保护膜4的整个接触区域上。尤其是，粘合层9可以设置在保护膜4的与晶片W的第二面6接触的整个表面上。
基片7和缓冲层13具有大致圆形的形状。基片7和缓冲层13的外径彼此大致相同并且与粘合层9的外径大致相同。
基片7例如可以具有在500至1000μm范围内的厚度。保护膜4可以具有在5至200μm范围内的厚度。缓冲层13可以具有在10至300μm(优选地50至200μm)的范围内的厚度。
缓冲层13可通过外部刺激(诸如UV辐射、热、电场和/或化学剂)进行固化。尤其是，缓冲层13可以由可固化树脂(诸如迪思科公司的ResiFlat或日本电气化学的TEMPLOC)形成。
保护叠层5通过层叠保护膜4和基片7来形成，该基片7具有贴在其正面17上的缓冲层13。
图4例示了将保护膜4的正面贴附到晶片W的第二面6的步骤。
如图4所示，环形粘合层9具有大于环形框25的内径的外径。此外，环形粘合层9具有小于晶片W的外径但大于器件区域2的外径的内径。因此，可以可靠地确保粘合层9的粘合剂仅与晶片W的第二面6的外围部分接触，该外围部分与晶片W的图案侧1上的外围边缘区域3相对应。
在将保护叠层5贴附到晶片W之前，在环形框25上安装保护叠层5的外围部分。此外，将基片7的与其正面17相反的背面18放置在工作盘20上。随后，如由图4中的箭头所表示的，晶片W贴附到被放置在工作盘20上的保护叠层5，从而将保护膜4的正面贴附到晶片W的第二面6，并且通过粘合层9将保护膜4贴附到第二面6的外围部分。此外，如图6示意性地示出的，在晶片W的第二面6上突出的突出物14嵌入缓冲层13中。
保护膜4覆盖突出物14，由此使它们免于损坏或污染。此外，如稍后将详细说明的，保护膜4充当随后切割步骤中的额外缓冲物。
形成粘合层9的粘合剂可以通过外部刺激(诸如热、UV辐射、电场和/或化学剂)进行固化。这样，可以在处理之后从晶片W特别容易地去除保护叠层5。
尤其是，粘合剂可以是丙烯酸树脂或环氧树脂。用于粘合剂的UV可固化式树脂的优选示例例如是聚氨酯丙烯酸酯低聚物。
此外，粘合剂例如可以是可水溶树脂。
例如，保护膜4可以由聚合物材料制成，诸如PVC、EVA或聚烯烃。
保护膜4是柔韧的并且可拉伸至其原始直径的大约三倍。
如图6示意性所示的，在将晶片W贴附到保护叠层5时，保护膜4例如拉伸至其原始直径的大约三倍，以便紧密随从突出物14的轮廓。
如由图6中的虚线箭头所表示的，基片7的背面18与晶片W的图案侧1(即，其第一面)大致平行。
具体地，可以通过例如在安装室(未示出)中向图案侧1和基片7的背面18施加平行挤压力来将晶片W和保护叠层5挤压在一起，以便将突出物14可靠地嵌入到缓冲层13中，并实现基片背面18与第一晶片侧1的大致平行对齐。对于将迪思科公司的ResiFlat用作树脂缓冲层的情况，在JP 5320058 B2和JP 5324212 B2中描述了适于该目的的挤压设备和挤压操作的细节。
通过以上述方式将晶片W贴附到保护叠层5，如图6和图7所示，形成由晶片W、保护膜4、缓冲层13以及基片7构成的晶片单元。
图5中例示了将晶片W贴附到保护叠层5的另选方法。
具体地，如该图所示，可以将晶片W的图案侧1放置在工作盘20上，使得第二面6被定向为向上。随后，如由图5中的箭头所表示的，可以将保护叠层5贴附到被保持在工作盘20上的晶片W的第二面6，使得突出物14嵌入缓冲层13中，并且基片7的背面18与晶片W的图案侧1大致平行。将晶片W和保护叠层5贴附到彼此的该另选步骤例如可以在真空安装机(诸如真空室，例如上述真空室)中来进行。
在将晶片W和保护叠层5贴附到彼此之后，向缓冲层13施加外部刺激，以便固化缓冲层13。例如，对于可热固化(例如，热固性)缓冲层13的情况，该缓冲层13可以通过在烤炉中加热来进行固化。对于可UV固化缓冲层13的情况，该缓冲层13例如通过施加穿过基片7(如果使用透得过该类型辐射的基片材料，诸如PET或玻璃)的UV辐射来进行固化。
因此，突出物14被牢固地保持在已固化的缓冲层13中，并且贯穿其它处理特别可靠地维持基片背面18与图案侧1的大致平行相对对齐。
然而，要注意的是，上述固化缓冲层13的步骤是可选的。另选地，缓冲层13可以由非可固化材料形成，诸如非可固化粘合剂、非可固化树脂或非可固化凝胶，或者缓冲层13可以由可固化材料形成但不在处理晶片W的方法中进行固化。
随后，在固化缓冲层13的可选步骤之后，在以下状态下对晶片W的图案侧1进行处理：基片7的背面18(平坦表面)被放置在工作盘20的顶表面上(参见图6)。尤其是，处理步骤可以包括切割晶片W的图案侧1(例如，沿分隔线11切割晶片W)的步骤或由该步骤构成。这样，可以将晶片W分成独立的芯片或管芯26(参见图2)。
沿分隔线11切割晶片W的步骤由图8中的虚线来表示。如该图中所例示的，在本实施方式中，晶片W从其图案侧1被切割。晶片W的切割可以通过机械切割(例如，通过刀片划切或锯切)和/或激光切割和/或等离子体切割来执行。例如，激光切割可以通过激光烧蚀或者通过由激光辐照沿分隔线11在晶片W内部形成改性层来进行。可以在单个机械切割步骤、单个激光切割步骤或单个等离子体切割步骤中切割晶片W。另选地，可以通过一系列机械切割和/或激光切割和/或等离子体切割步骤来切割晶片W。而且，如以上已经详细说明的，切割过程可以以第一和第二切割宽度使用一系列切割步骤来进行。
因为被放置在可以形成切割设备(未示出)的一部分的工作盘20的顶表面上的基片7的平面背面18与晶片W的图案侧1大致平行，所以例如在切割过程期间由切割刀片或锯施加于晶片W的压力均衡且均匀地分布在晶片W上。因此，可以使晶片W的任何破损风险最小化。此外，基片7的平坦均匀背面18和晶片W的图案侧1的大致平行对齐使得能够高精度地进行切割步骤，由此实现所得到的芯片或管芯26的尤其明确定义且均衡的形状和尺寸。
保护膜4覆盖在晶片W的第二面6上形成的突出物14，因此使突出物14免于被例如形成缓冲层13的材料的残留物损坏和污染。而且，保护膜4起晶片W的第二面6与缓冲层13之间的额外缓冲的作用，由此进一步有助于压力在处理(诸如切割)期间的均衡且均匀的分布。因此，可以特别可靠地防止晶片W在切割过程期间的破损。
可选地，如图9至图11示意性地示出的，在对晶片W的第一面1进行处理(例如，切割)之前，可以切掉保护叠层5侧向延伸超过晶片W的圆周的部分23。
具体地，切掉侧向延伸部23的步骤由图9中的虚线来表示。部分23例如可以通过机械切割(例如，使用刀片或锯)、激光切割或等离子体切割来切掉。切掉部分23有助于晶片单元在随后处理步骤中的处理。图10中示意性地示出了该切割步骤的结果。
在切掉部分23之后，可以与上面参照图8描述的相同方式切割晶片W的图案侧1。具体地，可以沿分隔线11切割晶片W的图案侧1，从而将晶片W分成独立的芯片或管芯26。沿分隔线11切割晶片W的步骤由图11中的虚线来表示。
在切割步骤中将芯片或管芯26彼此完全分离之后，可以由拾取器件(未示出)拾取它们。
在进行该拾取步骤之前，可以将基片7和缓冲层13一起从已分割的晶片W去除，使得芯片或管芯26留在保护膜4上。这样，可以以特别简单且高效的方式从保护膜4拾取已分离的管芯或芯片26。例如，保护膜4例如可以使用拉伸鼓(expansion drum)径向拉伸，从而增大相邻芯片或管芯26之间的间隙，由此便于拾取过程。在这种情况下，优选的是，粘合层9可以设置在晶片W的第二面6与保护膜4的整个接触区域上。
缓冲层13可以在固化之后呈现一定程度的压缩性、弹性和/或挠性(例如，橡胶状表现)，由此使得能够将其从晶片W特别容易地去除。另选地或另外，可以在其去除之前向已固化的缓冲层13应用另一外部刺激(诸如热水)，以便软化已固化的缓冲层13，从而进一步便于去除过程。
如果粘合层9可通过诸如UV辐射、热、电场和/或化学剂的外部刺激进行固化，则向粘合层9施加外部刺激，以便降低其粘合力。这样，可以以特别简单且可靠的方式从保护膜4拾取已分离的芯片或管芯26。
在下文中，将参照图12至图15来描述根据本发明的第二实施方式的处理晶片W的方法。
第二实施方式的方法与第一实施方式的方法的实质不同之处在于不使用环形框，诸如图4至图6所示的环形框25。该第二实施方式的处理方法采用根据第二实施方式的保护叠层5’(参见图12)，该保护叠层与根据第一实施方式的保护叠层5的不同之处在于它具有更小的外径。
具体地，如图13示意性地示出的，保护叠层5’的外径仅比晶片W的外径稍大例如0.5至2.0mm。
另选地，保护叠层5’的外径可以与晶片W的外径大致相同。
在其它方面，图13至图15所示的处理步骤分别与图6、图9以及图11所示的处理步骤大致相同。
具体地，首先将晶片W贴附到保护叠层5’，使得如图13中的虚线箭头所表示的，保护膜4贴附到第二晶片侧6的外围部分，突出物14嵌入粘合层13中，并且基片7的背面18与晶片W的图案侧1大致平行。如以上详细说明的，该贴附可以通过以下方式来实现：通过向图案侧1和基片7的背面18施加平行挤压力来将晶片W和保护叠层5’挤压在一起。将背面18放置在工作盘20的顶表面上(参见图13)。
作为可选步骤，可以在对晶片W的图案侧1进行处理(例如，切割)之前，切掉保护叠层5’侧向延伸超过晶片W的外周的部分23。例如，如以上详细说明的，部分23例如可以通过机械切割(例如，使用刀片或锯)、激光切割或等离子体切割来切掉。切掉部分23的可选步骤由图14中的虚线来表示。
随后，可以以与上面参照图8和图11描述的方式相同的方式来切割晶片W的图案侧1。具体地，可以沿分隔线11切割晶片W的图案侧1，从而将晶片W分成独立的芯片或管芯26。沿分隔线11切割晶片W的步骤由图15中的虚线来表示。
在切割步骤中将芯片或管芯26彼此完全分离之后，可以以如以上详细说明的相同方式通过拾取器件(未示出)来拾取它们。

Claims (14)

1.一种处理晶片(W)的方法，所述晶片具有第一面(1)和与所述第一面(1)相反的第二面(6)，所述第一面具有包括多个器件的器件区域(2)，其中，所述第二面(6)具有沿所述晶片(W)的厚度方向突出的多个突出物(14)，并且所述方法包括：
提供保护膜(4)；
提供基片(7)，所述基片具有贴在其正面(17)上的缓冲层(13)；
将所述保护膜(4)的正面贴附到所述晶片(W)的所述第二面(6)，其中，利用粘合剂(9)将所述保护膜(4)粘附到所述第二面(6)的至少外围部分；
将所述保护膜(4)的与其所述正面相反的背面贴附到所述缓冲层(13)，
其中，沿所述晶片(W)的所述厚度方向突出的所述突出物(14)嵌入到所述缓冲层(13)中，并且所述基片(7)的与其正面(17)相反的背面(18)与所述晶片(W)的所述第一面(1)大致平行；以及
对所述晶片(W)的所述第一面(1)进行处理，
其中，所述缓冲层(13)能够通过外部刺激进行固化，并且所述方法还包括向所述缓冲层(13)施加所述外部刺激，以便使所述缓冲层(13)固化，并且
其中，通过多条分隔线(11)分割所述器件区域(2)，并且对所述晶片(W)的所述第一面(1)进行处理的步骤包括沿所述分隔线(11)切割所述晶片(W)。
2.根据权利要求1所述的方法，其中，
首先层叠所述保护膜(4)和在正面(17)贴有所述缓冲层(13)的所述基片(7)，形成保护叠层(5、5’)，所述保护叠层包括所述基片(7)、所述缓冲层(13)以及贴附到所述缓冲层(13)的所述保护膜(4)，并且
随后将所述保护叠层(5、5’)贴附到所述晶片(W)的所述第二面(6)，使得沿所述晶片(W)的所述厚度方向突出的所述突出物(14)被所述保护膜(4)覆盖并嵌入到所述缓冲层(13)中，并且所述基片(7)的所述背面(18)与所述晶片(W)的所述第一面(1)大致平行。
3.根据权利要求1所述的方法，其中，
首先将所述保护膜(4)贴附到所述晶片(W)的所述第二面(6)，并且
随后将所述晶片(W)的贴附有所述保护膜(4)的所述第二面(6)贴附到所述基片(7)的所述正面(17)，使得沿所述晶片(W)的所述厚度方向突出的所述突出物(14)嵌入到所述缓冲层(13)中，并且所述基片(7)的所述背面(18)与所述晶片(W)的所述第一面(1)大致平行。
4.根据权利要求1所述的方法，该方法还包括：从所述晶片(W)去除所述保护膜(4)、所述缓冲层(13)以及所述基片(7)。
5.根据权利要求4所述的方法，其中，在从所述晶片(W)去除所述保护膜(4)之前，首先从所述晶片(W)去除所述缓冲层(13)和所述基片(7)。
6.根据权利要求1至5中任一项所述的方法，其中，用于将所述保护膜(4)粘附到所述晶片(W)的所述第二面(6)的所述粘合剂(9)仅提供在所述晶片(W)的所述第二面(6)的所述外围部分中，或者所述粘合剂(9)提供在所述晶片(W)的所述第二面(6)与所述保护膜(4)的整个接触区域上。
7.根据权利要求1所述的方法，其中，所述保护膜(4)是可拉伸的，并且所述保护膜(4)在贴附到所述晶片(W)的所述第二面(6)时被拉伸，以随从沿所述晶片(W)的所述厚度方向突出的所述突出物(14)的轮廓。
8.根据权利要求1所述的方法，其中，所述外部刺激是UV辐射、热、电场和/或化学剂。
9.根据权利要求1所述的方法，其中，在处理所述晶片(W)的所述第一面(1)之前，向所述缓冲层(13)施加所述外部刺激。
10.根据权利要求1所述的方法，该方法还包括：在处理所述晶片(W)的所述第一面(1)之前，切掉所述保护膜(4)和/或所述缓冲层(13)和/或所述基片(7)的侧向延伸超出所述晶片(W)的外周的部分(23)。
11.根据权利要求1所述的方法，其中，所述基片(7)由刚性材料制成。
12.根据权利要求1所述的方法，其中，所述保护膜(4)具有在5至200μm范围内的厚度。
13.根据权利要求1所述的方法，其中，所述缓冲层(13)具有在10至300μm范围内的厚度。
14.根据权利要求11所述的方法，其中，所述刚性材料是PET和/或硅和/或玻璃和/或SUS。
CN201780039824.1A 2016-06-28 2017-06-27 处理背面上具有突出物的晶片的方法 Active CN109417049B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1611198.1 2016-06-28
GB1611198.1A GB2551732B (en) 2016-06-28 2016-06-28 Method of processing wafer
PCT/EP2017/065825 WO2018002035A2 (en) 2016-06-28 2017-06-27 Method of processing wafer

Publications (2)

Publication Number Publication Date
CN109417049A CN109417049A (zh) 2019-03-01
CN109417049B true CN109417049B (zh) 2023-09-05

Family

ID=56891701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780039824.1A Active CN109417049B (zh) 2016-06-28 2017-06-27 处理背面上具有突出物的晶片的方法

Country Status (8)

Country Link
US (1) US10991612B2 (zh)
JP (2) JP6958924B2 (zh)
KR (1) KR102311579B1 (zh)
CN (1) CN109417049B (zh)
DE (1) DE112017003219B4 (zh)
GB (1) GB2551732B (zh)
SG (1) SG11201811269RA (zh)
WO (1) WO2018002035A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345923B1 (ko) 2017-05-18 2022-01-03 가부시기가이샤 디스코 웨이퍼를 프로세싱하는데 사용하기 위한 보호 시팅, 웨이퍼에 대한 핸들링 시스템, 및 웨이퍼 및 보호 시팅의 조합체
DE102018200656A1 (de) 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP7201342B2 (ja) * 2018-06-06 2023-01-10 株式会社ディスコ ウエーハの加工方法
JP2020009891A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009890A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP7139048B2 (ja) * 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
DE102018214337A1 (de) * 2018-08-24 2020-02-27 Disco Corporation Verfahren zum Bearbeiten eines Substrats
DE102019211540A1 (de) 2019-08-01 2021-02-04 Disco Corporation Verfahren zum bearbeiten eines substrats

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5258456A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Formation of semiconductor pellet
JPH0917756A (ja) * 1995-06-28 1997-01-17 Toshiba Corp 半導体用保護テープおよびその使用方法
JPH11199840A (ja) * 1998-01-16 1999-07-27 Kureha Chem Ind Co Ltd 粘着テープ用基材、粘着テープ及び離型テープ付き粘着テープ
JP2000331968A (ja) * 1999-05-21 2000-11-30 Tokyo Seimitsu Co Ltd ウェーハ保護テープ
CN1577821A (zh) * 2003-07-11 2005-02-09 日东电工株式会社 层压片
CN1722371A (zh) * 2004-06-17 2006-01-18 株式会社迪斯科 保护带安装方法及保护带安装装置
TW200826179A (en) * 2006-10-12 2008-06-16 Tokyo Ohka Kogyo Co Ltd Method for protecting wafer circuit surface and method for reducing wafer thickness
CN101794722A (zh) * 2009-01-30 2010-08-04 日本电工株式会社 切割带集成晶片背面保护膜
CN101877323A (zh) * 2009-05-01 2010-11-03 日东电工株式会社 设置模片粘贴膜的切割带和生产半导体器件的方法
JP2012079911A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
CN102763211A (zh) * 2010-06-02 2012-10-31 三井化学东赛璐株式会社 半导体晶片表面保护用薄片、使用其的半导体晶片的保护方法以及半导体装置的制造方法
JP2013149901A (ja) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd 被加工物のダイシング方法
CN103700584A (zh) * 2012-09-27 2014-04-02 株式会社迪思科 表面保护部件以及加工方法
CN105140183A (zh) * 2014-06-05 2015-12-09 株式会社迪思科 晶片的加工方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687341A (en) * 1979-12-18 1981-07-15 Mitsubishi Electric Corp Method of isolating chip of semiconductor wafer
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP4877689B2 (ja) * 2001-08-30 2012-02-15 日東電工株式会社 エネルギー線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
JP2005101125A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
TWI231534B (en) 2003-12-11 2005-04-21 Advanced Semiconductor Eng Method for dicing a wafer
TWI234211B (en) * 2003-12-26 2005-06-11 Advanced Semiconductor Eng Method for forming an underfilling layer on a bumped wafer
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
US7297567B2 (en) * 2006-01-10 2007-11-20 Knowles Electronics, Llc. Method for singulating a released microelectromechanical system wafer
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP5155814B2 (ja) * 2008-10-21 2013-03-06 株式会社日立ハイテクノロジーズ インプリント装置
JP5320058B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP5324212B2 (ja) 2008-12-26 2013-10-23 株式会社ディスコ 樹脂被覆方法および樹脂被覆装置
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP2011054827A (ja) * 2009-09-03 2011-03-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び表面保護テープ
JP5545640B2 (ja) * 2010-05-11 2014-07-09 株式会社ディスコ 研削方法
JP5755043B2 (ja) * 2011-06-20 2015-07-29 株式会社ディスコ 半導体ウエーハの加工方法
WO2013021644A1 (ja) * 2011-08-09 2013-02-14 三井化学株式会社 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
US9269623B2 (en) * 2012-10-25 2016-02-23 Rohm And Haas Electronic Materials Llc Ephemeral bonding
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
US9184083B2 (en) 2013-07-29 2015-11-10 3M Innovative Properties Company Apparatus, hybrid laminated body, method and materials for temporary substrate support
JP6385133B2 (ja) * 2014-05-16 2018-09-05 株式会社ディスコ ウェーハの加工方法及び中間部材
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
WO2017036512A1 (en) 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
DE102015216619B4 (de) 2015-08-31 2017-08-10 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5258456A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Formation of semiconductor pellet
JPH0917756A (ja) * 1995-06-28 1997-01-17 Toshiba Corp 半導体用保護テープおよびその使用方法
JPH11199840A (ja) * 1998-01-16 1999-07-27 Kureha Chem Ind Co Ltd 粘着テープ用基材、粘着テープ及び離型テープ付き粘着テープ
JP2000331968A (ja) * 1999-05-21 2000-11-30 Tokyo Seimitsu Co Ltd ウェーハ保護テープ
CN1577821A (zh) * 2003-07-11 2005-02-09 日东电工株式会社 层压片
CN1722371A (zh) * 2004-06-17 2006-01-18 株式会社迪斯科 保护带安装方法及保护带安装装置
TW200826179A (en) * 2006-10-12 2008-06-16 Tokyo Ohka Kogyo Co Ltd Method for protecting wafer circuit surface and method for reducing wafer thickness
CN101794722A (zh) * 2009-01-30 2010-08-04 日本电工株式会社 切割带集成晶片背面保护膜
CN101877323A (zh) * 2009-05-01 2010-11-03 日东电工株式会社 设置模片粘贴膜的切割带和生产半导体器件的方法
CN102763211A (zh) * 2010-06-02 2012-10-31 三井化学东赛璐株式会社 半导体晶片表面保护用薄片、使用其的半导体晶片的保护方法以及半导体装置的制造方法
JP2012079911A (ja) * 2010-10-01 2012-04-19 Disco Abrasive Syst Ltd 板状物の加工方法
JP2013149901A (ja) * 2012-01-23 2013-08-01 Disco Abrasive Syst Ltd 被加工物のダイシング方法
CN103700584A (zh) * 2012-09-27 2014-04-02 株式会社迪思科 表面保护部件以及加工方法
CN105140183A (zh) * 2014-06-05 2015-12-09 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
JP6958924B2 (ja) 2021-11-02
WO2018002035A2 (en) 2018-01-04
JP2021177575A (ja) 2021-11-11
US10991612B2 (en) 2021-04-27
SG11201811269RA (en) 2019-01-30
GB201611198D0 (en) 2016-08-10
KR102311579B1 (ko) 2021-10-08
GB2551732B (en) 2020-05-27
DE112017003219T5 (de) 2019-03-21
CN109417049A (zh) 2019-03-01
GB2551732A (en) 2018-01-03
US20200273739A1 (en) 2020-08-27
WO2018002035A3 (en) 2018-04-19
JP2019520708A (ja) 2019-07-18
DE112017003219B4 (de) 2023-06-15
JP7205810B2 (ja) 2023-01-17
KR20190021440A (ko) 2019-03-05

Similar Documents

Publication Publication Date Title
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
US10256148B2 (en) Method of processing wafer
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
US11626324B2 (en) Method of processing a wafer
US10727128B2 (en) Method of processing a wafer
US11011406B2 (en) Method of processing a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant