KR20050050233A - 반도체 제조공정의 플럭스 돗팅 툴 - Google Patents

반도체 제조공정의 플럭스 돗팅 툴 Download PDF

Info

Publication number
KR20050050233A
KR20050050233A KR1020030083934A KR20030083934A KR20050050233A KR 20050050233 A KR20050050233 A KR 20050050233A KR 1020030083934 A KR1020030083934 A KR 1020030083934A KR 20030083934 A KR20030083934 A KR 20030083934A KR 20050050233 A KR20050050233 A KR 20050050233A
Authority
KR
South Korea
Prior art keywords
pin plate
plate
pin
flux
manufacturing process
Prior art date
Application number
KR1020030083934A
Other languages
English (en)
Inventor
최민수
이도우
엄태석
신경진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030083934A priority Critical patent/KR20050050233A/ko
Publication of KR20050050233A publication Critical patent/KR20050050233A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611Feeding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75754Guiding structures
    • H01L2224/75756Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 제조공정의 플럭스 돗팅 툴(flux dotting tool)에 관한 것으로, 판상(板狀) 형태의 고정판과 그 고정판과 대향되게 이격 배치되고 플럭스 핀(flux pin)이 돌출 형성된 핀 플레이트(pin plate)를 평행하게 탄성 지지하는 복수의 스프링이 핀 플레이트 상면의 가장자리에 대칭되도록 배치되는 구성을 특징으로 한다.
이에 따라, 핀 플레이트의 상하 유동시 핀 플레이트의 틸트 현상이 억제되어 플럭스 돗팅이 균일하게 이루어 질 수 있으므로, 반도체 장치의 신뢰성 및 반도체 제조공정의 생산성이 향상된다.

Description

반도체 제조공정의 플럭스 돗팅 툴{Flux dotting tool used in semiconductor device manufacturing process}
본 발명은 반도체 제조공정의 플럭스 돗팅 툴(flux dotting tool)에 관한 것으로, 더욱 상세하게는 고정판과 핀 플레이트의 가장자리를 탄성 지지하는 복수의 스프링을 포함하는 반도체 제조공정의 플럭스 돗팅 툴에 관한 것이다.
일반적으로, 반도체 장치의 종류에는 여러 가지가 있으며, 반도체 장치 내의 소자 구성 방법에 있어서도 다양한 제조기술이 사용되고 있다.
이러한 여러 종류의 반도체 제조기술 중에서, 최근에 주로 사용되는 방법은 반도체 장치의 내부에 각종의 절연층 및 도전층 등을 적층하고, 그 후에 식각을 통하여 형성시킨 트랜지스터 및 커패시터 등의 기억소자를 갖는 다이(die)를 기판의 상면에 접착하여 부설시키고, 그 후에 골드와이어로 다이의 금속배선층과 기판 상에 박막화된 금속도선에 납접하는 것이다.
최근에는 반도체 장치와 그와 관련된 부품이 소형화 됨에 따라, 기판의 상면에 솔더볼(Solder Ball)을 형성한 후 이러한 솔더볼을 사용하여 기판 상에 반도체 장치를 부착함과 동시에 기판과 반도체 장치를 전기적으로 연결하는 플립칩 본딩(flip-chip bonding) 방식이 사용되고 있다.
솔더볼을 기판 상에 형성시키는 공정은 제품의 전기적 특성을 유지하기 위한 솔더볼 마운트 공정이 포함되며, 그 전처리 공정으로서, 솔더볼이 형성되는 패드의 표면 산화막이 제거되도록 플럭스(flux)를 돗팅하는 공정을 거친다. 이러한 플럭스 돗팅 공정에서는 플럭스 돗팅 툴이 사용된다.
도 1은 종래 반도체 제조공정의 플럭스 돗팅 툴을 개략적으로 나타낸 단면도이다.
도 1에서 도시된 바와 같이, 종래의 플럭스 돗팅 툴(10)은 고정판(11), 핀 플레이트(pin plate)(12), 플럭스 핀(flux pin)(13), 스프링(14), 핀 플레이트 지지부(15) 및 가이드 블록(16)을 포함한다.
고정판(11)은 판상(板狀) 형태로서, 그 상면은 플럭스 돗팅 툴(10)을 고정 하는 툴 지지부(1)에 의해 지지된다. 핀 플레이트(12)는 고정판(11)의 저면(底面)과 대향되어 이격 배치되며, 4개로 이루어져 있다. 플럭스 핀(13)은 핀 플레이트(12)의 저면에 하방향으로 돌출 형성된다. 스프링(14)은 핀 플레이트(12)의 중심에 배치되어 핀 플레이트(12)와 고정판(11)을 탄성 지지하며, 플럭스 핀(13) 및 핀 플레이트(12)가 받는 충격을 완충시킨다. 핀 플레이트 지지부(15)는 핀 플레이트(12)가 하방향으로 떨어지지 않도록 핀 플레이트(12)를 상방향에 대하여 지지한다. 가이드 블록(16)은 핀 플레이트(12)가 상하 방향으로 유동시 핀 플레이트(12)의 측면을 가이드 한다.
그러나, 종래의 플럭스 돗팅 툴은 핀 플레이트 중심에 단 하나의 스프링이 설치되어 있어 플럭스 핀이 상방향으로 가압력을 받아 플레이트가 상하 방향으로 유동시 핀 플레이트에 틸트(tilt)가 발생하여 플럭스의 돗팅이 불균일하게 이루어지는 문제점이 있다.
특히, 전술한 핀 플레이트의 틸트로 인하여 핀 플레이트의 측면이 가이드 블록에 걸려 플럭스 핀이 상하 유동이 될 수 없는 경우에는 기판과 플럭스 핀과의 충돌에 의한 플럭스 핀의 손상 또는 기판의 손상이 발생하는 문제점이 있다.
따라서 본 발명의 목적은 상하 유동되는 핀 플레이트의 틸트 발생이 저감되도록 개선된 반도체 제조공정의 플럭스 돗팅 툴을 제공하는 데 목적이 있다.
본 발명에 따른 반도체 제조공정의 플럭스 돗팅 툴은, 판상(板狀) 형태의 고정판, 그 고정판의 저면(底面)과 대향되어 이격 배치되는 하나 이상의 핀 플레이트(pin plate), 그 핀 플레이트의 저면에 하방향으로 돌출 형성되는 복수의 플럭스 핀(flux pin), 그 핀 플레이트와 그 고정판을 탄성 지지하는 탄성부재 및 그 핀 플레이트를 상방향에 대하여 지지하는 핀 플레이트 지지부를 포함하는 반도체 제조공정의 플럭스 돗팅 툴에 있어서, 그 탄성부재는 그 핀 플레이트의 가장자리에 각각 배치되어 그 핀 플레이트를 그 고정판으로부터 밀어내는 복수의 스프링을 포함하고, 그 스프링 각각의 탄성력이 작용하는 복수의 중심축 각각이 그 핀 플레이트 상면의 중심인 핀 플레이트 중심에서 이격되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 핀 플레이트는 그 상면 및 저면이 사각형태인 판상체(板狀體)이고, 그 스프링은 그 핀 플레이트 상면의 네 모서리 부분에 각각 배치되는 제1 내지 제4압축코일스프링을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1 내지 제4압축코일스프링의 탄성계수는 서로 동일한 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1 내지 제4압축코일스프링 각각의 탄성력이 작용하는 중심축인 제1 내지 제4탄성력중심축(彈性力中心軸) 각각과, 그 핀 플레이트 중심 사이의 거리는 서로 동일한 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1 내지 제4탄성력중심축과 그 핀 플레이트 중심을 각각 연하는 제1 내지 제4선분 중에서 이웃하게 선택된 두 선분 사이의 각도는 90°인 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 제조공정의 플럭스 돗팅 툴을 자세히 설명한다.
도 2는 본 발명에 따른 반도체 제조공정의 플럭스 돗팅 툴을 개략적으로 나타낸 단면도이다.
도 2에서 도시된 바와 같이, 본 발명에 따른 플럭스 돗팅 툴(20)은 고정판(21), 핀 플레이트(pin plate)(22), 플럭스 핀(flux pin)(23), 압축코일스프링(24), 핀 플레이트 지지부(25) 및 가이드 블록(26)을 포함한다.
고정판(21)은 판상(板狀) 형태로서, 그 상면은 플럭스 돗팅 툴(20)을 고정 하는 툴 지지부(1)에 의해 지지된다. 고정판(21)의 저면에는 압축코일스프링(24)의 좌우 유동이 억제되도록 압축코일스프링(24)의 상단부가 삽입되는 제1스프링 홈(21a)이 마련된다.
핀 플레이트(22)는 고정판(11)의 저면(底面)과 대향되어 이격 배치되며, 4개로 이루어져 있다. 핀 플레이트(22)의 상면에는 압축코일스프링(24)의 좌우 유동이 억제되도록 압축코일스프링(24)의 하단부가 삽입되는 제2스프링 홈(22a)이 마련된다.
플럭스 핀(23)은 핀 플레이트(22)의 저면에 하방향으로 돌출 형성되며, 돗팅이 실시되는 기판 상에 마련된 본딩패드(bonding pad)의 개수와 동일한 개수로 이루어져 있다.
스프링(24)은 핀 플레이트(22)의 중심에 배치되어 핀 플레이트(22)와 고정판(21)을 탄성 지지하고, 플럭스 핀(13) 및 핀 플레이트(12)가 받는 충격을 완충시킨다. 스프링(24)은 제1 내지 제4압축코일스프링(24a) 내지 (24d)으로 구성되는 데, 이에 대해서는 도 3에서 상세히 후술된다.
핀 플레이트 지지부(25)는 핀 플레이트(22)가 하방향으로 떨어지지 않도록 핀 플레이트(22)를 상방향에 대하여 지지하고, 플럭스 핀(23)이 관통되는 복수의 핀 홀(25a)이 상면과 저면에 걸쳐 형성되어 있다.
가이드 블록(26)은 핀 플레이트(22)가 상하 방향으로 유동시 핀 플레이트(22)의 측면(22b)을 가이드 한다.
도 3은 도 2의 I-I'에 대한 단면도이다.
도 3에서 도시된 바와 같이, 핀 플레이트(22)가 가이드 블록(26)을 사이에 두고 좌우 방향으로 4개가 일렬 배치되어 있고, 핀 플레이트(22) 각각의 상면 가장자리 위에 제1 내지 제4압축코일스프링(24a) 내지 (24d)이 위치해 있다. 즉, 제1 내지 제4압축코일 스프링(24a) 내지 (24d) 각각의 탄성력이 작용하는 복수의 중심축인 제1 내지 제4탄성력중심축(彈性力中心軸)(C1) 내지 (C4) 각각이 핀 플레이트(22) 상면의 중심인 핀 플레이트 중심(M)에서 소정거리 이격되어 있다. 바람직하게는, 제1 내지 제4압축코일 스프링(24a) 내지 (24d) 각각이 핀 플레이트 중심(M)을 기준으로 x축 및 y축에 대해서도 대칭 배치되도록 한다.
여기서, 바람직하게는 탄성계수가 서로 동일한 제1 내지 제4압축코일스프링(24a) 내지 (24d)을 채용한다.
제1 내지 제4탄성력중심축(彈性力中心軸)(C1) 내지 (C4) 각각과, 플레이트 중심(M) 사이의 거리는 서로 동일한 것이 바람직하다. 즉, 제1 내지 제4탄성력중심축(C1) 내지 (C4)과 핀 플레이트 중심(M)을 각각 연하는 제1 내지 제4선분(L1) 내지 (L4)은 서로 그 길이가 동일하게 하는 것이 바람직하다. 또한, 제1 내지 제4탄성력중심축(C1) 내지 (C4)과 핀 플레이트 중심(M)을 각각 연하는 제1 내지 제4선분 (L1) 내지 (L4) 중에서 이웃하게 선택된 두 선분 사이의 각도는 각각 90°인 것이 바람직하다. 즉, 제1 내지 제4각도(D1) 내지 (D4) 각각은 90°인 것이 바람직하다. 다만, 핀 플레이트(22)의 상면이 정사각형이 아닌 직사각형 형태라면 제1각도(D1)가 제3각도(D3)와 동일하게 하고, 제2각도(D2)가 제4각도(D4)와 동일하게 하는 것이 바람직하다.
이에 따라, 도 2에 도시된 바와 같이, 돗팅 작업시 플럭스 핀(23)에 작용되는 충격에 의해 핀 플레이트(22)가 상방향으로 유동되더라도, 핀 플레이트(22) 상면의 네 모서리 부근에 각각 4개의 압축코일스프링(24a) 내지 (24d)이 배치되어 핀 플레이트(22)를 하방향으로 평행하게 밀어주므로, 종래의 핀 플레이트 틸트 현상이 억제된다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다양한 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경과 수정 및 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
본 발명에 따른 반도체 제조공정의 플럭스 돗팅 툴은 고정판과 핀 플레이트를 평행하게 탄성 지지하는 복수의 스프링이 핀 플레이트 상면의 가장자리에 대칭되어 배치되는 구성으로서, 핀 플레이트의 상하 유동시 핀 플레이트의 틸트 현상이 억제되어 플럭스 돗팅이 균일하게 이루어 질 수 있으므로, 반도체 장치의 신뢰성 및 반도체 제조공정의 생산성이 향상되는 이점이 있다.
도 1은 종래 반도체 제조공정의 플럭스 돗팅 툴을 개략적으로 나타낸 단면도이다.
도 2는 본 발명에 따른 반도체 제조공정의 플럭스 돗팅 툴을 개략적으로 나타낸 단면도이다.
도 3은 도 2의 I-I'에 대한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 툴 지지부 20: 플럭스 돗팅 툴
21: 고정판 22: 핀 플레이트
23: 플럭스 핀 24: 스프링
25: 핀 플레이트 지지부 26: 가이드 블록

Claims (5)

  1. 판상(板狀) 형태의 고정판, 상기 고정판의 저면(底面)과 대향되어 이격 배치되는 하나 이상의 핀 플레이트(pin plate), 상기 핀 플레이트의 저면에 하방향으로 돌출 형성되는 복수의 플럭스 핀(flux pin), 상기 핀 플레이트와 상기 고정판을 탄성 지지하는 탄성부재 및 상기 핀 플레이트를 상방향에 대하여 지지하는 핀 플레이트 지지부를 포함하는 반도체 제조공정의 플럭스 돗팅 툴에 있어서,
    상기 탄성부재는 상기 핀 플레이트의 가장자리에 각각 배치되어 상기 핀 플레이트를 상기 고정판으로부터 밀어내는 복수의 스프링을 포함하고,
    상기 스프링 각각의 탄성력이 작용하는 복수의 중심축 각각이 상기 핀 플레이트 상면의 중심인 핀 플레이트 중심에서 이격되어 있는 것을 특징으로 하는 반도체 제조공정의 플럭스 돗팅 툴.
  2. 제 1 항에 있어서,
    상기 핀 플레이트는 그 상면 및 저면이 사각형태인 판상체(板狀體)이고,
    상기 스프링은 상기 핀 플레이트 상면의 네 모서리 부분에 각각 배치되는 제1 내지 제4압축코일스프링을 포함하는 것을 특징으로 하는 반도체 제조공정의 플럭스 돗팅 툴.
  3. 제 2 항에 있어서,
    상기 제1 내지 제4압축코일스프링의 탄성계수는 서로 동일한 것을 특징으로 하는 반도체 제조공정의 플럭스 돗팅 툴.
  4. 제 3 항에 있어서,
    상기 제1 내지 제4압축코일스프링 각각의 탄성력이 작용하는 중심축인 제1 내지 제4탄성력중심축(彈性力中心軸) 각각과, 상기 핀 플레이트 중심 사이의 거리는 서로 동일한 것을 특징으로 하는 반도체 제조공정의 플럭스 돗팅 툴.
  5. 제 4 항에 있어서,
    상기 제1 내지 제4탄성력중심축과 상기 핀 플레이트 중심을 각각 연하는 제1 내지 제4선분 중에서 이웃하게 선택된 두 선분 사이의 각도는 90°인 것을 특징으로 하는 반도체 제조공정의 플럭스 돗팅 툴.
KR1020030083934A 2003-11-25 2003-11-25 반도체 제조공정의 플럭스 돗팅 툴 KR20050050233A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030083934A KR20050050233A (ko) 2003-11-25 2003-11-25 반도체 제조공정의 플럭스 돗팅 툴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083934A KR20050050233A (ko) 2003-11-25 2003-11-25 반도체 제조공정의 플럭스 돗팅 툴

Publications (1)

Publication Number Publication Date
KR20050050233A true KR20050050233A (ko) 2005-05-31

Family

ID=38665740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083934A KR20050050233A (ko) 2003-11-25 2003-11-25 반도체 제조공정의 플럭스 돗팅 툴

Country Status (1)

Country Link
KR (1) KR20050050233A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676654B1 (ko) * 2005-06-24 2007-02-01 주식회사 고려반도체시스템 반도체 소자의 제조시 플럭스 도팅 방법 및 그 장치
KR100911897B1 (ko) * 2007-10-30 2009-08-13 리노공업주식회사 플럭스 돗팅 툴
US9263414B2 (en) 2013-02-27 2016-02-16 Samsung Electronics Co., Ltd. Flip chip packaging method, and flux head manufacturing method applied to the same
KR20230018176A (ko) * 2021-07-29 2023-02-07 주식회사 코세스 반도체 패키지의 제조에 사용되는 플럭스 툴과 이를 이용한 플럭스 도팅 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676654B1 (ko) * 2005-06-24 2007-02-01 주식회사 고려반도체시스템 반도체 소자의 제조시 플럭스 도팅 방법 및 그 장치
KR100911897B1 (ko) * 2007-10-30 2009-08-13 리노공업주식회사 플럭스 돗팅 툴
US9263414B2 (en) 2013-02-27 2016-02-16 Samsung Electronics Co., Ltd. Flip chip packaging method, and flux head manufacturing method applied to the same
KR20230018176A (ko) * 2021-07-29 2023-02-07 주식회사 코세스 반도체 패키지의 제조에 사용되는 플럭스 툴과 이를 이용한 플럭스 도팅 방법

Similar Documents

Publication Publication Date Title
KR100789874B1 (ko) 반도체 장치 및 그 제조 방법
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
US7078818B2 (en) Semiconductor device
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
CN102931103A (zh) 具有极细间距堆叠的微电子组件
KR20140028014A (ko) 두 개 이상의 다이에 대한 다중 다이 페이스-다운 적층
KR20040014156A (ko) 반도체장치
KR102232789B1 (ko) 멀티-레이어 mems 스프링 핀
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
US10950464B2 (en) Electronic device module and manufacturing method thereof
CN101261975A (zh) 半导体器件
JPH07115151A (ja) 半導体装置及びその製造方法
US9570411B2 (en) Pad structure of a semiconductor device, method of manufacturing the pad structure and semiconductor package including the pad structure
KR20050050233A (ko) 반도체 제조공정의 플럭스 돗팅 툴
US20100283145A1 (en) Stack structure with copper bumps
US8399998B2 (en) Semiconductor package requiring reduced manufacturing processes
KR101011746B1 (ko) 집적회로 모듈들의 역 교번 적층구조체
KR100833184B1 (ko) 적층형 반도체 패키지
US20060131744A1 (en) Method and apparatus for providing a BGA connection having improved drop test performance
KR100846827B1 (ko) 플럭스 돗팅 툴
KR100911897B1 (ko) 플럭스 돗팅 툴
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
KR100650763B1 (ko) 적층형 패키지
US10867946B2 (en) Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination